JPS6282478A

JPS6282478A - 幾何学的な対象物を表すデ−タからラスタ化されたパタ−ンを発生する装置

Info

Publication number: JPS6282478A
Application number: JP61043931A
Authority: JP
Inventors: アラン・エル・グードマン; モリス・エイチ・グリーン; マシユー・ジエイ・ジヨリイ; ロビン・エル・テイーゼル; ジヨン・エル・ワイプフリ
Original assignee: ATETSUKU CORP
Current assignee: ATETSUKU CORP
Priority date: 1985-10-04
Filing date: 1986-02-28
Publication date: 1987-04-15
Also published as: GB2181854B; DE3633454C2; FR2588391B1; GB2196439B; FR2588391A1; US4806921A; GB2196439A; GB8719596D0; DE3633454A1; CA1256594A; GB8603096D0; GB2181854A; US5959606A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔利用分野〕本発明は、図形すなわち物体を表すデジタルデータを、
パターン発生に使用するためピクセル状表示に変換する
分野に関するものでるる。

〔従来技術〕

本発明は、集積回路の製造に使用されるパターンの発生
を基にしている。今日の超ＬＳＩでは数十方何のトラン
ジスタが１枚のチップ上に製造場れる。回路の各層は、
ゲート構造、拡散パターン、相互接続線等のような回路
素子を形成するために何百万以上もの図形（長方形、三
角形等）を必要とする。マスクを製作するために、また
は半導体ウェーハ上でフォトレジストを直接露光するた
めに、それらのパターンを発生する数多くの技術を利用
できる。たとえば、パターンを発生するために現在使用
されている１つの技術が電子ビームリソグラフィーであ
る。

本発明のラスタ化装置（ｒａｓｔｅｒｉｚｅｒ）　は、
図形すなわち対象物を表すデータを受け、それらの図形
のピクセル状表現を生ずる。ピクセルメモリが走査され
、半導体レチクル玉のフォトレジストのような加工物を
走査するレーザビームの制御のためにそれらのピクセル
メモリが使用芒れる。複雑な回路の１つの型を製造する
ためにも何百万というバイトを必要とするから、パター
ンを実時間で発生するための従来の方法は非常に遅く、
かつ非常に費用がかかる。後でわかるように、本発明は
迅速かつ効率的にそれらのパターンを形成する装置を提
供するものである。

本発明のラスタ化装置は、市販されている多くのダイナ
ミック・ランダム・アクセスメモリにおいて見出される
アーキテクチャを利用する８×８のアレイを基にしてい
る。本願の発明者が知っている本発明に最も近い先行技
術が、ＡＣＭ、　ｌ−ランザクションズ・オン・グラフ
ィックス（ＡＣＭ　Ｔｒａｎｓａｃｔｉｏｎｓｏｎ　Ｇ
ｒａｐｈｔｃｓ）　２巻、１号（１９８３年１月）３２
〜５６ページ所載のスブラウル（Ｓｐｒｏｕｌｌ）、サ
ザーランド（Ｓｕｔｈｅｒｌａｎｄ）、トンプソン（Ｔ
ｈｏｍｐｓｏｎ）、ガプタ（Ｇｕｐｔａ）、およびミン
ター（Ｍｔｎｔｅｒ）　　による論文「８×８表示装置
（Ｔｈｅ　８　Ｘ　８　Ｄｉｓｐｌａｙ）Ｊに記述され
ている。

〔発明の概要〕

この明細書においては、長方形および三角形のような所
定の幾何学的対象物を表すデータからピクセルパターン
を発生する装置について記述する。

この装置は、形状メモリ（パスメモＩＪ　（ｐａｓｓ　
ｍｅｍｏｒｙ）とも呼ばれる）内のデータを受けて、そ
のデータをラスタ化してから、それをピクセルメモリに
格納する映像発生器を複数個含む。１つのパスメモリが
第１のバスからロードされている間に、別の１つの映像
発生器に関連するピクセルメモリがマスク走査され、そ
れにより得られたデータが高速デジタルビデオバスへ与
えられる。

本発明の好適な実施例においては、ピクセルメモリは複
数のダイナミック・ランダム・アクセスメモリ（ＤＲＡ
Ｍ）を備える。６４にメモリの８×８７レイが使用され
る。全てのＤＲＡＭへ結合されるアドレス信号を発生す
るために幾何学的対象物を表すデータが用いられる。そ
れらの対象物を書込むべきピクセルメモリ内の限界を決
定するために、それらの対象物に対するろる位置データ
と、ある寸法データが用いられる。それらの限界は、列
アドレス・ストロープ（ＣＡＳ　）復号器と行アドレス
・ストロープ（ＲＡＳ）を介するＤＲＡＭのアクセスを
制御する。また、とくに三角形の発生のために、各メモ
リのだめの書込み可能化（ライト・イネーブル）信号は
書込み可能化発生器によジ別々に制御されてパターン領
域を定める。対象物の起点のためのＤ　ＲＡＭメモリ８
×８のアドレスが計算されてから、カウンタにより増加
させられてそれらの対象物をピクセル・メモリ内に「充
す」ことができるようにする。全てのＤＲＡＭに共通の
データ線が結合され、それらの対象物が透明か暗いかを
そのデータ線における２進状態が決定する。

本発明のラスタ化装置は１秒間当り約５５メガバイト（
典型的には５０チのデユーティサイクル・バーストで）
のピーク速度でデータを与える。

〔実施例〕

概　　説この明細書においては、パターン発生装置に使用するラ
スタ化装置について説明する。このラスタ化装置は、集
積回路においてフォトリソグラフ的に形成されるパター
ンの製作に用いられるパターンの発生にとくに有用であ
る。以下の説明においては、本発明を完全に理解できる
ようにするために、メモリの大きさ、データ速度等のよ
うな特定の事項の詳細について数多く述べである。しか
し、そのような特足の詳細事項なしに実施できることが
当業者には明らかでろろう。その他の場合には、本発明
を不必要にあいまいにしないようにするために、周知の
構造および回路についての詳しい説明は行っていない。

本発明のラスタ化装置は、マスクを裏作するため、また
は半導体ウェーハ上に直接書込むために感光層中にパタ
ーンを形成するレーザ光学装置とともに使用される。こ
のラスタ化装置からのデジタル・ビデオデータが、感光
層上のパターンの場所を露光するか、未露光のままとす
るかを決定する。

集積回路を形成するために求められるビデオデータの量
は非常に多い。パターンを妥当な期間内に形成しなけれ
ばならないのであれば、ラスタ化装置によりデータを迅
速に伝えなければならない。

問題がどれほど大きいかを知るために、寸法が約５、　
ｌ　ｚｘ　５．　ｌ　ｃｍ　（２，０インチ×２．０イ
ンチ）であるレチクル上のフォトレジスト層をレーザビ
ームが直接露光する場合について考えることにする。そ
のレチクル上に図形を１回形成するためには約１．２５
Ｘ１０９バイトのピクセルデータを必要とする。レチク
ル上に図形を描く回数を考えると、必要なピクセルデー
タの量が膨大なものになることが明らかとなる。後でわ
かるように、本発明のラスタ化装置はデータを実時間で
極めて高速に発生する。

装置全体の概説本発明のラスタ化装置を使用する装置が第２図に全体的
に示されている。光学装置２Ｔがラスタ化装置２５から
データを受け、回転鏡を用いて加工物２０を機械的に走
査する。加工物２０上に付着されている感光物質上にパ
ターンを形成するために、ラスタ化装置２５からのデジ
タルデータにより８本のレーザビーム２９が選択的に制
御される。光学装置２Ｔは、本願出願人に譲渡された１
９８５年７月２４日付の「レーザパターン発生装置（Ｌ
ＡＳｇＲＰＡＴＴＥＲＮ　ＧＥＮｌｉＲＡＴＩＯＮ　Ａ
ＰＰＡＲＡＴＵＳ）　Ｊという名称の未決の米国特許出
願第（番号未受理）号明細書に記載されている。デジタ
ルデータは音響−光変調器（ＡＯＭすなわち、Ａｃｏｕ
ｓｔｏ−ｏｐｔｉｃａｌＭｏｄｕｌａｔｏｒ　）を制御
することにより、レーザビームの強さを制御する。

次に第１図を参照する。光学装置が長方形のパス（ｐａ
ｓｓ）　２１を印刷する。各パスは複数のフレームを有
する。各フレームは走査ｍ２２．２３のような走査線を
１２８本有する。各走査線の幅はビーム８本分の幅で、
１２８マイクロ秒またはそれ以上の時間でプリントされ
る。プリント時間は鏡の１５一回転速度に依存する。したがって各フレームは１６ミリ
秒またはそれ以上を要する。各走査の幅は４０９６アド
レス単位（ＡＵ）で、高さは８アドレス単位（ＡＵ）で
ある。すなわち、１走査ごとに３２にビットのデータが
ある、いいかえれば１走査当９３２にのピクセルがめる
。ラスタ化装置の各ピクセルメモリは１フレームのピク
セルデータ、すなわち、約０．５メガバイトのデータを
格納する。各走査の４０９６アドレス単位は典型的には
走査方向の２０４８　ミクロンの長さに等しい。（第１
図においてはＸ方向とＹ方向が通常の方向とは異なるこ
とに注意されたい。この方向を選択した理由は、前記未
決の米国％奸出願明細書に記載されている方向、および
この明細書の残シの部分で用いる方向との整合をとるた
めである。）第２図の形状処理のコンピュータすなわちパターン供給
のコンピュータ２６は、パターンを決定する通常のデー
タを受け、ラスタ化装置２５により使用される書式（フ
ォーマット）にそのデータを変換する。通常は、牛導体
装置の製造においては、各レベルにおいて対象物の輪郭
を描くために各レベルが「デジタル化される」。そのデ
ータはたとえば台形その他の形の対象物の場所、寸法お
よび向きを記述できる。コンピュータ２６は、そのデー
タを２つの幾何学的対象物、すなわち、長方形および三
角形に変換する。ラスタ化装置２５はその変換されたデ
ータ（たとえば、長方形および三角形）を基にして動作
して、光学装置２７を駆動するピクセルデータを形成す
る。

ここで説明している実施例においては、パターン供給コ
ンピュータ２６は市販されているマスコンブ（Ｍａ　ｓ
　ｓ　ｃ　ａｍｐ　）コンピュータでるる。このコンピ
ュータは標準的なりＭＡチャネルリンク（ＯＲ−１１Ｗ
リンク）を介してラスタ化装置にリンクされる。

パターンを形成するデータは、電子ビーム彫刻方式（Ｉ
ＣＢ１１５　、すなわちＥｌｅｃｔｒｏｎ　Ｂｅａｍ　
ＥｎｇｒａｖｉｎｇＳｙｓ　ｔｅｎ）のような標準的な
書式でコンピュータ２６へ送られる。それから、そのデ
ータはラスタ化装置２５が受は容れることができる書式
およびサイズに変換される。ここで説明している実施例
においては、上記のように、長方形と三角形の２つの幾
何学的図形について動作する。長方形と三角形を組合わ
せることにより他の図形が得られる。三角形は直角三角
形であるが、それらの三角形は４つの向きの１つで描く
ことができる。

次に第９図を参照する。各幾何学的図形を描くために４
個の１６ビツト語が使用式れる（これをパターンデータ
と呼ぶことがろる）。中括弧９２は図形９８を形成する
４つの語９３．９４，９５．９６を囲む。［トーン（Ｔ
ｏＮｇ）　ｊと名づけられている語９３の最初のビット
は、その図形が透明か否かを決定する。その最初のビッ
トがＯでろると、ラスタ化装置は１をピクセルメモリに
誉込む。２番目のビットは制御ビットでろって、幾何学
的対象物が送られるか、４つの語が制御目的のためかを
、ラスタ化装置に卸らせる。語９３の残りは幾何学的対
象物の高さくＨ−１）’を表す。語９４の最初のビット
は、その対象物が長方形か、三角形かを指定する。この
最初のビットがＯであると長方形が指定され、０である
と三角形が指定される。語９４の次の２つのビットは対
象物の向きを決定する。

１０進の１は、対象物がそれの原点の北西に形成される
ことを示し、１０進の２は対象物がそれの原点の南東に
形成されることを示す、等である（長方形９８はそれの
原点から北東へ延びることに注意されたい）。語９５と
９６は対象物のＸ方向とＹ方向の起点（原点）をそれぞ
れ示す。それらは各バス内の対象物の座標である。（パ
ターン供給のコンピュータは０．５　メガバイトのデー
タを、ラスタ化装置内のいくつかのバスの１つに与える
。

加工物上のバスに含まれている対象物の複雑度に応じて
、そのバスの寸法を変えることができる。

典型的には、各バスメモリ内のデータからピクセルデー
タの数多くのフレームが発生される。）中括弧１００は
図形１０１を決定する４語を囲む。

２番目の語の第２と第３のピッ）（００）にょＱ、斜辺
が北東を向いた三角形が形成嘔れる。

中括弧１０３は図形１０４を決定する４語を囲む。

図形１０４は、高さと幅を原点から「負」にできること
を示す。方向ビットがこれを決定する。後でわかるよう
に、ろるカウンタのカウントを増加するか、減少するか
をその方向が決定する。

したがって、要約すれば、形状処理コンピュータ２６は
対象物を標準書式で表すデータを受け、そのデータを第
９図に示されている書式に変換する。もつと大きくて、
もつと複雑な図形は複数の長方形と三角形に分解する。

光学装置に供給するためにラスタ化装置２５によυラス
タ化されるのは、それらの長方形と三角形である。

第３図に示すブロック図においては、形状処理コンピュ
ータ２６とラスタ化装置の間のリンクが、形状処理のコ
ンピュータ２６をインタルフェイス装［３８に結合する
ものとして示されている。インターフェイス装置３８は
、イ仏チャネル・リンクと標準のＶＭＥハス３３０間で
インターフェイスを行う標準的なインターフェイス部品
である。バス３３はプロセッサ３７と通信する。このプ
ロセッサ３７はデータの配布を制御し、その他のハウス
キーピング機能を行う。ここで説明している実施例にお
いては、プロセッサ３７として６８０００マイクロプロ
セツサが用いられる。ＶＭＥバス３３が、複数の映像発
生器４０　（４０ａ、４０ｂが示されている）とビデオ
発生器４２と通信する。それらの映像発生器はビデオデ
ータ（ピクセルデータ）をビデオバス３４へ与える。こ
のビデオバスはそのデータをビデオ発生器４２へ結合す
る。後でわかるように、ビデオ発生器４２は、種々の機
能を有するが、そのうちの１つの機能はラスタ化装置の
時間軸（すなわちタイムベース）からのデータを、光学
装置によシ使用される時間軸（すなわちタイムベース）
に変換することである。ビデオ発生器４２はデータを光
学装置内の音響−光変調器（ＡＯＭ）データボードへ与
える。

映像発生器は形状処理コンピュータ２６からのパターン
データをピクセルデータに変換する。ピクセルデータを
連続して送ることができるように複数（典型的には３個
）の映像発生器４０が用いられる。映像発生器４０は長
方形および三角形の１つのフレームをラスタ化して、そ
のデータをビデオ発生器へ送る。通常は、２つの映像発
生器がラスタ化を行っている間に、１つの映像発生器が
ピクセルデータを送る。各フレームの境界において、デ
ータを送っている映像発生器がデータのラスタ化を再び
開始し、他の映像発生器はデータの送信を開始する。Ｖ
ＭＥバス３３からのデータは映像発生器の形状メモリす
なわちパスメモリ４４（第４図）へ順次書込まれる。

初期化の後で、形状処理コンピュータ２６は、最初のパ
ターンデータを１つの映像発生器の０．５メガバイトの
バスメモリにロードする。フレーム境界がフレームデー
タの終りを記述することになる。一般に、１つのバスの
だめのデータが１つのパスメモリにロードされる。ある
場合には、複雑な形状に対しては、１つのフレームすな
わち１本の条を発生するためにパスメモリを２回以上ロ
ー、　　　　　　　ドすることが必要である。１つのフ
レームｆｌゎち条に対してパスメモリの多重の形状ロー
ドを容易にするために、サブフレームの終Ｆ）　（ｇｎ
ｄ　−ｏｆ−Ｓｕｂｆｒａｍｅ）信号（制御指令）が使
用される。これにより、パターンの複雑度および密度と
は無関係に任意のパターンをラスタ化できる。サブフレ
ームの終り信号に遭遇すると、映像発生器がそれの状態
レジスタにビットをセットし、形状処理コンピュータ２
６からの流れに割込んで付加データを要求する。

典型的な状況においては、各映像発生器中のパスメモリ
が数多くのフレームのために十分なデータを含む。各映
像発生器は、それの次のフレームのピクセルデータをラ
スタ化する。

ある場合には、おのおの３つの映像発生器を含む映像発
生器の２バンクが２つのビデオ発生器に使用される。

映１象発生器第４図には、第３図の映像発生器４０ａ　、　４０ｂが
、形状メモリすなわちバスタそり４４と、ラスタ化状態
マシン４５と、ピクセルメモリ４６との３つの主な部品
を有するものとしてポケれている。ラスタ化状態マシン
はピクセルメモリ４６へ書込み命令を与え、実際にピク
セルメモリのだめの幾何学的対象物を書込む。後でわか
るように、この状態マシンは、複数のカウンタと、デー
タをピクセルメモリに書込む他の制御信号を使用する。

この状態マシンのためのロジックはＰＡＬｓで実現され
る。本発明において使用される限りは、それらのＰＡＬ
ｓにより実行される制御を後で説明する。ピクセルメモ
リ４６は、６４にダイナミック・ランダム・アクセスメ
モリ（ＤＲＡＭ）の８×８のアレイを有する。

第５図にラスタ化装置４０が多数の機能ブロックととも
に示されている。状態マシンとピクセルメモリが線９７
の右側に示されている。

ＶＭＥバス３３からのデータが第５図のインターフェイ
ス回路４９へ結合される。ここで説明している実施例に
おいては、バス３３のうちの１６本の線がデータのため
に用いられ、２４本の線がアドレスのために用いられ、
その他の何本かの線が制御信号および電力信号のために
用いられる。形状処理コンピュータ２６は、パターンデ
ータをパスメモリ４４にロードするために必要なアドレ
ス信号を与える。第５図にアドレス経路とデータ経路が
示されている。パスメモリ４４にはパリティビットも格
納てれ、パスメモリ４４へ与えられるデータの完全性の
確認のために奇偶検査回路（図示せず）が用いられる。

メモリ制御器５３が、パスメモリ４４を正常に制御する
ことに加えて、線５４へ妥当性信号を与え、各６４ビツ
トをレジスタ５１を介して状態マシンへ転送するために
確認応答信号を受ける。それらのビットは、第９図に示
されているような幾何学的対象物を表す。

復号論理／オペランド変換器５０がレジスタ９１からの
データを、状態マシンによシ直接評価できる書式に変換
する。この変換については後で別の図を参照して説明す
る。複数のカウンタ６０（第６図および第７図のような
後の図にカウンタ８２゜８３として示されている）がピ
クセルメモリ４６へアドレスを与える。カウンタ制御器
５６が、カウンタを制御して、後述するあるアルゴリズ
ムを実行する前記ＰＡＬｓを會む。

メモリがいくつかの異なるモードで動作することをモー
ド制御器６２が示す。たとえば、メモリには状態マシン
の制御の下にロー　ドでれる。それから、ピクセルデー
タがメモリからビットバス上に続出された時に、走査ア
ドレッサ６６から走査線アドレスが発生される。ピクセ
ルメモリ４６からの走査されたピクセルデータが、レジ
スタ７４を通じて６４ビット幅のビデオバス３４へ送ら
れる。リフレッシングを行うために、リフレッシュ・ア
ドレスも、リフレッシュ・アドレッサ６７により発生さ
れる。メモリ制御器７０がそれら種々のモードの間で選
択をして、たとえばリフレッシュを必要とする時に仲裁
を行う。復号器／発生器７１により行アドレス・ストロ
ープ（ＲＡＳ）信号が発生され、復号器／発生器７２に
より列アドレス・ストロープ（ＣＡＳ）信号が発生され
る。それらの復号器／発生器については後で説明する。

それらの復号器／発生器は、ある特定の対象物に対して
レスに似た情報を与える。メモリは、ピクセルメモリ内
で書込み可能化（ｗＥ）発生器８０によっても選択され
る。そのＷＥ発生器８０については後で説明する。

次に第７図を参照する。ピクセルメモリは６４Ｋ・ＤＲ
ＡＭの８×８７レイを備える。（以下の説明から明らか
なように、２５６Ｋまたはそれより大きい容量のＤ　Ｒ
ＡＭも使用できる。）それらの市販されているＤＲＡＭ
、は、メモリが行アドレスを受けるためにＲＡＳ信号を
必要とする。同様に、メモリが列アドレスを受けるため
にＣＡＳ信号を必要とする。

それらの信号のいずれかが無いと、メモリは完全なアド
レスを有しないから、メモリには実際に書込むことがで
きない。また、データをメモリに書込むべき時には、各
メモリは書込み可能化（ｗＥ）信号を必要とする。全部
で６４個の６４にメモリが共通のアドレス線に結合され
、したがって各メモリは同じ８×８のアドレスを受ける
。同様に、メモリからの全てのデータ線が共通のデータ
線に結合され、各データ線は同じデータを受ける。その
データは透明な図形または暗い図形のいずれを描くかを
決定し、その情報はバスメモリから与えられた「トーン
」データから直接得られる。ＲＡＳ復号器／発生器７１
は、オペランド変換器５０から受けた情報を復号し、メ
モリアレイ内の１行またはそれ以上の行に沿ってストロ
ーブ信号をメモリへ与える。したがって、叫復号器７１
とＣＡＳ復号復号器上２モリアレイ中のメモリのろるも
のを選択するために使用される。

各メモリは、フレーム内の６５　、５３６−８Ｘ８の各
アドレスに対する全ての８Ｘ８アドレスに対して６４個
のピクセルの１つを格納する。

ＲＡＳ復号器７１は２つのアドレスを受ける。１つのア
ドレスは特定の対象物（１１１）に対して書込むべき上
部ピクセルを示し、他の１つのアドレスは特定の図形（
ｂｂｂ　）に対して書込むべき下部ピクセルを示す。そ
れらのデータは、オペランド変換器５０へ与えられる高
さデータ、幅データ、および位置データから直接得られ
る。それから、ＲＡＳ復号器Ｔ１は、それらのアドレス
内に入るそれらのＤＲＡＭへストローブ信号を与える。

ＣＡＳ復号器７２は、図形の左縁部（１１１）と図形の
右縁部（ｒｒｒ）を示すアドレスを受ける。それらの指
標は、メモリのうちのどれが行ストローブを受けるかを
決定する。叫復号器とＣＡＳ復号器は、他の正常な機能
、たとえばリフレッシュ中に、ＲＡＳ復号器からの全て
の線が作動させられるか、のために用いられる。

メモリ４６へ与えられたアドレスは、第１図を参照して
説明したフレーム幅にデータを格納できるようにするた
めに、「マツプされる」。（各８×８のアドレスには９
個のｙアドレスビットと７個のＸアドレスビットを有す
る。）性能を最高にするために、幾何学的対象物の本体
を横切るために使用される行−列指令は、最も都合の良
いピクセルメモリ構成に調整せねばならない。すなわち
、ピクセルメモリ内の６４に−ＤＲＡＭは、それの最も
速く変化する軸（ＩＬＸＬＩＩ）を、メモリの走査中に
ピクセルメモリを読出すために使用される軸に整列しな
ければならない。その最も速い軸は製作者により指定さ
れ、「ページモード」、「リップルモード」、「スタチ
ック列」等と呼ばれる。

ＷＥ発生器８０は複数の読出し専用メモリを有する。そ
のｗｇ発生器は、対象物の種類（すなわち、長方形また
は三角形）を示す（Ｔ）一対象物（０）の向き、および
三角形の場合には４５度交差アドレス（Ｉ）とを示すデ
ータを、アドレスとして受ける。それら全てのデータを
オペランド変換器５０から受ける。６４個の各メモリは
、別々の線によ！１ｌＷＥ発生器８０に結合される。長
方形を書く場合には、全てのメモリは同じ書込み可能化
信号を受ける。三角形の場合には、ｗｇ発生器はどの場
所に書込むべきかを決定する。この機能については後で
説明する。

第６図には、状態マシンの次のレベルの詳細と、ピクセ
ルメモリへの結合とが示されている。ピクセルメモリを
ロードするために用いられる８×８アドレスは、カウン
タ８２．８３から得られる。

それらのカウンタのカウントは、アドレス書込み装置７
５により示されているように、書込みアドレスを与える
。カウンタ８２，８３については第８図を参照して後で
詳しく説明する。

前記走査アドレッサ６６は、データがピクセルメモリか
ら読出される時に用いられる。その走査アドレッサは、
ピクセルデータをビデオバス３４に読込むためにラスタ
に似たアドレスを与える。

リフレッシュ・アドレッサ６Ｔがリフレッシュ・アドレ
スを与える。それらのリフレッシュ・アドレスは、リフ
レッシュを行う必要がめる時を決定するためにメモリ仲
裁器Ｂ９とともに使用され、ある場合には、他の機能に
優先することがめる。

マルチプレクサ８５がアドレッサ６６．６７またはアド
レス書込み装置７５からのアドレスの１つを選択する。

実行制御器８８がカウンタ制御器５６とともに、カウン
タと、サイクル制御器８７と、メモリ仲裁器８９とを制
御する。それらの機能は本発明にとって重要であるから
、それらの機能については第８図を参照して詳しく説明
することにする。

Ｃ，８×８アドレス発生第８図に、第６図のカウンタ８２が、Ｘ−位置カウンタ
８２ｂおよびＸ−カウンタ８２ｄとして示されている。

第６図のＹカウンタ８３は、ｙ−スタートカウンタ８３
ａと、ｙ−位置カウンタ８３ｂと、ｙ−高さカウンタ８
３ｃと、ｙ−カウンタ８３ｄとを備える。カウンタ８２
，８３は２つの入れ子構造ループとして機能する。それ
らの入れ子構造のループは、ピクセルメモリ内に充され
る対象物を全部含む領域の行を横切シ、それから列を横
切る。

幾何学的な境界のパラメータは８Ｘ８のメモリ境界を基
にしている。ＹカウンタとＸカウンタは、アドレスと、
書込むべき行／列の数を追跡する。

それらのアドレスは、ピクセルメモリの８×８領域のア
レイに対する標識である。オペランド変換器５０へ供給
されるデータ、とくに高さ、幅、Ｘ−位置、ｙ−位置、
トーン、種類、および向きが開始Ｘ−位置と開始ｙ−位
置に変換され、それらの開始Ｘ−位置と開始ｙ−位置は
カウンタＢ２ｂ、８３ａにロードされる。Ｘ−幅がカウ
ンタ８２ｄにロードされ、ｙ−高さがカウンタ８３Ｃに
ロードされる。

各Ｘ−位置に対して、全ての対応するｙ−位置が書込ま
れる。最初に、ｙ−開始位置がＸ−位置カウンタ８３ｂ
に転送され、このカウンタは８３ｄに格納されているｙ
−高さに対して増加させられる。

それからＸ−位置カウンタ８３ｂのカウントが増加させ
られ、この新しいＸ位置に対するｙ位置がアドレスされ
、充される。これは下記のようにして実行される。

状態マシン・シーケンス（ｘｓｔａｒｔ　、　ｙＳｔａ
ｒｔ　。

ＸＣ０ＩＢ、　ｙＲｏｗａ、　　ｔｙｐｅ、　ｏｒｉｅ
ｎｔａｔｉｏｎ　）ＩＮＴ　ｘｓｔａｒｔ　、　ｙｓｔ
ａｒｔ　、　ｘｃｏｌｓ　、　ｙＲｏｗｓ、ｔｙｐｅ　
％ｏｒｉｅｎｔａｔｉｏｎ　　；ｘＰｏｍ　　＝　ｘｓｔａｒｔ　　；ｙＰｏｓ　＝　ｙｓｔａｒｔ　；ｆｏｒ　（ｘｃｔ　＝　ｘｃｏｌａ　；　ｘｃｔ＞Ｏ；
ｘＣｔ−−）ｆｏｒ（ｙＣｔ−ｙＲｏｗａ；ｙＣｔ＞Ｏ
ｙＣｔ−−）ｗｒｉｔｅ８Ｘ８（ｘＰｏｓ、ｙＰｏｓ）
　’ｎｅｘｔｙ（ｙＰｏｓ＋ｏｒｉｅｎｔａｔｌｏｎ）
ｉ）；ｎａｘｔｘ（ｘＰｏｓ、ｏｒｊｅｎｔａｔｌｏｎ）；）
；）；状態マシンロジックは、任意の幾何学的対象物の鏡に映
された４つの向き：　Ｘ＋ｙ＋、ｘ＋ｙ−、Ｘ−）ｒ＋
。

ｘ−ｙ−１においでラスタ化が起ることができるように
、アップまたはダウンの向きにアドレス・カウンタを構
成する。カウンタへ与えられるＵ／Ｄ信号はこの向きを
制御する。

また第８図に示されているように、オペランド変換器５
０は、下部信号と、上部信号と、左信号と、右信号を、
ＲＡＳ復号器とＣＡＳ復号器へ与え、対象物の種類（Ｔ
）と向き（０）および４５度交差アドレス（Ｉ）をＷＥ
発生器８０へ与える。

通常は、ピクセルメモリ内に全部書込まれている対象物
だけを状態マシンは解釈する。１つの特殊な状況、すな
わち、幾何学的データの一部が、ラスタ化されるフレー
ムの外側にある場合、について考えてみることにする。

その形状の異なる部分は各映像発生器に格納せねばなら
ず、残りは無視される。

状態マシンはこの問題をアドレスするシザリングモード
を含む。シザリングモードにおいては、状態マシンは、
各軸に対して、１つの付加的な高位ビットを加える。こ
れは、力ヴンタ８２ｂに対してはビット１０６とし、カ
ウンタ８３ｂに対してはビン）１０７として示されてい
る。それらの付加ビットには、元の幾何学的対象物記述
子からの次の高位のアドレスビットがロードされる。状
態マシンがシザリングモ−ドで動作させられると、状態
マシンは上記のようにしてその対象物を処理するが、５
Ｘ＝Ｏおよび５ｙ＝ｏの時に酸ピクセルメモリへの書込
が実行されるだけである。１７たがって、状態マシンは
［一対象物のうちピクセルメモリの境界内に入らない部
分を１切る」。したがって、不正確に指定された対象物
は奥行を縮めて描かれる。翻訳の結果としてクリップす
る必要かめる対象物は状態マシンにより切られる。映像
発生器内の状態情報により、第３図の分配用のプロセッ
サ３８は、あるフレーム中の任意の項目に対してシザリ
ングを必要とするか否かを判定する。

映像発生器がシザソングモードでない時は、新しい図形
が評価されるたびにＳＸとＳＹに零がロードされ、ピク
セルメモリへの書込みサイクルが常に可能にされる。効
果的には、状態マシンは幾何学的な値Ｘ（９：０）、Ｙ
（１１：０）、を（９：Ｏ）およびＨ（１１：０）と解
釈する。Ｘ（１５：１０）とＷ（１５：１０）が無視さ
れる。

オペランド変換器５０により実行される１つの変換は、
書込まなければならない８×８の行／列の計算と、対象
物の端における上部ピクセル、下部ピクセル、左ピクセ
ル、および右ピクセルに対する、ピクセルメモリ・アド
レスの計算を必要とする。それらの値は第９図に示され
ているデータから計算される。それらの計算は、Ｘ−軸
７幅またはｙ−軸／高さに対して同じであるから、ｘ−
軸の計算についてのみ以下に説明する。

最初に、対象物の北東の向きについて説明する。

対象物の原点のＸアドレスと幅（両方とも第９図のアド
レス単位で表される）が与えられると、Ｘ軸に沿う８Ｘ
８の数を計算できる。（〃は整数の除算を表し、Ｗ（９
：３）は元の対象物の幅のサブフィールドを表す。）ｘ−ｗｒｌｔｅｓ（Ｎｇ）＝（（Ｗ（９：０）＋Ｘ〔２
：Ｏ））／／８）＋１この式の右辺を書換えると、ｘ−ｗｒ　ｉ　ｔｅ　ｓ　（ＮＦ、）＝（（Ｗ（，９：
Ｏ）＋Ｘ（２：Ｏ）　）＋８　）／／　８ｘ−ｗｒ　ｉ
　ｔｅ　ｅ　（吊）−Ｗ（９：３　：ｌ＋（（Ｗ（２：
Ｏ’ｌｌ＋Ｘ（２：Ｏ）＋８）／／８　）同様に、同じ
対象物の北西の向きは僅かに異なる計算を必要とする。

ｘ−ｗｒｉｔｅｓ（Ｎ１ｖ）−（（ＷＣ９：０）−ｘ（
２：０）＋７）／／８）＋１ｘ−ｗｒｉｔｅａ（ＭＶ）
＝　　（ＷＥ９：０）−ＸＣ２：０：ｌ＋１５）／／８
ｘ−ｗｒ　ｉ　ｔｅ　ｓ　（Ｎｇｖ）−Ｗ（９：３　）
＋（（Ｗ（２：ＯＪ−ｘ（２：Ｏ）＋１５　）／／８　
）更に、対象物の反対側の縁部のピクセル−アドレスを
次のようにして計算できる。

ｘ−ｅｎｄ（ＮＥ）　＝　（ｘ（２：Ｏ）＋Ｗ（２：０
））　ＭＯＤ　８ｘ＝ｅｎｄ（ＮＷ）　＝　（ｘ（２：
０）−Ｗ（２：Ｏ））　ＭＯＤ　Ｂそれらの式の全ては
、ルックアップテーブル（変換器５０の一部であるＲＯ
Ｍ　）において評価される。

そのＲＯＭへの入力はｘ［２：Ｏ）、Ｗ（２：Ｏ）で、
向きは０　（０）　（０（０３＝０はＸ＋を意味し、０
（０）−１はＸ−を意味する。）である。ＲＯＭは、値
ｘ−ｅｎｄ（２：Ｏ）と、別の増分器への桁上げを制御
する１つのビットＸ−ｅｘｔｒａを発生する。その増分
器は次の計算を行う。

ｘ−ｗｒｉｔｅｓ　　＝　Ｗ［９：３）＋ｘ−ｅｘｔｒ
ａｘ−ｅｘｔｒａ（Ｎｌ’；）　＝　（（Ｗ（２：０：
ｌ＋ｘ（２：Ｏ）＋８）／／　８）ｘ−ｅｘｔｒａ（蘭
）　−（（Ｗ（２：０３−ｘ（２：Ｏ）＋１５）／／８
）ｗｇ発生器は、７４８４７２（５１２ｘ８）ＦＲＯＭ
　　から作られる。下記の信号を発生するために使用さ
れる特殊な符号（コード）がＡ表に含まれている。

各ＦＲＯＭへの入力は次の通りである。

０（１：Ｏ）対象物の向き、Ｉ　ＣＯ〕＝ｘ＋、　Ｉ　
［１）＝ｙ＋Ｔ［１：Ｏ）対象物の種類：長方形、三角
形、読出し専用Ｉ（３：Ｏ）　４５度交差アドレス長方形に対しては、ＷＥ発生器は、６４の全てのＤＲＡ
ＭへのＷＥ出力を作動てせる。三角形に対しては、ＷＥ
発生器は、許されている４つの向きの１つに対する４５
度の縁部の境界の一方の側にあるメモリの適切な領域を
計算する。

４５度交差アドレスＩ（３：Ｏｆは、三角形の４５度側
がとることができる１５個所の可能な位置の１つを選択
する。以下に２つの例を示す。１つの例はＩ（３：０）
＝５　　に対するものでるり、他の１つはＩ（３二０）
＝１１に対するものである。＊印は、対象物の４５度縁
部を形成するために書込みを必要とする８×８構成にお
けるＤＲＡＭに対する書込み可能化（ライト・イネーブ
ル）を示す。

１３　　　　　　　　　　　　　　＋１２　　　　　　　　　　　　＊　＋１１　　　　　　　　　　　＊　　＊　　＋１０　　　
　　　　　＊　　＊　　＊　　＋９　　　　　　＊　イ
Ｓ　＊　＊　＊８＊＊本＊」（イ；７　６　５　４　３　２　１　０　　　　　Ｉ（３：０
）＝５１４　　　　　　　　＊　　＊　　＊　　＋１３
　　　　　＊　＊　不　＊　＋１２　　　　＊　　＊　　＊　　＊　　＊　　＊ｔ１　
　＊　　＊　　＊　　＊　　＊　　＊　　＋１０　　＊
　　＊　　＊　　＊　　＊　　＊　　＋９　よ　＊＊＊
＊＊＊８＊＊＊＊　　ネ　＊　ネ７　６　５　４　３　２　１　０　　　　　Ｉ［３：０
）＝１１４５度交差アドレスは三角形の頂点のピクセル
アドレスから計算される。頂点のアドレスｘ（２：Ｏ）
。

ｙｃ２：Ｏ）は６ビツトにより指定される。それらの６
ビツトは４ビツト交差アドレスに再符号化される。この
変換は、ｘｃ２：０）　　ｘピクセルアドレスｙｃ２：０）　　ｙピクセルアドレスＯ〔１：０〕　向きＰ　　　　　元の／別の、パターン選択を入力として受
け、交差数でめるＩ（３：Ｏ）を出力として生ずるＦＲ
ＯＭにより実行される。元の交差アドレスを定めた頂点
を含んでいた８×８に対して、交差アドレスは、Ｘ方向
に交差された各列に対する値と、ｙ方向に交差された各
行に対する値との２つの値の間で交番する。

第１１図は、三角形１０８の４５度縁部を書くために必
要とされる２つの異なるＷＥパターンを示す。三角形の
左下隅にあるＷｇＡＪパターンを４５度縁部を決定する
パターンであると考えることにする。元の８×８セルの
１行上の４５度縁部を構成するだめの別のＷＥ［Ｂｊパ
ターンがめることに注意されたい。しかし、１行上およ
び元のセルの１列右側のセルのために同じＷＥ「Ａ」パ
ターンが使用される。元のセルから現在のセルまでの行
と列のマンハッタン距離が奇数であるとすると、ＷＥ　
ハターンは交替させられる。また、マンハッタン距離が
偶数であれば、同じＷＥパターンが使用される。このパ
リティ機能は、元のＸ、Ｘの８×８アドレスおよび書込
むべき次に示す新しいセルのＸ’、Ｙ’アドレスが与え
られると、容易に計算される。

（Ｐ＝　（Ｘ（０）　ＸＯＲＸ（０）　’）　ＸＯＲ（
Ｙ（０）　ＸＯＲＹ（０）　’）　）次にＡ表のその１
を参照する。Ａ表のその１の左の列には入力アドレスが
示されている。長方形７　イー　ル）’　（全てのＷＥ
線が作動させられている時）が、長方形の記号（左上）
により示でれている。三角形フィールドが三角形の記号
（右上）により示されている。読出し専用およびＮＯＰ
はシザリングモードである。各ＲＯＭの下半分は［書込
み無しくＮｏ　ＷＲＩＴＥ）Ｊ　フィールドを′ざむ。

Ｇ１図形を発生するための典型的なサイクル第１２図に
は格子の上に三角形１１０が示されている。この三角形
をピクセルメモリに書込むものと仮定する。第１２図の
ブロック番号に対する下記の命令が使用される。

サイクル番号Ｉ　　ＲＡＳ　　８Ｘ８ブロツク１開始２　　ＣＡＳ　
　８Ｘ８ブロック１，２を行うＩ　　ＲＡＳ　　ブロッ
ク２と３の間のページの切れ目において２　　ＣＡＳ　　ｓｘｓのブロック３，４を行うＩ　　
ＲＡＳ　　＄５における新しいページに対して２　　Ｃ
ＡＳ　　ブロック５，６を行うＩ　　ＲＡＳ　　ブロッ
ク６と７の間のページの切れ目において２　　ＣＡＳ　　ブロック７．８を行うＩ　　ＲＡＳ　
　ブロック９における新しいページに対して２　　ＣＡＳ　　ブロック９，１０を行うＩ　　ＲＡＳ
　　ブロック１０と１１の間のページの切れ目においてＩ　　ＣＡＳ　　ブロック１１を行う１　　ＲＡＳ　　ブロック１２における新しいページに
対して２　　ＣＡＳ　　ブロック１２．１３を行うこれかられ
かるように、２０サイクルを必要とし、そのうちの１３
サイクルが書込み実行のために使用される。

ビデオ発生器第１０図において、ビデオ発生器は、バッファ１１２ま
だ１ｄ１１３において、映像発生器からのピクセルデー
タを受ける。一方のバッファがビデオバスからロードさ
れている間に、他方のバッファがマルチプレクサ１１４
と、ラッチ１１９と、反転ビデオ・ブランキング回路１
２０とを介して出力線１２３ヘアンロードてれるように
、それらのバッファの選択が行われる。ビデオバス３４
からロードされるバッファのだめのタイミングをとるた
めに割算器１１７と二重マルチプレクサ（ＭＵＸ　）　
　１１６を介して結合されている「ローカル・クロック
」として示されているラスタ化に用いられるタイミング
信号の下に、データはビデオバスからバッファへロード
される。あるバッファがアンロー　ドされると、割算器
１１５とマルチプレクサ１１６を介して５５ｍＨｙ。

のクロックが使用される。アンロードのバッファはマル
チプレクサ１１４により選択嘔れ、データはドライバ１
２１を介して線１２３へ送られる。反転ビデオ・ブラン
キング回路１２０により、ビデオの反転、すなわち、暗
を明に、明を暗にすること、ができる。

走査線の記録器１２５を介して診断を行うために、ビデ
オデータをバス３４からバス３３へ読出すことができる
。更に、再び診断のために、ＶＲ４Ｅバス３３からのデ
ータをマルチプレクサ／ラッチ１２２を介してバッファ
１１２，１１３に結合できる。そのデータは、ドライバ
１２１を介して直結された時に、光学装置により直接使
用できる。

ビデオ発生器は、ドライバ１２１を介して必要なレベル
を与えることに加えて、ラスタ化装置において使用式れ
る時間軸から光学装置の時間軸への時間軸の変更も行う
。２つのバッファは光学装置が必要とする高いバースト
速度でデータを常に流す。

以上、集積回路用のパターンを発生するためにとくに有
用なラスタ化装置について説明した。このラスタ化装置
は、ラスタ化を非常に迅速に行うために、ハードワイヤ
の状態マシンにおいて標準のＤＲＡＭ％ＲＡＳ信号、Ｃ
ＡＳ信号、ｗｇ信号を使用する。

Ａ表　（その１）Ａ表　（その２） −４８−。

４７　。お。３．　　　　　　　　” □ Ａ表・（その１）＋ＯＯＯＯＯＯＯＩＦＦＡ表　（ぞの５）１０００００００１ＦＦ −　５１　＝ｓ１０００６０００００００００００００００００００
１ＦＯＯＯＯＯＯＯｌ０３０７０Ｆ５７！１００１００
００ＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦ
ＦＦＦＦＦＦＦＦＦＦＦ＋１００１１０００ＦＦＦＦＦ
ＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦ
ＦＦＥＦＩ１００１２０００ＦＦＦＦＦＦＦＦＦＦＦＦ
ＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＤＦｓ１０
０１３０００ＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦ
ＦＦＦＦＦＦＦＦＦＦＦＦＦＣＦ！１００１６０００Ｆ
ＦＦＦＦＦＦＦＦＦＦＦＦＦＦＰＦＦＦＦＦＦＦＦＦＦ
ＦＦＦＦＦＦ９Ｆ：１００１フＯＯＯＦＦＦＦＦＦＦＦ
ＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦ８
Ｆ雪１００１Ｂ０００ＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦ
ＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦ７Ｆ！１００１Ｅ
ＯＯＯＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦ
ＦＦＦＦＦＦＦＦＦＦＩＦ１１００１ＦＯＯＯＦＦＦＦ
ＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦ
ＦＦＦＯＦ！ＯＯＯＯＯＯＯＩＦＦＸＩＯＯＯＯＯＯＯＯＯ００００００００００００００
０１０３０７０ＰＩＦ３Ｆ７ＦＦＦＦＡｉｌ０００１０
００００００００００００００００００８０ＣＯＥＯＦ
ＯＦ８ＦＣＦＥＦＦＤＦ！１０００２００００００００
０００００００００００３Ｆ７ＦＦＦＦＦＦＦＦＦＦＦ
ＦＦ１Ｂ＋ｌ０００３０００００００００００００００
００００ＦＣＦＥＦＦＦＦＦＦＦＦＦＦＦＦＣＣ！ｌＯ
Ｏ０４００００００００００００００００００００１０
０００００００００００００ＡＦ言１０００５００００
０００００００００００００００１１１０００００００
００００００００２０！ｌＯＯ０６０００００００００
００００００００００３ＦＯＯＯＯＯ１０３０７０ＦＩ
Ｐ１８：ｌＯＯ０７００００００００００００００００
０００ＦＣＯＯＯＯ８０ＣＯＥＯＦＯＦ８７Ｃ：１００
０ｅＯＯＯＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦ
ＦＦＦＦＦＦＦＦＦＦＦＦ８０！１０００９０００ＦＦ
ＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦ
ＦＦＦＦＦ７０：ｌＯ００ＡＯＯＯＦＦＦＦＦＦＦＦＦ
ＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦ６０
！１０００ＢＯＯＯＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦ
ＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦ５０：ｌＯＯＯＣＯ
ＯＯＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦ
ＦＦＦＦＦＦＦＦＦ４０＋１０００ＤｏＯＯＦＦＦＦＦ
ＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦ
ＦＦ３０１１００１１０００ＦＦＦＦＦＦＦＦＦＦＦＦ
ＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＥＦ１１０
０１４０００ＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦ
ＦＦＦＦＦＦＦＦＦＦＦＦＦＢＦ＋１００１５０００Ｆ
ＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦ
ＦＦＦＦＦＦＡＦ１１００１６０００ＦＦＦＦＦＦＦＦ
ＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦ９
Ｆ！１００１９０００ＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦ
ＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦ６Ｆ＋１００１Ａ
ＯＯＯＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦ
ＦＦＦＦＦＦＦＦＦＦ５Ｆ！ｌＯＯＩＢＯＯＯＦＦＦＦ
ＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦ
ＦＦＦ４Ｆｉｌ００１ＣＯＯＯＦＦＦＦＦＦＦＦＦＦＦ
ＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦ３Ｆｉ１
００１Ｆ０００ＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦＦ
ＦＦＦＦＦＦＦＦＦＦＦＦＦＦＯＦｔＯＯＯＯＯＯＯＩ
ＦＦＡ表　（その８）

【図面の簡単な説明】

第１図はピクセルデータの１つのフレームと、半導体レ
チクル上のパターンに対する関係を示す線図、第２図は
加工物上にパターンを発生するために用いられる本発明
のラスタ化装置およびその他の主な部品を示すブロック
図、第３図は本発明のラスタ化装置のブロック図、第４
図は第３図のラスタ化装置に用いられる映像発生器のブ
ロック図、第５図は映像発生器の種々の部品により実行
される全体の機能を示す第４図の映像発生器のよυ詳し
いブロック図、第６図は映像発生器の一部のブロック図
、第７図は映像発生器のピクセルメモリとｗｇ発生器の
ブロック図、第８図は映像発生器のカウンタのブロック
図、第９図は本発明の一実施例において使用されるデー
タ書式を示す線図、第１０図は第３図のビデオ発生器の
ブロック図、第１１図は書込み可能化発生器の動作を説
明するために用いられる線図、第１２図はラスタ化プロ
セスにおいて要する典型的なサイクル数を示すために用
いられる線図である。２５・・・・ラスタ化装置、２６・・・・形状処理のコ
ンピュータ、２７・・・・光学装置、３７・・・・分配
プロセッサ、４０・・・・映像発生器、４２・・・・ビ
デオ発生器、４５・・・・ラスタ化状態マシン、４４・
・・・形状メモリ、４６・・・・ピクセルメモリ、５３
・・・・メモリ制御器、６０・・・・カウンタ、８０・
・・・ＷＥ発生器、８５・・・・アドレスマルチプレク
サ、８８・・・・実行制御器、１１２，１１３・・・・
走査線バッファ、１１４・・・・マルチプレクサ、１２
１　・　・・　・ドライバ。特許出願人　　　アテツク・コーポレーション代理人　
山川政樹（／ジ）２名）Ｅ′−へイ勿ｊＯヨｌ±堡

Claims

【特許請求の範囲】

（１）幾何学的な対象物の位置、種類、および寸法を含
んでその幾何学的な対象物を表すデータからラスタ化さ
れたパターンを発生する装置において、第１および第２
のバスと、複数の映像発生器にして、（ａ）前記第１のバスに結合
され、前記データを格納する第１のメモリ装置と、（ｂ
）前記第２のバスに結合された第２のメモリ装置と、（
ｃ）前記第１のメモリ装置と前記第２のメモリ装置に結
合され、前記データを基にして前記物体のピクセル表現
を発生して前記第２のメモリ装置に格納する回路装置と
、（ｄ）前記第２のメモリ装置に結合され、前記第２の
メモリ装置の内容をラスタ走査して前記第２のバスへ読
出す走査器とを、それぞれ備えている複数の映像発生器
と、前記第１のバスから前記データを１つの前記映像発
生器の１つの前記第１のメモリ装置へロードすると同時
に、別の１つの前記映像発生器の１つの前記第２のメモ
リ装置の前記走査器を動作させるためのメモリ制御器と
を備え、前記対象物のラスタ化された表現が前記第２のバスへ与
えられることを特徴とする幾何学的な対象物を表すデー
タからラスタ化されたパターンを発生する装置。
（２）特許請求の範囲第１項記載の装置であつて、前記
第２のメモリ装置は、複数の個々のメモリにして、前記メモリ内の列アドレス
信号を制御する第１の制御線と、前記メモリ内の行アド
レス信号を制御する第２の制御線と、前記メモリへの書
込みを制御する第３の制御線と、データ線とをおのおの
が有する複数の個々のメモリと、前記第１の制御線上の第１の制御信号を選択された１つ
の前記メモリへ与える第１の復号器と、前記第２の制御
線上の第２の制御信号を選択された１つの前記メモリへ
与える第２の復号器と、前記第３の制御線上の第３の制
御信号を与えて、前記メモリのうちのあるメモリへの書
込みを可能にする第１の制御器と、前記メモリの前記データ線上の全ての前記メモリへ同じ
データを与えるデータ手段とを備え、前記復号器と前記第１の制御器は前記第２のメ
モリと前記回路装置に結合されていることを特徴とする
装置。
（３）特許請求の範囲第２項記載の装置であつて、前記
回路装置はアドレスを前記メモリへ与えるカウンタを含
むことを特徴とする装置。
（４）特許請求の範囲第３項記載の装置であつて、前記
カウンタからの前記各アドレスは全ての前記メモリへ結
合されていることを特徴とする装置。
（５）特許請求の範囲第２項または第４項記載の装置で
あつて、前記メモリはダイナミック・ランダム・アクセ
スメモリを含むことを特徴とする装置。
（６）特許請求の範囲第５項記載の装置であつて、前記
メモリは８×８のアレイで配置されていることを特徴と
する装置。
（７）特許請求の範囲第６項記載の装置であつて、前記
第１および第２の制御信号は、列アドレス・ストロープ
（ＣＡＳ）および行アドレス・ストロープ（ＲＡＳ）を
それぞれ備えることを特徴とする装置。
（８）特許請求の範囲第７項記載の装置であつて、前記
第３の制御信号は、書込み／可能化（ＷＥ）信号を備え
ることを特徴とする装置。
（９）特許請求の範囲第７項記載の装置であつて、前記
第２のバスに結合され、前記第２のバス上の信号を、第
１のタイミングベースから第２のタイミングベースへ変
換するビデオ発生器を含むことを特徴とする装置。
（１０）特許請求の範囲第２項記載の装置であつて、前
記第１の制御器はルック・アップ・テーブルを備えるこ
とを特徴とする装置。
（１１）幾何学的な対象物の位置、種類、および寸法を
含んでその幾何学的な対象物を表すデータからラスタ化
されたパターンを発生する装置において、前記データを格納する第１のメモリ装置と、第２のメモ
リ装置とを備え、その第２のメモリ装置は、（ａ）複数の個々のメモリにして、前記メモリ内の列ア
ドレス信号を制御する第１の制御線と、前記メモリ内の
行アドレス信号を制御する第２の制御線と、前記メモリ
への書込みを制御する第３の制御線と、データ線とをお
のおのが有する複数の個々のメモリと、（ｂ）前記第１の制御線上の第１の制御信号を選択され
た１つの前記メモリへ与える第１の復号器と、（ｃ）前記第２の制御線上の第２の制御信号を選択され
た１つの前記メモリへ与える第２の復号器と、（ｄ）前記第３の制御線へ第３の制御信号を与えて、前
記メモリのうちのあるメモリへの書込みを可能にする第
１の制御器と、（ｅ）前記第１のメモリ装置と前記第２のメモリ装置に
結合され、前記データを基にして前記対象物のピクセル
表現を発生して前記第２のメモリ装置に格納する回路装
置と、（ｆ）前記第２のメモリ装置に結合され、前記第２のメ
モリ装置の内容をラスタ走査する走査器とを備え、前記
対象物のピクセル表現が前記第２のメモリ装置に格納さ
れ、かつラスタ走査により前記第２のメモリ装置から読
出されることを特徴とする幾何学的な対象物を表すデー
タからラスタ化されたパターンを発生する装置。
（１２）特許請求の範囲第１１項記載の装置であつて、
前記第２のメモリ装置の前記メモリはダイナミック・ラ
ンダム・アクセスメモリを含むことを特徴とする装置。
（１３）特許請求の範囲第１２項記載の装置であつて、
前記メモリは８×８のアレイで配置されていることを特
徴とする装置。
（１４）特許請求の範囲第１３項記載の装置であつて、
前記第１および第２の制御信号は列・ストロープ（ＣＡ
Ｓ）および行アドレス・ストロープ（ＲＡＳ）をそれぞ
れ備えることを特徴とする装置。
（１５）特許請求の範囲第１４項記載の装置であつて、
前記第３の制御信号は書込み／可能化（ＷＥ）信号を備
えることを特徴とする装置。
（１６）特許請求の範囲第１１項記載の装置であつて、
前記第１の制御器は読出し専用メモリを備えることを特
徴とする装置。
（１７）特許請求の範囲第１１項記載の装置であつて、
前記回路装置はアドレスを前記メモリへ与えるカウンタ
を含むことを特徴とする装置。
（１８）特許請求の範囲第１７項記載の装置であつて、
前記カウンタからの前記各アドレスは全ての前記メモリ
へ結合されることを特徴とする装置。
（１９）所定の幾何学的な対象物の位置、種類、および
寸法を含み、それらの幾何学的な物体を表すデータから
ラスタ化されたパターンを発生する装置において、前記
データを格納する第１のメモリ装置と、第２のメモリ装
置および制御装置を備え、この第２のメモリ装置および
制御装置は、複数の個々のメモリにして、前記メモリ内の列アドレス
信号を制御する第１の制御線と、前記メモリ内の行アド
レス信号を制御する第２の制御線と、前記メモリへの書
込みを制御する第３の制御線と、データ線とをおのおの
が有する複数の個々のメモリと、前記第１のメモリ装置へ結合されて前記データを受け、
かつ前記各メモリに結合されてアドレス信号を前記メモ
リへ与える第１の制御器と、前記データを受けるために
前記第１のメモリ装置に結合され、前記第１の制御線上
の第１の制御信号と前記第２の制御線上の第２の制御信
号を前記メモリの選択されたものへ与える第２の制御器
と、前記第３の制御線上の第３の制御信号を与える第３の制
御器と、前記第２のメモリ装置に結合され、その第２のメモリ装
置をラスタ走査する走査器とを備え、前記第３の制御信号のうちの同じ第３の制御信
号が、前記対象物のあるものに対して全ての前記メモリ
へ与えられ、かつ前記対象物の他のものに対して前記メ
モリの選択されたものに与えられ、前記対象物の表現を
前記第２のメモリ装置内に置くことができ、かつ前記第
２のメモリ装置からラスタ走査で読出すことができるこ
とを特徴とする所定の幾何学的な対象物を表すデータか
らラスタ化されたパターンを発生する装置。
（２０）特許請求の範囲第１９項記載の装置であつて、
前記第２のメモリ装置の前記メモリは、複数のダイナミ
ック・ランダム・アクセスメモリを備えることを特徴と
する装置。
（２１）特許請求の範囲第２０項記載の装置であつて、
前記メモリは８×８のアレイで配置されていることを特
徴とする装置。
（２２）特許請求の範囲第２１項記載の装置であつて、
前記第１および第２の制御信号は列アドレス信号（ＣＡ
Ｓ）と行アドレス信号（ＲＡＳ）を備えることを特徴と
する装置。
（２３）特許請求の範囲第２２項記載の装置であつて、
前記第３の制御信号は書込み可能化（ＷＥ）信号を備え
ることを特徴とする装置。
（２４）特許請求の範囲第１９項記載の装置であつて、
前記第３の制御器は読出し専用メモリを備えることを特
徴とする装置。
（２５）特許請求の範囲第１９項記載の装置であつて、
前記回路装置はアドレスを前記メモリへ与えるカウンタ
を含むことを特徴とする装置。