JPS62502927A - 集積回路に集積可能なホール素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 回路に　口１なホール　る゛ 本発明は請求の範囲第１項の前文に記載の集積回路に集積可能なホール素子を有 する装置に関する。

このような装置は、例えば電力計あるいは電気計器などにおいて、電流ｉＮある いは電圧と電流の積ｕＮ＊ｉＮをめるのに用いられる。ここでｕＮは電源供給装 置の電源電圧を、ｉＮは電気エネルギーの使用者により消費された電流を示す。

電流ｉＮは電流により発生した磁場ＨＮに比例するので、ホール素子により磁場 ＨＮをめる時にはホール素子により間接的に電流ｉＮを測定する。ｉをホール素 子に供給される電流を表すものとすると、ホール素子の出力電圧ＶＨはｉ＊ＨＮ の積に比例するので、ホール素子の供給電流ｉが抵抗を用いることによって電源 電圧ｕＮに比例することが保証°　される場合には、ホール素子により電圧と電 流の積ｕＮ・ｉＮも形成することができる。この場合ｕＮおよびｉＮないしｉお よびＨＮは正弦波形であり、正と負の値をもつので、ホール素子は２乗掛算器と して動作しなければならない。

請求の範囲第１項の前文に記載された集積可能な垂直ホール素子は、文献「垂直 ホール効果素子」アール・ニス・ボポヴイ−／り（Ｒ，Ｓ、　Ｐｏｐｏｖｉｃ　 ）　、　Ｉ　ＥＥＥ　ｘレフトロン・デバイス・レターズ、第ＥＤＬ〜５巻、８ ９号、１９８４年９月、第３５７〜３５８頁に記載されている。集積可能な垂直 ホール素子とは、集積ホール素子の表面に平行に作用する磁場ＨＮを測定するホ ール素子のことである。

請求の範囲第１項の前文に記載した集積可能な水平ホール素子は米国特許第４２ ５３１０７号から知られている。集積可能な水平ホール素子とは集積ホール素子 の表面に垂直に作用する磁場ＨＮを測定するホール素子のことである。

ホール素子の安定性、特に長期的な安定性に関しては、例えば文献「ホール効果 素子とその全自動磁気測定装置におけル使用」、エム吻ダブリュー・プール（Ｍ 、　Ｗ、Ｐｏｏｌｅ　）及びアー／Ｌ／−ピー・ウォーカー（Ｒ，Ｐ、　Ｗａｌ ｋｅｒ　）　Ｉ　ＥＥＥ　トランザクッション・オン・マグネティクス、＠ＭＡ Ｇ−１７巻、第５号、１９８１年９月、第２１３２頁にわずか記載されているだ けであり、原理的なものしか知られていない。

本発明の課題は、同時に集積可能なホール素子並びに集積可能なトランジスタを 作る技術を用いて、集積可能なホール素子を長期間安定させることである。

本発明によれば、この課題は請求の範囲第１項の特徴部分に記載された特徴によ り解決される。

従属請求項の特徴部分によって解決される他の課題は、集積可能なホール素子を 温度に関し安定化させ、一定の供給電流ｉが与えられた場合、特性ＶＨ＝ｆ（Ｂ ）を線形化させることである。ここでＶＨはホール素子の出力電圧を、またＢ＝ μＨＮは測定すべき磁場ＨＮの磁束密度を示す。

本発明の実施例が図面に図示されており、以下に詳細に説明する。

第１図はＣＭＯ３技術を用いた集積可能な安定な垂直ホール素子の平面図、第２ 図は第１図に図示したホール素子の垂置所面図、第３図は変形ＣＭＯＳ技術によ る集積可能な安定な垂直ホール素子の平面図、第４図は第３図並びに第５図に図 示したホール素子の垂直断面図、第５図は変形０ＭＯ５技術による「サンドイッ チ」構造を有する集積可能な安定な垂直ホール素子の水平断面図、第６図は変形 Ｂ１ＭＯＳ技術による集積可能な安定な垂直ホール素子の第１の実施例を示す平 面図、第７図は第６図に図示したホール素子の垂直断面図、第８図は変形ＢｉＭ Ｏ５技術による集積可能な安定な垂直ホール素子の第２の実施例を示す平面図、 第９図は第８図に図示したホール素子の垂直断面図、第１Ｏ図は変形ＢｉＭＯ５ 技術によるバイポーラ−トランジスタの平面図、第１１図は第１０図に図示した バイポーラ−トランジスタの垂直断面図、第１２図はＢｉＭＯ５技術による集積 可能な安定な水平ホール素子の平面図、第１３図は第１２図に図示したホール素 子の垂直断面図、第１４図は変形ＢｉＭＯ５技術による集積可能な安定な水平ホ ール素子の平面図、第１５図は第１４図に図示したホール素子の垂直断面図、第 １６図は５個の端子を有する集積可能な垂直ホール素子の端子回路図、第１７図 はホール素子を有する装置のブロック回路図、第１８図は供給電流ｉが与えられ た場合の測定された磁束密度Ｂを関数とするホール素子の出力電圧特性ｖＨ＝ｆ （Ｂ）の特性図、第１９図は同対型の非線形特性ε（Ｂ）を示す特性図、第２０ 図は非同対型の非線形特性＠（Ｂ）を示す特性図、第２１図は第１１ｉ！Ｊ及び 第２図に図示したホール素子の改良例を示す平面図、第２２図は第２１図に図示 したホール素子の垂直断面図、第２３図は第３図及び第４図に図示したホール素 子の改良例を示す平面図、第２４図は第２３図に属するホール素子の垂直断面図 、第２５図は第２１図から第２４図に図示したホール素子の回路を示す等価回路 図であ各図において同一の参照符号は同一部分を示すものとする０図示されたホ ール素子はすべて表面回路素子、即ち半導体材料の表面あるいはその直下に位置 する。

第１図〜第１５図に図示されたホール素子ないしトランジスタは、シリコンある いはガリウムひ素（ＧａＡｓ）の材料から作られ、通常これらの２つの材料のう ちの１つの材料の層から構成される。これらの層は導電型材料Ｐあるいは逆の導 電型材料Ｎから作られる。符号ＮおよびＰは対応するＮないしＰの材料が不純物 原子と濃くドーピングされること、すなわち少なくともｃｍ”につきほぼ１０２ °のイオン濃度を有することを意味し、逆に頴並びにＰ−は対応するＮないしＰ の材料が不純物原子と薄くドーピングされることを意味する。

第１図〜第１５図に図示したホール素子ないしトランジスタの能動領域は、Ｐ材 料でもＮ材料でも作ることができ、供給電圧ないし供給電流の極性を正しく選べ ば、その機能に何ら影響を与えないようにすることができる０図では簡単のため にホール素子は常にＮ材料で作られるものとして図示されているが、これは本発 明に何ら制限を加えるものではない。

また、第１図〜第１５図には簡単のためにホール素子の電気端子ＣＩ、Ｃ２，Ｃ ’２．Ｃ”２．Ｓｌ、Ｓ２．Ｒ。

ＳＵＢないしトランジスタのＢ、Ｅ、Ｃは線として図示されているが、通常これ らは集積ホール素子ないし関連する集積・回路の表面に導体路として形成される 金属化された形状を有するものである。

第１２図〜第１５図に図示した全てのホール素子は、２つの電流端子ＣＩ、Ｃ２ 並びに２つのセンサ端子Ｓｌ、Ｓ２を有する。また、第１図〜第９図に図示した ホール素子は、３つの電流端子ＣＩ　、　Ｃ’　２　、　Ｃ”　２並びに２つの センサ端子Ｓｌ、Ｓ２を有し、この場合ホール素子には第１６図に図示したよう な５個の電流ないしセンサ端子接点ＣＩ、Ｃ’２゜Ｃ”　２　、　Ｓ　１　、　 Ｓ　２が外部に接続される。第１７図には簡単のために４つの電流ないしセンサ 端子ＣＩ、Ｃ２，Ｓｌ。

Ｓ２を有するホール素子が図示されているが、これは「４端子の変形例」に何ら 限定を加えるものではない。

各側において、例えば両センサ端子Ｓｌ、３２の一方はアースに接続され、他の センサ端子Ｓ２．Ｓｌがホール素子の出力端子となっている。図では第１のセン サ端子Ｓｌがホール素子の出力端子を、また第２のセンサ端子Ｓ２がアースに接 続されている。

ホール素子の電気端子ＣＩ、Ｃ２ないしＣ’　２　、　Ｃ”２、Ｓｌ、Ｓ２はそ れぞれ端子接点１，２，３，４．５を有する。

第１図から第９図において５個の端子接点１，２，３゜４．５が垂直ホール素子 の表面に配置される。端子接点１〜５は全てほぼ直線上に配置され、第１の電流 端子接点１が中央に、また両センサ端子接点４，５並びに他の電流端子接点２． ３は、第１の電流端子接点１とそれぞれ対称にほぼ直線上に配置される。その場 合、各センサ端子接点４．５は、それぞれ第１の電流端子接点ｌと他の両電流端 子接点２，３の間に配置される。

第１２図から第１５図には、垂直ホール素子の３つの電流端子Ｃ１，Ｃ”２．Ｃ ″２の代わりに、２つの電流端子Ｃ１，Ｃ２のみを設けた水平ホール素子が図示 されている。

この場合、両センサ端子接点Ｓｔ、５２並びに両電流端子Ｃ１，Ｃ２が互いに十 字となるように配置されている。すなわち、センサ端子ＳＬ、Ｓ２に属する両端 子接点４．５の中心点を結ぶ接ａ線と、電流端子Ｃ１，Ｃ２に属する端子接点１ ．２の中心点を結ぶ接続線は互いにほぼ垂直になっている（第１２図及び第１４ 図参照）。

全ての場合、端子接点１〜５ないし１，２，４．５は全て同じ大きさであり、例 えばエツジが丸められた同じ矩形形状を有している。ホール素子の表面に配置さ れた５個ないし４個の端子接点１〜５ないし１，２，４．５の下方部にそれぞれ ホール素子の基板６、能動領域７が配置される。すなわち、集積可能なホール素 子はホール素子の表面に配置される２つのセンサ端子接点４，５並びに、少なく とも２つの電流端子接点１．２を有するホール素子の全ての端子接点１〜５並び に能動領域７は、ホール素子が作られる基本材料と同じ導電型材料から作られる 。さらに端子接点１〜５は不純物原子と濃くドーピングされる。ホール素子はＮ 材料から作られているので、全ての電流並びに端子接点１〜５はＮ材料から、ま たホール素子の能動領域７はＮないしはＮ−材料から構成される。

ホール素子の能動領域７の側方がリング８によりとり囲まれる。このリングはそ れぞれリング端子Ｒを有する。全ての場合、リング８はホール素子の能動領域７ 、並びにセンサ、電流端子接点１〜５と逆の導電型材料からなり、本実施例では Ｐ材料から構成される。

第１図及び第２図はＣＭＯ３技術を用いて作られた垂直ホール素子の平面図及び 垂直断面図を示す、端子接点１〜５は基板６の表面に配置される。端子接点１〜 ５並びに基板６は同じ材料、例えばＮ材料から作られる。基板６の５個の端子接 点１〜５の下方部にホール素子の能動領域７が配置される。基板６内部で能動領 域７は基板６の表面に配置され、かつ端子接点１〜５の深さよりも深い、例えば 矩形状のリング８によりその側方が取り囲まれる。リング８はすでに述べたよう に基板６と逆の導電型材料からなり、例えばＰ材料から作られる。基板６の表面 には５ｉ０２材料からなる酸化層９が設けられ、この酸化層は部分的に電気導体 、例えばアルミニウムやポリシリコンからなるゲート層ｌＯで被覆される。

リング８はリング端子Ｒを有し、ゲート層ｌＯはゲート端子Ｇを有する。

端子ＣＩ、Ｃ’２．Ｃ”２．Ｓｔ、Ｓ２の通過分を除き、ゲート層１０はホール 素子の能動領域７を完全に上方から覆う、今ゲート端子Ｇに負の電圧が印加され ると、静電作用により基板６の表面で端子接点１〜５の周囲に１図面で＋の符号 で図示されたＰ溝が発生し、その下方部並びに基板６とリング８の遷移面に沿っ て空乏層が発生する。第２図で点線で図示した空乏層は接合層を意味する。すな わち接合層１１は電気的に導体であるゲート層１０のゲート端子Ｇに印加される 電圧によって静電作用を介して形成される空乏層により作られる。その場合、ゲ ート層ｌＯは酸化層９により分離されてホール素子の表面に配置され、ゲート層 １０、従って空乏層もホール素子の能動領域７を上方からほぼ完全に覆うように なる。

第３図及び第４図は、第１図及び第２図に図示した垂直ホール素子と同様な構造 の変形ｃＭｏｓ技術を用いて作られる垂直ホール素子の平面図及び垂直断面図を 示す、この場合、ゲート層１０とそのゲート端子Ｇ並びに酸化層９が欠けている 。基板表面の端子接点１〜５の周囲に層１２が配置される。この層は端子接点ｌ から５の通過分を除き、ホール素子の能動領域７を上方から完全に覆う０層１２ はホール素子の能動領域７と逆の導電型材料、すなわちＰ材料からなっている。

ホール素子の能動領域７と層１２の境界層によって接合層１２，７が形成される 。この接合層は同様にホール素子の能動領域７をほぼ完全に上方から被覆する。

製造を簡単に行なう理由から層１２はリング８の上部も覆うが、これは欠点とは ならない、というのは、層１２並びにリング８は同じ導電型材料Ｐからできてい るからである。それにより、層１２とリング８、並びにそのリング端子Ｒとの電 気的な接触が行なわれる。リング８が設けられない場合には層１２自体にリング 端子Ｒを設けるようにする。

変形ＣＭＯＳ技術を用いた第５図の垂直ホール素子は、第３図及び第４図に図示 した垂直ホール素子の改良例である。

第４図は、第５図の第２の図面ともなっている。第５図は層１２の直下に延びる ホール素子の表面に沿ったホール素子の断面を示している（第４図参照）。

第５図及び第４図は「サンドイッチ」構造で作られる垂直ホール素子の水平及び 垂直断面図を示す、第５図に図示されたホール素子は、第３図に図示されたもの と次の点で、すなわちホール素子の全ての電流およびセンサ端子接点１〜５が同 じ方向に長くなっており、リング８が電流及びセンサ端子接点１〜５の長手方向 に垂直に延びる中間部１３．１４によって、互いに隣接した小リングＩ、ＩＩ、 ｍに細分されるところが異なる。これらの小リングは、全て電流並びにセンサ端 子接点１〜５の長手方向に垂直に、はぼ等しい幅を有し、またこの長手方向に相 互にずれることなく互いに重ねられて配置されている。隣接する２つの小リング はそれぞれ共通の中間部１３ないし１４を有する。従ってｍ個の中間部を設ける と（ｍ＋１）個の小リングが形成されるｍ＝１の場合、２つの小リングからなる 矩形状の８の字形が形成される。小リングの数（ｍ＋１）は任意の値に設定する ことができる。第５図では３つの小リング（Ｉ、ＩＩ、ＩＩＩ）が設けられてい る。

このようにして第５図では上から下方部へ電流並びにセンサ端子接点１〜５の領 域でＰ層とＮ層が交互になっているので、ホール素子の「サントイ７チ」構造が 得られる。全ての電流並びにセンサ端子接点１〜５を十分長くし、小リングによ って取り囲まれる全てのＮ層を橋渡しするようにしなくてはならない、第５図で は、このＮ層の厚さがｔｌ、ｔ２゜ｔ３で図示されている。ただし、これらの厚 さは互いにほぼ等しいものである。この全てのＮ層は電気的に並列に接続される 。この「サンドイッチ」構造により、リング端子Ｒに印加される電圧に関係した 能動領域７の厚さの感度は、中間部が設けられないリング８を有するホール素子 を用いた場合よりもｍ倍だけ大きなものとなるという利点が得られる。

第６図及び第７図は、変形ＢｉＭＯ３技術を用いて作られた垂直ホール素子の第 １の変形例を示す平面図及び垂直断面図である。このホール素゛子は第３図及び 第４図に図示されたホール素子と同様に構成されているが、重要な違いはリング ８が未来のリング８と同じ材料Ｐからなる下部プレート１５を有するところであ る。

このリング８と下部プレー）１５の組み合わせによって、能動領域７は側部から だけではなく、下方部からも取り囲まれる。さらにホール素子の下部プレー）１ ５と能動領域７の境界面に基板６と同じ導電型材料Ｎからなる、不純物原子と濃 くドーピングされた材料の埋め込み層１６が形成される。

基板６は、基板６内のホール素子の表面に組み込まれ、かつ外部端子ＳＵＢと接 続される不純物原子と濃くドーピングされた材料からなる端子接点１７を有する 。この端子接点１７は基板６と同じ導電型材料Ｎからなる。

第８図及び第９図は変形ＢｉＭＯ３技術を用いて作られた垂直ホール素子の第２ の変形例を示す平面図及び垂直断面図である。このホール素子は第６図及び第７ 図に図示したホール素子と同様に構成されているが、リング８に属する下部プレ ート１５が同時にホール素子の機械的な担体となっており、基板６と置きかわっ ているところと、また両外部電流端子接点２，３が深く延長され、埋め込み層１ ６と接触しているところが異なる。また基板６とそれに属する端子接点１７が除 かれている６図示を簡単にするために、リング８は第７図に図示されたものと異 なり、第９図では矩形状の断面として図示されているが、これは機能に何ら影響 を与えるものではない。またリング８は不純物原子で儂〈ドーピングされる。

第１０図及び第１１図は変形ＢｉＭＯ５技術を用いて作られるバイポーラトラン ジスタの平面図及び垂直断面図である。その構造は、基板６、リング８、下部プ レー）１５．埋め込み層１６並びに端子接点１７に関しては、第６図及び第７図 に図示したホール素子と同様な構造である。バイポーラトランジスタでは５個で はなく３個の端子、すなわちコレクタ一端子Ｃ、エミッタ一端子Ｅ及びベース端 子Ｂが設けられる。ベース端子Ｂは基板６と逆の導電型材料、すなわちＰ材料か らなるベース層１８と接続されている。コレクタ一端子Ｃ、エミッタ一端子Ｅに はぞれぞれ不純物原子と濃くドーピングされた材料からなる端子接点１９．２０ が設けられる。

端子接点１９は基板６の表面に、また端子接点２ｏはベース層１８の表面に配置 される。両端子接点１９．２０は基板６と同じ導電型材料、すなわちＮ材料から なる。リング８は端子接点１９並びにベース層１８の側部を第７図で端子接点１ 〜５を取り囲むのと同じように取り囲む、Ｐ＃Ｎからなる層１２はここでは設け られていない、第６図と第７図、並びに＠ｌＯ図と第１１図を比較してみると、 各回路素子は同様に構成されているので、両回路素子を同じ技術を用いて単一の 集積回路に組み込み、第１７図に図示した回路を実現することができる。

５個の電流ないしセンサ端子ＣＩ、Ｃ’２．Ｃ＃２．Ｓ１、Ｓ２を有する、第１ 図から第９図に図示されたホール素子は、すでに述べたように、外部的に第１６ 図に図示したように接続される。測定すべき磁場ＨＮは、ホール素子を有する集 積回路の表面に平行に作用する。供給電圧Ｖ。。。

ＶＳＳの一方の極■。０は、電流発生器２１を介してホール素子２２の中央の電 流端子Ｃ１と接続され、また他方の極ＶＳＳは抵抗Ｒ１ないしＲ２を介してホー ル素子２２の他の電流端子Ｃ”２ないしＣ″２と接続される（第１６図参照）。

電流発生器２１により供給されたホール素子２２の供給電流ｉは、ホール素子２ ２内で局にされ、それぞれ電流ｉ　／　２として両抵抗Ｒ１ないしＲ２を経て、 ホール素子２２から流れ出る。

第１２図及び第１３図はＢｉＭＯ３技術を用いて作られる水平ホール素子の平面 図及び垂直断面図である。このホール素子は端子接点１，２，４．５が十字形に 配置されるのを除き、第１図及び８２図に図示した垂直ホール素子と同様に構成 されるが、リング８と同じ導電型材料、すなわちＰ材料からなる下部プレート１ ５を有するところが異なる。下部プレート１５が存在することにより、空乏層１ １はホール素子の能動領域７を側方並びに上部からだけでなく、下方部からも取 り囲む。第１３図では、下部プレート１５は全体のホール素子の機械的な担体と して機能するように設けられている。

第１４図及び第１５図は変形ＢｉＭＯ５技術を用いて作られる水平ホール素子の 平面図及び垂直断面図であり、このホール素子は端子接点１，２，４．５が十字 形に配置されるのを除き、第６図及び第７図に図示した垂直ホール素子と同様の 構成であるが、水平ホール素子の場合には埋め込み層１６が欠けている。第１４ 図及び第１５図から明らかなように、ここに図示されたホール素子において、セ ンサ端子Ｓｌ、Ｓ２を有する両端子接点４．５が除去されると、そのホール素子 と同一技術で作られる電界効果トランジスタが形成される。従って電界効果トラ ンジスタ、例えば第１７図に図示された電界効果トランジスタ３２並びにホール 素子は、同一の技術を用いて単一の集積回路に組み込むことができる。

第１７図に図示した装置は、ホール素子２２、電流発生器２１の他に、さらに制 御回路２４，２５，２６．２７を有する。第１７図ではホール素子２２は第１２ 図から第１５図に図示したホール素子であり、リング端子Ｒの他に４つの電流端 子ないしセンサ端子ＣＩ、Ｃ２，Ｓｌ、Ｓ２を有する。この場合、両電流端子Ｃ Ｉ、Ｃ２は電流発生器２１のそれぞれの極と接続される。これに対し、第１７図 に用いられるホール素子２２が第１図〜第９図に図示されたホール素子２２で、 リング端子Ｈの他に、さらに５つの電流端子ないしセンサ端子Ｃ１、Ｃ’２．Ｃ ”　２．Ｓｌ　、Ｓ２を持つものである場合には、すでに述べたように、第１６ 図に図示したホール素子の回路を利用する０両例において、両センサ端子の一方 、例えば第２のセンサ端子Ｓ２はアースに接続され、また他方のセンサ端子Ｓｌ がホール素子２２の出力端子Ｓ１となる。

ゲート層１０を有するゲート端子Ｇは、第１図及び第２図、あるいは第１２図及 び第１３図で図示したホール素子を用いた場合のみ設けられる。この場合、ゲー ト端子Ｇには所定の電圧が印加される。全ての場合、すなわち第１図〜第９図、 あるいは第１２図〜第１５図に図示したホール素子を用いる場合には、リング端 子Ｒがホール素子２２の制御入力端子Ｍとなる。全ての場合において、接合層１ １，１２．７は少なくともホール素子２２の能動領域７と表面間に配置され、す でに述べたように、ホール素子２２の能動領域７を可能なかぎり上方から覆う。

接合層１１，１２．７はホール素子２２の能動領域７を絶縁し完全に保護するの で、ホール素子２２の能動領域７と直接接触する酸化シリコンからなる絶縁層は よけいなものとなる。醇化シリコンからなるこのような絶縁層に常に含まれる可 変数の電荷担体は、この場合存在しなくなり、従ってホール素子２２の長期間の 安全性に積極的な寄与をする。第１図、第２図、第１２図、第１３図に図示され た５ｉ０２からなる酸化層９は、２次的な機能しか持たず、ホール素子２２の能 動領域７と直接接触するのではなく、接合層１１によってこの能動領域７から分 離される。接合層１１，１２．７の保護的な作用は、ホール素子の能動領域７を できるだけ全ての方向から完全に取り囲むようにすればするほどそれだけ大きく なり、さらにその深さに関係している。この深さは外乱、例えば可変な温度の影 響があった場合でも、常に一定になるようにしなくてはならない、これを達成す るために。

ホール素子２２は第１７図に図示されたように接合層１１゜１２．７の深さを一 定の値に制御する制御回路２４　、２５　。

２６．２７に接続される。

第１７図において、ホール素子２２の出力端子Ｓｔが制御回路２４，２５，２６ ．２７を介してホール素子２２の制御入力端子Ｍに接続される。制御回路２４， ２５，２６．２７は少なくとも実際値形成器２４、目標値発生器２５．目標値と 実際値の差形成器２６．２７から構成される。ホール素子２２の出力端子Ｓ１は 、実際値形成器２４を介して目標値と実際値の差形成器２６．２７の一方の入力 端子Ｅｌに接続され、また目標値発生器２５の出力は、その第２の入力端子Ｅ２ に直接接続される。目標値と実際値の差形成器２６゜２７の出力は、ホール素子 ２２の制御入力端子Ｍに入力され形成器であり、例えばその出力電圧が常に入力 電圧の絶対値に等しい整流器である。

８１７図では絶対値形成器、従って実際値形成器２４は少なくとも制御装Ｍ２８ によって制御される切り換えスイッチ２９と１反転増幅器３０から構成される。

第１７図において実際値形成器２４は、さらに減結合させるために、任意に設け られる電圧フォロアー３１番有する。実際値形成器２４の入力は、切り換えスイ ッチ２９のそれぞれの位置に応じて直接、あるいは電圧フォロアー３１を介して 反転増幅器３０の入力端子、あるいは出力端子と接続される９反転増幅器３０の 出力は実際値形成器２４の出力となっており、目標値と実際値の差形成器２６． ２７の第１の入力端子Ｅｌに入力される。さらに実際値形成器２４の入力端子は 、直接あるいは電圧フォロアー３１を介して制御装置２８の入力端子と接続され ており、制御装置２８の出力端子は切り換えスイッチ２９の制御入力端子に入力 される。制御装置２８は、例えばコンパレータから成り、実際値形成器２４の入 力電圧の極性。

従ってホール素子２２の出力電圧ＶＨの極性を検出する。この出力電圧ＶＨの極 性に従い、切り換えスイッチ２９は反転増幅器３０をバイパスさせるか駆動させ る。すなわち、ホール素子２２の出力電圧ＶＨが正の時には符号を反転すること なく直接、また負の時には反転増幅器３０によりその符号を反転させて、それぞ れ目標値と実際値の差形成器２６．２７の入力端子Ｅｌに入力させる。

目標値発生器２５は、例えば前置抵抗器Ｒ′と電界効果トランジスタ３２の（ソ ースドレイン）回路の直列回路から構成され、その共通の極が目標値発生器２５ の出力となっており、従って目標値、実際値の差形成器２６．２７の第２の入力 端子Ｅ２と接続される。前置増幅器Ｒ′の他の極には第１の基準電圧ＶＲｅｆ　 １がまた電界効果トランジスタ３２の「ゲート」端子には第２の基準電圧ＶＲｅ ｆ　２が、また電界効果トランジスタ３２の（ソースドレイン）回路の他方の端 子には第３の基準電圧ＶＲｅｆ　３がそれぞれ入力される。

目標値と実際値の差形成器２６．２７は、例えばよく知られているように演算増 幅器３３よりなる差動増幅器２６から構成される。この場合、演算増幅器３３の 反転入力端子は、第１の入力抵抗Ｒ３を介して第１の入力端子Ｅｌと、また第２ の抵抗Ｒ４を介して第２の入力端子Ｅ２と、またフィードバック抵抗Ｒ５を介し て差動増幅器２６の出力端子Ｆとそれぞれ接続されている。出力端子Ｆは同時に 演算増幅器３３の出力端子となっている。演算増幅器３３の非反転入力端子は差 動増幅器２６の第３の入力端子Ｅ３を介して第４の基準電圧ＶＲｅｆ　４と接続 されている。差動増幅器２６は、例えば反転増幅器として接続されている。この 場合、さらにもう１つの増幅器２７がカスケードに接続されており、例えば差動 増幅器２６によって起された反転を元に戻すようにしている。

両増幅器２７．３０は例えばそれぞれ利得比−１を有し、それぞれ同様によく知 られているように演算増幅器から構成される。

電界効果トランジスタ３２は、感温素子として機能し、その飽和（ピンチオフ） 電流は電界効果トランジスタ３２．並びにホール素子２２の周囲温度の２乗に逆 比例する。というのは、これらの両回路素子はこれらが集積回路に組み込まれて いるので、空間的に極めて近くに隣接して配置されるからである。このことは重 要なことであり、ホール素子２２並びに電界効果トランジスタ３２のようなトラ ンジスタも同じ技術を用いて同じ半導体結晶中に集積可能であることを示すもの である。制御回路２４，２５，２６．２７は実際値として得られるホール素子２ ２の出力電圧を、目標値発生器２５から得られる目標値と比較し、その目標値と 実際値の差を増幅してホール素子２２の制御入力端子Ｍに戻すことにより、接合 層１１，１２．７の厚さを制御する。電界効果トランジスタ３２は温度に感度を 有する素子であるので、またその目標値も温度に依存している。これによって制 御回路２４゜２５．２６．２７は、この場合接合層１１，１２．７の厚さを所定 の値に制御することができ、それによってホール素子２２の磁場の感度を温度に 無関係にさせることが可能になる。ホール素子２２自体が十分温度に安定性があ る場合には、電界効果トランジスタ３２はよけいなものとなり、省略することが できる。

切り換えスイッチ２９は、第１７図ではリレー接点として図示されているが１通 常、例えば０ＭＯ５技術を用いて作られる制御可能な半導体スイッチである。

さらに、第１７図に図示した回路は、与えられた供給電流ｉでホール素子ｌの特 性ＶＨ＝ｆ（Ｂ）を線形化させることができるという利点をも持っている。すな わち、同封の非線形特性並びに非同対の非線形特性を除去することができる。

非線形性の定義は、所定の供給電流ｉに対して描かれた非線形特性ＶＨ＝ｆ（Ｂ ）を示した第１８図から明らかである。

線形化された特性が、第１８図で点線で図示されている。磁束密度Ｂが所定の値 Ｂ＝Ｂｌとなると、ホール素子ＶＨの非線形特性は縦座標がＶＨ（Ｂｌ）である 動作点Ｘを有し、−びに線形特性の傾斜を示す。Ｂ＝Ｂ１の値での非線形特性ε （Ｂｌ）は、両動作点Ｙ、ｘの縦座標での差として、すなわち として定義される。

ε（Ｂ　１）　＝　ｅ　（−８１）の時は、同対型の非線形特性となり（第１９ 図参照）、またε（Ｂｌ）＝−ｅ　（−Ｂｌ）の時は非同対型の非線形特性とな る（第２０図参照）、第１８図に図示した非線形特性は非同対型のものである。

与えられたホール素子２２の非線形特性が同対型か、あるいは非同対型かを知る ために、ホール素子２２を第１７図に図示した回路に組み込む前に、測定によっ て調べなければならない、以下の説明は、ホール素子２２の出力電圧ＶＨの正の 値は磁束密度Ｂの負の値に対応する（第１８図参照）との前提にたって行なわれ ている。

同対型のホール素子の場合には１通常第１９図で実線で示したように、磁束密度 Ｂの関数として非線形特性ε（Ｂ）は常に正であるか、また第１９図で点線で図 示したように、常に負である。

一方、非同対型のホール素子の場合には１通常磁束密度Ｂを関数とする非線形特 性ε（Ｂ）は、第２０図で実線で示したように、Ｂの値が正の時に・は正となり 、また負の時には負の値となるか、あるいは逆に第２０図で点線で示したように 、Ｂの値が正である時には負となり、またＢが負の値である時には正となる。

ホール素子２２が理想的に同対型の場合には、差動増幅器２６の第４の入力端子 Ｅ４は用いられない、すなわち、第１７図に点線で図示した必要に応じて設けら れる電圧フォロアー３１の出力端子と、差動増幅器２６の第４の入力端子８４間 の接続は取り除かれ、ホール素子２２の出力電圧ＶＨの絶対値のみが、実際値形 成器２４を介して差動増幅器２６の第１の入力端子Ｅ１に達する。

この場合、ホール素子２２が第１９図に実線で図示したのと同様な特性であり、 また電圧フォロアー３１が正の利得比プラス１を有するとの前提のもとに、増幅 器２７は反転増幅器でなければならないので、カスケード回路２４，２６゜２７ によって電圧の反転は起されない、それに対し、ホール素子２２が第１９図で点 線で図示したような特性を持つものとすると、増幅器２７は同じ仮定のちとに非 反転増幅器でなければならないので、カスケード回路２４，２６．２７より電圧 の反転が行なわれる。ホール素子２２が理想的に非同対型の場合には、制御装置 ２８、切り換えスイッチ２９、反転増幅器３０を省略することができる。すなわ ち、ホール素子２２の出力電圧ＶＨの絶対値は形成されず、出力電圧ＶＨは電圧 フォロアー３１．並びに必要に応じて設けられる第１７図で点線で図示した接続 線を介して差動増幅器２６の第４の入力端子Ｅ４に入力される。この場合、第４ の入力端子Ｅ４は第３の入力抵抗Ｒ６を介して、演算増幅器３３の反転入力端子 に接続される。

この場合、ホール素子２２は第２０図に実線で図示されたのと同様な特性であり 、また電圧フォロアー３１が正の利得比プラス１を有しているものとすると、増 幅器２７は反転増幅器でなければならないので、カスケード回路３１，２６゜２ ７によって電圧反転は起されない、これに対し、ホール素子２２が第２０図で点 線で図示したような特性を持っているものとすると、増幅器２７は同じ条件のも とて非反転増幅器でなければならないので、カスケード回路３１，２６．２７に よって電圧反転が行なわれる。

第１９図及び第２０図に図示した特性は理想的な特性であるが、実際にはこれら の特性はε（Ｅ）軸ないし０点に対称に配置されていない、すなわち、通常は同 対性と非同対性が、混合して存在する。この場合、ホール素子２２の出力電圧Ｖ Ｈが実際値形成器２４を介して、第１の入力端子Ｅｌに、また電圧フォロアー３ １を介して第４の入力端子Ｅ４に入力されなければならない。同封の非線形特性 と非同対の非線形特性の非対称性は必ずしも同じ大きさでないので、入力抵抗Ｒ ３，Ｒ６を異なる値に選ぶことにより、異なって補正することができる。このよ うにして差動増幅器２６の第１と第４の入力端子Ｅｌ、Ｅ４は、それぞれ２つの 実際値入力端子の１つを形成する。第４の入力端子Ｅ４には、常にホール素子２ ２の出力電圧ＶＨがその実際の符号で現れ、一方差動増幅器２６の第１の入力端 子Ｅｌは、これらの出力電圧の絶対値が常に存在する。差動増幅器２６の再入力 端子Ｅｌ。

Ｅ４に印加される両電圧の合計は、制御回路２４　、２５　。

２６．２７の実際値を形成する。

要約すると、第１７図に図示した回路の動作は以下の如くである。基準電圧ＶＲ ｅｆ　１　、　ＶＲｅｆ　２　、　ＶＲｅｆ　３　、　ＶＲｅｆ　４は増幅器２ ７が反転型の場合には増幅器２７の入力に正の目標値が発生するように、逆に増 幅器２７が非反転型の場合には負の目標値が発生するように選ばれているので、 いずれの場合もホール素子２２の制御入力端子Ｍには負の基本電圧が目標値とし て発生する。ホール素子２２によって測定される磁場が、例えば正弦波の交流磁 場であると、ホール素子２２の出力電圧ＶＨも正弦波の交流電圧となる。理想的 な非同対の非線形特性を有するホール素子２２の場合、この正弦波形の交流電圧 ＶＨは変化なしで差動増幅器２６の第４の入力端子Ｅ４に実際値として供給され 、続いて増幅器２７の利得比が正あるいは負であるかに従い、反転して、あるい は反転なしで、一定の目標値に重畳され、ホール素子２２の制御入力端子Ｍに印 加される負の電圧はいずれにしても正しい方向に負になる。この場合、制御入力 端子Ｍの全電圧はいずれにしても負でなければならない。

理想的な同対型の非線形特性を有するホール素子２２の場合にも、同じことがあ てはまるが、この場合はホール素子２２の出力電圧ＶＨの負の半波は切り換えス イッチ２９並びに反転増幅器３０により整流され、整流された出力電圧ＶＨが実 際値として差動増幅器２６の第１の入力端子Ｅｌに入力される。反転増幅器３０ の利得比が−１に等しい場合には。

整流された負の半波は正の半波と等しい大きさになり、また場合によっては大き さが異なるようになる。非対称な非線形特性を有するホール素子２２の場合、す なわち同封の非線形特性と非同対の非線形特性が組み合わさって存在する時には 、上述した両実際値の組み合わせとならなければならず、不変化の出力電圧ＶＨ は入力端子Ｅ４に、また整流された出力電圧ＶＨは同時に入力端子Ｅ１に入力さ れなければならない、この場合、重みをつけた出力電圧ＶＨと重みをつけた整流 された出力電圧ＶＨの合計が、全体の実際値となる。入力抵抗Ｒ６，Ｒ３の値が それぞれ重み係数を形成する。

磁場が与えられた場合、ホール素子２２の感度、従って出力電圧ＶＨが接合層の 厚さにほぼ逆比例し、この厚さが制御入力端子Ｍに入力される電圧に比例するの で、ホール素子２２の制御入力端子Ｍに入力される電圧を、正しい方向に制御技 術的に変化させれば、出方電圧ＶＨの非線形特性を補正することができる。

第２１図はほぼ第１図に、また第２２図はほぼ第２図に対応するが、唯−異なる ところでは第２１図及び第２２図では電気導体のゲート層１０は互いに隣接して 配置されかつ互いに分離された平行な３つのゲート層１０ａ、１０ｂ、１０ｃに より置き換えられていることである。中央のゲート層１０ｂは、端子接点１，４ ．５が含まれる能動領域７のところを完全に上方から覆い、ゲート端子Ｇを有す る。また図面で左側のゲート層１０ａは、端子接点２が含まれる能動領域７の部 分を上方から完全に覆い、ゲート端子ＯＬが設けられる。また、図面で右に図示 したゲート層１０ｃは、端子接点３が含まれる能動領域７の部分を上方から完全 に覆い、ゲート端子ＯＲが設けられる。

第２３図はほぼ第３図に、また第２４図はほぼ第４図に対応するが、外部の両電 流端子接点２．３が矩形でリング状であり、それぞれゲート端子ＯＬないしＯＲ の接点領域２ａないし３ａの側方から包囲するところが異なる。この場合。

ゲート端子ＯＬ　、ＯＲの接点領域２ａ、３ａが不純物で濃くドーピングされ、 端子接点２，３と逆の導電型材料ＥＰから構成され、例えば端子接点２，３がＮ 材料からなると、Ｐ材料から構成される。

第２１図、第２２図ないし第２３図、第２４図に図示されたホール素子は、第１ ６図のホール素子２２と同様に外部的に接続されるが、ホール素子のＯ電圧（オ フセット電圧）を補償するために、さらに２つのゲート端子ＯＬ　、ＯＲが設け られる。第２５図に図示したホール素子の等価回路図は、４つの抵抗Ｒ７，Ｒ８ ，Ｒ９，ＲＩＯ並びにゲート端子がそれぞれホール素子のゲート端子ＯＬ　、Ｏ Ｒである２つの電界効果トランジスタ３４．３５から構成される。抵抗Ｒ７、電 界効果トランジスタ３４のソースドレイン回路、抵抗Ｒ９が図示した順序で直列 に接続され、同様に抵抗Ｒ８、電界効果トランジスタ３５のソースドレイン回路 、抵抗ＲＩＯがそのように接続される。抵抗Ｒ７，抵抗Ｒ８の両自由端部は互い に接続され、第１６図と同様に外部の電流発生器２１から電流ｉが供給されるホ ール素子の端子接点１を形成する。抵抗Ｒ９の自由端子は端子接点２を、また抵 抗ＲＩＯの自由端子はホール素子の端子接点３を形成する。両端子接点２，３は 第１６図と同様にそれぞれ抵抗Ｒ１，Ｒ２を介して外部の供給電圧Ｖ　、Ｖ、の 極ｖｓｓ　と接続され、−万雷流発生Ｄ 器２１の他方の極はその供給電圧極■。Ｄに導かれる。抵抗Ｒ７と電界効果トラ ンジスタ３４の共通端子は、第１のセンサ端子Ｓｌを、また抵抗Ｒ８と電界効果 トランジスタ３５の共通端子はホール素子の第２のセンサ端子Ｓ２を形成する。

この場合、Ｒ１＝Ｒ２でＲ７＝Ｒ８である。ざらにＯ電圧（オフセット電圧）の ない理想的なホール素子では、Ｒ９＝ＲＩＯ，Ｒ１０＝Ｒ７が成立す、る、同様 に電界効果トランジスタ３４．３５の「ソースドレイン」抵抗は１両ゲート端子 ＯＬ、ＯＲに同じ電圧が印加されると、等しい値となり。

ＲＴで図示されている。

０電圧（オフセット電圧）が存在する理想的でないホール素子の場合には、例え ばＲ９＝ＲＩＯ＋ΔＲとなる。すなわち、測定ブリッジＲ７，３４，Ｒ９，Ｒ１ ，Ｒ２，ＲＩｏ。

３５、Ｒ８は非対称となり、磁場がない場合、ホール素子の出力端子Ｓｌ、Ｓ２ に０と異なる出力電圧が発生する。これは、電界効果トランジスタ３５のゲート 端子ＯＲの電圧を、その「ソースドレイン」回路が抵抗ＲＴ＋ΔＲをとるように することによって補償することができる。それにより、抵抗Ｒ９のΔＲは、電界 効果トランジスタ３５の「ソースドレイン」回路のΔＲにより補償されるので、 測定ブリッジを再び対称的にすることができる。このように、ホール素子の出力 端子Ｓｌ、Ｓ２の電圧は、磁場が無い場合でも補正によりＯとなる。すなわち、 ホール素子の０電圧はホール素子のゲート端子ＯＲ，ＯＬに印加される電圧によ り補償することができる。

Ｆｉｇ、、３ Ｆｉｇ、５ Ｆｉｇ、６ Ｆｉｇ、９ Ｆｉｇ、’ｉ。

Ｆｉｇ、’ｉ４ Ｆｉｇ、２３ 国際調査報告

Claims (1)

1. 【特許請求の範囲】 １）ホール素子の表面に配置される二つのセンサ端子接点と、少なくとも二つの 電流端子接点を有する、集積回路に集積可能なホール素子を有する装置において 、少なくともホール素子（２２）の能動領域（７）とホール素子（２２）の表面 間にホール素子（２２）の能動領域（７）を上方から覆う接合層（１１，１２， ７）が配置されることを特徴とする集積回路に集積可能なホール素子を有する装 置。 ２）前記ホール素子（２２）の出力端子（Ｓ１）が制御回路（２４，２５，２６ ，２７）を介してホール素子（２２）の接合層（１１，１２，７）を制御する制 御端子（Ｍ）に接続されることを特徴とする請求の範囲第１項に記載の装置。 ３）前記制御回路（２４，２５，２６，２７）が少なくとも実際値形成器（２４ ）、目標値発生器（２５）及び目標値と実際値の差形成器（２６，２７）とから 構成されることを特徴とする請求の範囲第２項に記載の装置。 ４）前記実際値形成器（２４）が絶対値形成器であることを特徴とする請求の範 囲第３項に記載の装置。 ５）前記実際値形成器（２４）が、少なくとも制御装置（２８）によって制御さ れる切り換えスイッチ（２９）と反転増幅器（３０）から構成されることを特徴 とする請求の範囲第４項に記載の装置。 ８）前記制御装置（２８）がコンパレータから構成されることを特徴とする請求 の範囲第５項に記載の装置。 ７）前記実際値形成器（２４）が整流器から構成されることを特徴とする請求の 範囲第４項に記載の装置。 ８）前記目標値発生器（２５）が前置抵抗（Ｒ′）と電界効果トランジスタ（３ ２）の「ソースドレイン」回路から構成されることを特徴とする請求の範囲第３ 項から第７項までのいずれか１項に記載の装置。 ９）前記目標値と実際値の差形成器（２６，２７）は少なくとも差動増幅器（２ ６）から構成されることを特徴とする請求の範囲第３項から第８項までのいずれ か１項に記載の装置。 １０）前記差動増幅器（２６）は、反転増幅器として接続され、その後段にさら に他の反転増幅器（２７）がカスケード接続されることを特徴とする請求の範囲 第９項に記載の装置。 １１）前記差動増幅器（２６）は、二つの実際値入力端子（Ｅ１，Ｅ４）を有し 、第１の入力端子（Ｅ１）は実際値形成器（２４）の出力端子と、また他の入力 端子（Ｅ４）は実際値形成器の入力端子と接続されることを特徴とする請求の範 囲第９項または第１０項に記載の装置。 １２）前記接合層（１１）は、ゲート端子（Ｇ）を介して電気導体のゲート層（ １０）に印加される電圧によって起される静電作用で発生する空乏層により形成 され、ゲート層（１０）は酸化層（９）により分離されて、ゲート層（１０）並 びに空乏層がホール素子（２２）の能動領域（７）を上方から覆うようにホール 素子（２２）の表面上に配置され、ホール素子（２２）の能動領域（７）を少な くとも側方から取り囲みかつホール素子（２２）の能動領域（７）と逆の導電型 材料からなるリング（８）のリング端子（Ｒ）がホール素子（２２）の制御入力 端子（Ｍ）となることを特徴とする請求の範囲第１項から第１１項までのいずれ か１項に記載の装置。 １３）前記接合層は、ホール素子（２２）の能動領域（７）と、ホール素子（２ ２）の能動領域（７）と逆の導電型材料でこの能動領域を上方から覆うホール素 子（２２）の表面に配置された層（１２）との間の境界層によって形成されるこ とを特徴とする請求の範囲第１項から第１１項までのいずれか１項に記載の装置 。 １４）ホール素子（２２）のすべての電流並びにセンサ端子接点（１〜５）が同 じ方向に長くなっており、リング端子（Ｒ）を設けたリング（８）が設けられ、 このリングはホール素子（２２）の能動領域を少なくとも側方から取り囲んでホ ール素子（２２）の能動領域（７）と逆の導電型材料からなっており、またリン グは電流及びセンサ端子接点（１〜５）の長手方向にほぼ垂直に延びる中間部（ １３，１４）によって小リング（Ｉ，ＩＩ，ＩＩＩ）に細分されており、これら の小リングはすべて電流及びセンサ端子接点（１〜５）の長手方向と垂直方向に ほぼ等しい幅を有しかつこの長手方向に相互にずれることなく互いに重ねて配置 されており、隣接する二つの小リング（Ｉ，ＩＩないしＩＩ，ＩＩＩ）はそれぞ れ共通の中間部（１３ないし１４）を有し、すべての電流及びセンサ端子接点（ １〜５）は小リング（Ｉ，ＩＩ，ＩＩＩ）によって取り囲まれるすべての層を橋 渡しするだけの十分な長さを有することを特徴とする請求の範囲第１３項に記載 の装置。 １５）前記電気導体のゲート層（１０）は隣接して配置され互いに分離した平行 な三つのゲート層（１０ａ，１０ｂ，１０ｃ）により形成されており、中央のゲ ート層（１０ｂ）は、ホール素子の中央の三つの端子接点（１，４，５）を含む 能動領域（７）部分を上方から覆い、また他の両ゲート層（１０ａ，１０ｃ）は それぞれホール素子の他の端子接点（２，３）が含まれる能動領域（７）部分を それぞれ上方から覆い、またすべての三つのゲート層（１０ａ，１０ｂ，１０ｃ ）がそれぞれゲート端子（Ｇ，ＯＬ，ＯＲ）を有することを特徴とする請求の範 囲第１２項に記載の装置。 １６）外方の両端子接点（２，３）は、リング状で、それぞれゲート端子（ＯＬ ，ＯＲ）の接点領域（２ａ，３ａ）を側方から取り囲み、前記ゲート端子（ＯＬ ，ＯＲ）の接点領域（２ａ，３ａ）は濃く不純物原子とドーピングされ外方の両 端子接点（２，３）と逆の導電型材料（Ｐ）からなることを特徴とする請求の範 囲第１３項に記載の装置。 １７）電力計あるいは電気計器において電流の測定あるいは電圧と電流の積を形 成するのに用いるようにしたことを特徴とする請求の範囲第１項から第１６項ま でのいずれか１項に記載の装置。