JPS62502928A - 集積回路に集積可能なホール素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 口　に　ｏ２なホール　る吐 水発明は請求の範囲第１項の前文に記載の集積回路に集積可能なホール素子を有 する装置に関する。

このような装置は、例えば電力計あるいは電気計器などにおいて、電流ｉＮある いは電圧と電流の積ｕＮ＊ｉＮをめるのに用いられる。ここでｕＮは電源供給装 置の電源電圧を、ｉＮは電気エネルギーの使用者により消費された電流を示す、 電流ｉＮは電流により発生した磁場ＨＮに比例するので、ホール素子により磁場 ＨＮをめる時にはホール素子により間接的に電流ｉＮを測定する。ｉをホール素 子に供給される電流を表すものとすると、ホール素子の出力電圧ＶＨはｉ＊ＨＮ の積に比例する゛ので、ホール素子の供給電流ｉが抵抗を用いることによって電 源電圧ｕＮに比例することが保証される場合には、ホール素子により電圧と電流 の積ｕＮｓ　ｉＮも形成することができる。この場合ｕＮおよびｉＮないしｉお よびＨＮは正弦波形であり、正と負の値をもつので、ホール素子は２乗掛算器と して動作しなければならない。

請求の範囲第１項の前文に記載された集積可能な垂直ホール素子は、文献「垂直 ホール効果素子」アール拳エスーポボヴイック（Ｒ，Ｓ、　Ｐｏｐｏマｉｃ）、 ＩＥＥＥ　エレクトロン・デバイス◆レターズ、第ＥＤＬ−５巻、第９号、１８ ８４年Ｓ月。

第３５７〜３５８頁に記載されている。集積可能な垂直ホール素子とは、集積ホ ール素子の表面に平行に作用する磁場ＨＮを測定するホール素子のことである。

ホール素子の安定性、特に長期的な安定性に関しては、例えば文献「ホール効果 素子とその全自動磁気測定装置における使用」、エム・ダブリュー者プール（Ｍ 、　Ｗ、　Ｐｏｏｌｅ　、）及びアール會ピー惨ウォーカー（Ｒ，Ｐ、Ｗａｌｋ ｅｒ）ＩＥＥＥ　）ランザクッション・オン・マグネティクス、第ＭＡＧ−１７ 巻、第５号、１９８１年９月、第２１３２頁にわずか記載されているだけであり 、原理的なものしか知られていない。

本発明の課題は、同時に集積可能なホール素子並びに集積可能なトランジスタを 作る技術を用いて、集積可能なホール素子を長期間安定させることである。

本発明によれば、この課題は請求の範囲第１項の特徴部分に記載された特徴によ り解決される。

従属請求項の特徴部分によって解決される他の課題は、集積可能なホール素子を 温度に関し安定化させ、一定の供給電流ｉが与えられた場合、特性ＶＨ＝ｆ（Ｂ ）を線形化させることである。ここでＶＨはホール素子の出力電圧を、またＢ＝ ＃ＨＮは測定すべき磁場ＨＮの磁束密度を示す。

本発明の実施例が図面に図示されており、以下に詳細に説明する。

第１図は安定な埋め込みホール素子の第１の原理的な例を示した平面図、第２図 は第１図に図示したホール素子の垂直断面図、第３図は第１図および第２図に図 示したホール素子の第１の実施例を示す平面図、第４図は第３図並びに第５図に それぞれ図示したホール素子の垂直断面図、第５図は第１図および第２図に図示 したホール素子の第２の実施例を示す水平断面図、第６図は第３図から第５図に 図示したホール素子と同じ方法で製造される接合電界効果トランジスタの第２の 例を示す平面図、８７図は第６図に図示した接合電界効果トランジスタの垂直断 面図、第８図は安定な埋め込みホール素子の第２の原理的な例を示す平面図、第 ９図は第８図に図示されたホール素子の垂直断面図、第１０図は第８図および８ ９図に図示されたホール素子の第１の実施例を示す平面図、第１１図は第１０図 に図示されたホール素子の垂直断面図、第１２図は第１Ｏ図および第１１図に図 示されたホール素子と同じ方法で製造される接合電界効果トランジスタの平面図 、第１３図は第１２図に図示された接合電界効果トランジスタの垂直断面図、＠ １４図は第８図および第９図に図示されたホール素子の第２の実施例を示す水平 断面図、第１５図は第１４図および第１６図に図示されたホール素子の垂直断面 図、８１６図は第８図および第９図に図示されたホール素子の第３の実施例を示 す水平断面図、第１７図は５個の端子を有する垂直ホール素子の端子回路図、第 １８図はホール素子を有する装置のブロック図、第１９図は供給電流ｉが与えら れた場合の測定磁束密度Ｂを関数とするホール素子の出力電圧Ｖ）（の特性ＶＨ ＝ｆ　（Ｂ）を示す特性図、第２０は同封の非線形特性ε（Ｂ）を示す図、第２ １図は非同対の非線形特性（（Ｂ）を示す図である。

各図において同一の参照符号は同一部分を示すものとする。

第１図〜第１６図に図示されたホール素子工ないし接合電界効果トランジスタは 、シリコンあるいはガリウムひ素（ＧａＡｓ）の材料から作られ、通常これらの ２つの材料のうちの１つの材料の層から構成される。これらの層は導電型材料Ｐ あるいは逆の導電型材料Ｎから作られる。符号ＮおよびＰ′は対応するＮないし Ｐの材料が不純物原子と濃くドーピングされること、すなわち少なくともｃｍ” につきほぼ１０２０のイオン濃度を有することを意味し、逆にＮ゛並びにＰ−は 対応するＮないしＰの材料が不純物原子と薄くドーピングされることを意味する 。

第１図〜第１６図に図示したホール素子ないし接合電界効果トランジスタの能動 領域は、Ｐ材料でもＮ材料でも作ることができ、供給電圧ないし供給電流の極性 を正しく選べば、その機能に何ら影響を与えないようにすることができる。図で は簡単のために能動領域は常にＮ材料で作られるものとして図示されているが、 これは本発明に何ら制限を加えるものではない。

また、第１図〜第１６図には簡単のためにホール素子の電気端子ＣＩ、Ｃ２，Ｃ ’２．Ｃ″２．Ｓｌ、Ｓ２．Ｒ。

ＳＵＢないし接合電界効果トランジスタのＳ、Ｄ、Ｇは線として図示されている が１通常これらは集積ホール素子ｌないし関連する集積回路の表面に導体路とし て形成される金属化された形状を有するものである。

第１図〜第５図に図示した全てのホール素子ｌは、２つの電流端子Ｃ１，Ｃ２並 びに２つのセンサ端子Ｓｌ、Ｓ２を有する。また、第８図〜第１１図並びに第１ ４図〜第１６図に図示したホール素子１は、３つの電流端子Ｃ１，Ｃ’２゜Ｃ″ ２並びに２つのセンサ端子Ｓｌ、Ｓ２を有し、この場合ホール素子１には＠１７ 図に図示したような５個の電気端子ＣＩ　、Ｃ’２．Ｃ”２．Ｓｌ、Ｓ２が外部 に接続される。第１８図には簡単のために４つの電流ないしセンサ端子Ｃ１゜Ｃ ２，Ｓｌ、Ｓ２を有するホール素子ｌが図示されているが、これは「４端子の変 形例」に何ら限定を加えるものではない。同様に第１図〜第５図に図示した方法 は「４端子の変形例」に、また第８図〜第１１図並びに第１４図〜第１６図に図 示した方法は「５個の端子の変形例」に制限を加えるものでなく、全ての組み合 わせが可能である。

各側において、例えば両センサ端子ＳＬ、Ｓ２の一方はアースに接続され、他の センサ端子Ｓ２．Ｓｌがホール素子１の出力端子となっている。図では第１のセ ンサ端子Ｓ１がホール素子の出力端子を、また第２のセンサ端子Ｓ２がアースに 接続されている。

ホール素子１の電気端子ＣＩ、Ｃ２ないしＣ’　２　、　Ｃ”２、Ｓｌ、Ｓ２は それぞれ端子接点２，３，４，５．６を有する。

第１図〜８４図には２つのセンサ端子接点５，６並びに電流端子接点のひとつ、 例えばホール素子ｌの表面に配置される第１の電流端子Ｃ１に属する第１の電流 端子接点２が配置され、他方の第２の電流端子Ｃ２に属する第２の電流端子接点 ３が第１の電流端子接点２と対向するホール素子１の裏面に配置される０表面に 配置される端子接点２，５．６は、例えば全て同じ形状を有し、エツジが丸めら れた矩形形状の等しい形状を有し、はぼ直線上に隣接して配置される。その場合 、第１の電流端子接点２は中央に、また両センサ端子接点５．６は第１の電流端 子接点２に対称に、はぼ直線上に配置される。ホール素子１の表面に配置される ３つの端子接点２．５．６の下方部に、ホール素子ｌの能動領域７が配置される 。

第８図〜第１１図、第１４図〜第１６図では、５つの全ての端子接点２，３，４ ，５．６がホール素子１の表面に配置される。端子接点２〜６は全て同じ大きさ で、エツジが丸められた等しい矩形形状を有し、はぼ直線上に隣接して配置され る。この場合、第１の電流端子接点２は中央に配置され、両センサ端子接点５， ６並びに他の両電流端子接点３．４は第１の電流端子接点２に対称的に、はぼ直 線上に配置される。その場合、各センサ端子接点５．６は、第１の電流端子接点 ２と両電流端子接点３．４の一方の間に配置される。

ホール素子ｌの表面に配置された５個の端子接点２〜６の下方部に、ホール素子 ｌの能動領域７が配置される。

すなわち、集積可能なホール素子ｌは、２つのセンサ端子接点５．６並びに少な くとも２つの電流端子接点２．３を有し、これらの大部分、すなわち４つのうち ３つ、あるいは全てがホール素子１の表面に配置される。ホール素子１の全ての 端子接点２〜６並びに能動領域７は、ホール素子１が作られる材料と同じ導電型 材料から構成され、全ての端子接点２〜６は不純物原子と濃くドーピングされる 。ホール素子ｌはＮ材料を基に作られていると仮定されているので、全ての電流 並びにセンサ端子接点２〜６はＮ１材料から作られ、またホール素子１の能動領 域７はＮないしＮ−の材料から作られている。

ホール素子１の能動領域７の側方は、リング８により取り囲まれ、このリング８ にはそれぞれリング端子Ｒが設けられる。リング８は必ずしも円形状でなく１通 常矩形形状である。また必ずしも連続していなくてもよく、１回あるいは複数回 遮断させることができる。リング８は上部プレート９並びに下部プレー）１０に よって拡張されており、拡張されたリング８，９．１０（以下拡張リングｌｌと も呼ばれる）は全ての方向からホール素子ｌの能動領域７を完全に取り囲む。ホ ール素子ｌのセンサ並びに電流端子接点２〜６は、上部プレート９あるいは下部 プレート１０を横切り、ホール素子ｌの能動領域７と電気的に接触するようにな っている。リング８．上部プレート９、下部プレート１０は、同じまたは異なる 材料から構成されているが、常に同じ導電型材料となっている。いずれにしても リング８．上部プレート９、下部プレー）１０は互いに電気的に接触しており、 これら全てはホール素子１の能動領域７並びにセンサ端子接点、電波端子接点２ 〜６と異なる導電型材料、本実施例ではＰ材料から構成されている。

第１図および第２図は、半導体材料の内部に埋め込まれた安定なホール素子１の 第１の原理的な例を示す平面図および垂直断面図であり、また第８図および第９ 図は、同様に半導体材料の内部に埋め込まれた安定なホール素子ｌの第２の原理 的な例を示す平面図および垂直断面図である。これら両方の例の異なるところは 、それぞれ端子接点２，３，５．６ないし２〜６を有する４個ないし５個の電流 ないしセンサ端子ＣＩ、Ｃ２，ＳＬ、Ｓ２ないしＣＩ　、　Ｃ’　２　、　Ｃ” 　２　。

Ｓｔ、Ｓ２の数だけである。電流およびセンサ端子接点２゜３．５．６ないし２ 〜６の通過部を除き、リング８、上部プレート９並び１こ下部プレー）１０から 構成される拡張リング１１は、ホール素子１の能動領域７を理想的に完全に全て の方向から、すなわち側部からだけでなく上部から並びに下部から取り囲む０両 例において拡張リング１１は一体に構成され、リング８、上部プレート９．下部 プレー）１０は同一のＰ材料から構成されている。

第３図および第４図は、第１図および第２図に図示したホール素子１の第１の実 施例を示す平面図並びに垂直断面図である。このホール素子ｌは１例えばＮ−材 料からなる基板１２から作られる。基板１２は、拡張リング１１の外部に基板端 子接点１３を有し、この接点はＮ−材料から成るホール素子１の基板１２並びに 能動領域７と同じ導電型材料Ｎの不純物原子で濃くドーピングされた材料からな り、素子の表面に配置される。基板端子接点１３は基板端子ＳＵＢを有する。

このホール素子ｌの構造は、第１図および第２図に図示したものと同様であるが 、リング８がＡｆｆｌｐ材料、すなわち導電型材料Ｐの不純物で濃くドーピング されたアルミニウム材料からなるところが異なる。この場合もリング８、上部プ レート９、下部プレー）１０は一巡する面を構成し、電流並びにセンサ端子接点 ２，３，５．６の通過部を除き、ホール素子１の能動領域７を全ての方向から完 全に取り囲む、リング８はその表面から基板１２を付き抜けてその裏面に至り、 例えばいわゆるサーモマイグレーション法を用いて作られる。

サーモマイグレーション法による製造方法は、文献「応用物理ジャーナル、４８ 巻　第９号、１９７７年９月　３９４３〜３８４９頁のティー拳アール魯アンソ ＝−（Ｔ、　Ｒ，Ａｎｔｈｏｎｙ　）およびエイッチ拳イー争クライン（Ｈ，Ｅ 、　Ｃ１１ｎｅ　）によるサーモマイグレーションによって製造されたラミナー ・デバイス」に説明されている。

第５図および第４図は、第１図および第２図に図示したす。この第２の実施例は 、第１の実施例の改良例であり、同様にサーモマイグレーション法を用いて製造 される。第５図はホール素子１の表面に平行に走り、上部プレート９の直下に延 びる（第４図参照）ホール素子１の断面を示している。

第５図に図示したホール素子ｌは、第３図に図示したホール素子と同様であるが 、同種の電流並びにセンサ端子接点２゜３．５．６が同数、複数個設けられてい るところが異なる。

第５図では同種の電流並びにセンサ端子接点２，３，５．６がそれぞれ３個設け られているので、第１の３つの電流端子接点２　、２　’　、　２　″、第２の ３つの電波端子接点３．３’。

３″、第１の３つのセンサ端子接点５　、５　’　、　５　″、第２の３つのセ ンサ端子接点６　、６　’　、　６　”が存在する。第２の３つの電流端子接点 ３　、３　’　、　３　”は覆われているので、第５図では見ることができない 、全ての電流並びにセンサ端子接点２　、２　’　、　２　．３　、３　’　、 　３　．５　、５　’　、　５　″。

６　、６　’　、　６　”は１例えば全て同じ大きさであり、エツジが丸められ た矩形形状の同じ形をしており、全て同じ導電型材料から成り、不純物原子で濃 くドーピングされる二これらの端子接点は本実施例では？材料から構成される。

同種の全ての電流並びにセンサ端子接点２　、２　’　、　２　”ないし３゜３ 　’　、　３　”　、　５　、５　’　、　５　”　、　６　、６　’　、　６ 　”は、外部でそれぞれ互いに電気的に接続されており、関連する電流ないしセ ンサ端子Ｃ１，Ｃ２ないしＳＬ、Ｓ２とそれぞれ接続されている。リング８はリ ング８を隣接した小リングに分割する′　中間部を有し、それぞれ２つの隣接す る小リング間に共通な中間部を有する。第５図ではリング８を３つの小リング■ 。

■、■に分割する２つの中間部１４．１５が設けられている。中間部１４は小リ ングＩ、ＩＩに共有されており、また中間部１５は小リング■、■に共有されて いる。

リング８並びにその小リングｒ、ｎ、ｍを第５図に図示したように矩形形状とす ると、同種の全ての電流ないしセンサ端子接点２　、２　’　、　２　″ないし ３　、３　’　、　３　”ないし５゜５′、５″ないし６　、６　’　、　６　 ”は、はぼ−直線上に配置される。すなわちその中心点を結ぶ接続線はほぼ直線 となり、各接続線は互いに平行に延びている。中間部１４．１５はこの場合層て この接続線に垂直となっており、全ての小リングｒ　、ｎ、ｍは相互にずれるこ となく接続線の方向に重ねられて配置されており、小リングＩ、ＩＩ、ＩＩＩの 幅は接続線に垂直の方向に測って、はぼ同じ大きさとなっている。このようにし て２つの小リングだけが存在する場合には、８の字が発生する。リング８は小リ ングＴ、ｎ、ＩＩ［に分割され、各小リングｒ、ｎ、ｍにより関連する全グルー プ２’、３’、５’。

６′ないし２，３，５．６ないし２　”　、　３　”　、　５　”　、　６　” の異なる番号の電流およびセンサ端子接点を有する能動領域７　’　、　７　、 ７　”が側方から取り囲まれるようになる。第５図から明らかなように、電流お よびセンサ端子接点の近傍でＰ層およびＮ一層が互いに交互するので、ホール素 子ｌは「サンドイッチ」構造を有する。その場合、全ての能動領域７′。

７　、７　″はホール素子１の内部の深いところで互いに結合される。このｒサ ンドイッチ」構造では、小リングの数をｍとして、リング端子Ｒに印加される電 圧に関係した能動領域７の幅の感度が、中間部の設けられないホール素子１に比 較してｍのファクタだけ大きくなるという利点が得られる。

第６図および第７図は、それぞれサーモマイクレージョン法によって作られる接 合電界効果トランジスタの第１の変形例１６並びに第２の変形例１７を示す平面 図および垂直断面図である。

再変形例１６．１７は、第１の変形例１６では「ソース」端子接点１８が上部プ レート９に、また「ドレイン」端子接点１９が下部プレー）１０に配置されてお り、第２の変形例１７では「ソース」端子接点１８並びに「ドレイン」端子接点 １９の両方が上部プレート９に配置されているところが異なる。第１の変形例１ ６の構成は、第３図および第４図に図示したホール素子ｌと同様であり、センサ 端子接点５，６がなく、電流端子接点２．３が「ソース」および「ドレイン」端 子接点１８．１９により置き換えられている。また８２の変形例１７の構成は、 第３図および第４図に図示したホール素子１と同様の構成であり、電流端子接点 ２，３がなく、センサ端子接点５，６が「ソース」および「ドレイン」端子接点 １８．１９により置き換えられている。再変形例１６゜１７において、リング端 子はＧで図示されており、それぞれ接合電界効果トランジスタの「ゲート」端子 を表している。

第４図および第６図と第６図および第７図を比較してわかるように、各図に図示 された回路素子、すなわちポール素子と接合電界効果トランジスタは同様に構成 されているので、それぞれ拡張リング８，９．１０を有する両回路素子をサーモ マイグレーション法を用い、１つの集積回路において組み込み、ｆｆ１１８図に 図示した回路を作ることができる。この場合拡張リング８，９．１０は両回路素 子に対して同様に構成される。

第１０図および第１１図は、第８図および第９図に図示されたホール素子ｌの第 １の実施例を示す平面図および垂直断面図である。ホール素子ｌは、例えばＮ− 材料からなり、Ｎ材料の基板１２上に成長される層２ｏから作られる。層２ｏは 拡張リング１１の外方にホール素子１の層２ｏ、基板１２並びに能動領域７と同 じ導電型材料Ｎの不純物原子で濃くドーピングされた材料からなり、表面に配置 される基板端子接点１３を有する。能動領域７はこの場合層２０のＮ−材料から 作られる。基板端子接点１３は基板端子ＳＵＢを有する。ホール素子１の構造は 、第８図および第９図に図示したものと同様であるが、リング８がリング状の酸 化シリコンあるいはポリシリコンの担体２１の周囲に渡って形成されたＰ材料か らなる表面層から作られているところが異なる。Ｐ材料からなる表面層８は集積 回路の表面のところで担体２１から除去されている。リング状の担体２１並びに それに属する表面層８は、表面から層２０を横切り、基板１２に入り込んでそれ と電気的に接触している。表面層８を有するリング状の担体２１は、例えば「深 溝」エツチング方法（異方性トレンチエツチング）を用いて作られる。この方法 は文献「エレクトロニクス・ウィーク、１８８４年７月２３日　第１２３〜１２ Ｂ頁のホワイト−アームストロング（Ｗｈｉｔｅ　Ａｒｍｓｔｒｏｎｇ　）及び ラオ（Ｒａｏ　）による１メガバイトメモリは新しい設計選択が必要になる」に 説明されている。下部プレート１０は層２ｏと基板１２間の境界に埋め込み層と して形成され、上部プレート９と電気的に接触している表面層８と電気的に接触 する。

第１２図および第１３図は「深溝」エツチング法により作られた接合電界効果ト ランジスタの平面図および垂直断面図を示している。構造は第１０図および第１ １図に図示したホール素子ｌと同様であるが、５個の端子接点２〜６の代わりに 、２つの端子接点すなわち「ソース」と「ドレイン」端子接点１８．１９のみが 設けられているところが異なる。リング端子がＧで図示されており、接合電界効 果トランジスタの「ゲート」端子を構成している。第１０図および第１１図並び に第１２図および第１３図を比較することにより図示した回路素子、すなわちホ ール素子と接合電界効果トランジスタは同様に構成されているので、それぞれ拡 張リング８゜９．１０を有する両回路素子を「深溝」エツチング法を用いて単一 の集積回路に組み込み、第１８図に図示した回路を構成することができる。拡張 リング８，９．１０はこの場合も両回路素子に同様に構成される。

第１４図および第１５図は、第８図および第９図に図示したホール素子１の第２ の実施例を示す水平および垂直断面図である。第１２図および第１３図に図示し た深くしかも薄い矩形状の担体２１を製造するのは困難であるので、この第２の 実施例は第１の実施例の改良例となる。第１４図は上部プレート９の直下に延び る（第１５図参照）ポール素子１の表面に平行に走るホール素子ｌの断面を示し ている。第８図と比較して第１４図は９０度回転して図示されているので、５個 の電流並びにセンサ端子接点２〜６はほぼ直線上に隣接して配置されるのではな く、はぼ直線上に重ねられた形で図示されているが、これはホール素子の機能に 何ら影響を与えるものではない。この場合５個である電流およびセンサ端子接点 ２〜６のほか、第１４図および第１５図に図示したポール素子１は第３図および 第４図に図示したポール素子と同様の構造を有し、この場合もホール素子１はＮ −材料からなる基板１２から作られるので、ホール素子ｌの能動領域７は同様に Ｎ−材料からなっている。第３図および第４図に図示したホール素子ｌと異なり 、矩形状に形成されたリング８は、この場合Ｐ材料の表面層８ａ、８ｂから構成 される径方向に対向した２つの側部からだけで構成されている。この表面層８ａ 。

８ｂは例えば矩形状の通気孔２２ａ、２２ｂの側方内面を完全に覆っている。第 １４図及び第１５図において、Ａは空気（エア）であることを示している。両道 気孔２２ａ、２２ｂはホール素子１並びに集積回路がつくられる基板１２をその 表面から底面まで完全に突き抜けている。表面層８ａ、８ｂは例えばガスを拡散 することにより作られる。このガスは通気孔と基板１２間の境界面で基板材料に 入り、そこに表面層８ａ、８ｂを形成する。表面層８ａ、８ｂ、上部プレート９ 、下部プレートｌＯは全て互いに電気的に接触しており、ホール素子ｌの能動領 域７を完全に上部から、下部から、また両側方部から取り囲む一巡した面を形成 している。第１４図および第１５図に図示したようにリング８の両側面が電流お よびセンサ端子接点２〜６の中心点を結ぶｖｃ続線に平行に延びている場合には 、−巡する面は最大となり、比較的短い正面のところにおいてのみ開放している ０表面層８ａ。

８ｂ、上部プレート９、下部プレー）１０は全て同じ導電型材料、すなわちＰ型 であって、すでに述べたようにＮ−材料から作られるホール素子ｌの能動領域７ 並びに基板１２と逆の導電型材料から作られている。表面層８ａ、８ｂ、上部プ レート９、下部プレート１０とホール素子ｌの能動領域７との間に形成される一 巡したＰ／Ｎの遷移領域は、リング８の２つの短い側を除き、能動領域７を完全 に取り囲む接合層（空乏層）を形成する。

一巡する面並びに接合層が正面で開放する欠点を避けるために、第１６図に図示 したように、矩形状に形成されたリング８が正面において拡張されている。リン グ８は、少なくとも４つの表面層８ａ、８ｂ、８ｊ　、８ｋから構成されており 、そのうちそれぞれ２つずつが径方向に対向しており、通気孔２２．ａ、２２ｂ 、２２ｊ　、２２にの側部内面を完全に覆ッテいる０通気孔２２ａ、２２ｂ　、 ２２　ｊ　、２２にはホール素子ｌがつくられる基板１２をその表面から裏面ま で完全に横切っている。表面層８ａ、８ｂ、８ｊ、８ｋ、上部プレート９、下部 プレー）１０はすべて互いに電気的に接触しており、ホール素子ｌの能動領域７ をほぼ完全にあらゆる方向から取り囲む一巡する面を形成している。表面層８ａ 。

８ｂ、８ｊ、８ｋ、上部プレート９、下部プレート１０はすべて同じ導電型材料 、例えばＰ型であってそれぞれＮ材料で作られるホール素子ｌの能動領域７と逆 の導電型材料から作られている０通気孔２２ｊ　、２２ｋ、並びにその表面層８ ５．８ｋが第１６図に図示されている。

通気孔２２ａ、２２ｂ、２２ｊ　、２２には少なくとも部分的にかなり長いので 、ホール素子１が外部の機械的な圧力の影響を受けて曲りたり、あるいは破損し たりする危険が発生する。これを避けるために、長い通気孔を中間部を介して、 例えば平行な小通気孔に細分するようにする。第１６図では径方向に対向する２ つの通気孔で、その長手方向が端子接点２〜６の中心点を結ぶ線に平行に延びる 通気孔が長く、この通気孔がこの中心線を結ぶ線に垂直にのびる中間部により。

はぼ同じ大きさの４つの同斂の小通気孔２２ａ　、２２ｃ　。

２２ｅ、２２ｇ、ないし２２ｂ、２２ｄ、２２ｆ、２２ｈに細分されている。小 通気孔２２ａ、２２ｂ、２２ｃ。

２２ｄ　、２２ｅ　、２２ｆ　、２２ｇ、２２ｈｃ７）側方内面は、完全に一巡 する表面層８ａ、８ｂ、８ｃ、８ｄ、８ｅ、８ｆ。

８ｇ　、８ｈで覆われている。第１６図および第１５図は、第８図および第９図 に図示したホール素子ｌの第３の実施例を示す水平および垂直断面図である。こ の第３の実施例は、第２の実施例の改良例である。第１６図は上部プレート９の 直下（第１５図を参照）を走るホール素子ｌの表面に平行に延びるホール素子ｌ の断面を示している。全ての中間部が表面層の深さのたかだか２倍広いものとす ると、中間部は２つの隣接した小通気孔の２つの表面層からのみ構成され、全て の表面層８ａ、８ｃ、８ｅ、８ｇないし８ｂ、８ｄ、８ｆ。

８ｈは共通の通気孔を持ち、それぞれ全て電気的に互いに接触する。表面層８ａ 〜８ｈ、）ｚ部プレート９、下部プレート１０、また正面の通気孔２２　ｊ　、 ２２ｋが設けられている場合には１表面層８ｊ、８には全て電気的に互いに接触 する。

これらはともにホール素子１の能動領域７を、少なくとも上方から、下方から、 または両側面からほぼ完全に取り囲む一巡した面を形成し、同じ導電型材料Ｐで あって、Ｎ−材料から作られるホール素子１の能動領域７と異なる導電型材料か らなっている。

第８図から第１１図、並びに第１４図から第１６図に図示したホール素子ｌには 、５個の電流ないしセンサ端子Ｃ１゜Ｃ′２．Ｃ”２．ＳＬ、Ｓ２が第１７図に 図示したように外部に接続される。測定すべき磁場ＨＮは、ホール素子を含む集 積回路の表面に平行に作用する。供給電圧ｖｏｏｖｓｓのうち一方の極ＶＯＯは 、電流発生器２３を介して中央の電流端子ＣＩと接続され、他方の極ＶＳＳは抵 抗Ｒ１，Ｒ２を介して、他の両電流端子Ｃ’２．Ｃ”２に接続される６電流発生 器２３に供給されるホール素子ｌの供給電流ｉは、ホール素子ｌ内で％にされ、 それぞれ電流ｉ／２として、両抵抗Ｒ１，Ｒ２を介してホール素子ｌから流れ出 る。

第１８図に図示した装置は、ホール素子１、電流発生器２３の他に、さらに制御 回路２４，２５，２６．２７を有する。第１８図ではホール素子ｌは第１図から 第５図に図示したホール素子ｌであり、リング端子Ｒの他に、４つの電流端子な いしセンサ端子ＣＩ、Ｃ２，Ｓｌ、Ｓ２のみを有する。

この場合１両電流端子Ｃ１，Ｃ２は電流発生器２３のそれぞれの極と接続される 。これに対し、第１８図に用いられるホール素子ｌが第８図から第１１図、ある いは第１４図から第１６図に図示されたホール素子ｌでリング端子Ｒの他に、さ らに５つの電流ないしセンサ端子Ｃ１，Ｃ′２．Ｃ＃２゜Ｓｌ、Ｓ２を持つもの である場合には、すでに述べたように、第１７図に示したホール素子ｌの回路を 利用する。いずれにしても、両センサ端子の一方、例えば第２のセンサ端子５２ ｔ４アースに接続され、また他方のセンサ端子Ｓｌがホール素子ｌの出力端子Ｓ ｌとなる。

今まで説明したすべてのホール素子１において、拡張リング１１とホール素子１ の能動領域７間のＰ／Ｎ遷移領域は。

ホール素子１の能動領域７を可能なかぎり完全に取り囲み。

その深さがリング端子Ｒに印加される電圧によって制御される接合層（空乏層） １１．１７を形成する。接合層１１゜１７はホール素子ｌの能動領域７を完全に 絶縁し保護するので、酸化シリコンから成る絶縁層を設けることはよけいなこと となる。このような酸化シリコンから成る絶縁層に常に含まれる可変数の電荷担 体が存在しなくなり、ホール素子ｌの長期間の安定性に積極的な影響を与える。

接合層１１．１７の保護作用は、ホール素子１の能動領域７をできるだけ全ての 方向に取り囲むのが完全になればなるほど大きくなり、さらにその深さに関係し ている。その深さは外乱１例えば温度の影響があっても常に一定でなければなら ない。これを達成するために第１８図に図示したように、ホール素子ｌには接合 層１１．１７の深さを一定の値に制御する制御回路２４゜２５．２６．２７が接 続される。

第１８図において、ホール素子ｌの出力端子Ｓｌが制御回路２４，２５，２６． ２７を介してホール素子ｌのリング端子Ｒに接続される。制御回路２４，２５， ２６．２７は少なくとも実際値形成器２４．目標値発生器２５、目標値と実際値 の差形成器２６．２７から構成される。ホール素子ｌの出力端子Ｓ１は、実際値 形成器２４を介して目標値と実際値の差形成器２６．２７の一方の入力端子Ｅ１ に接続され、また目標値発生器２５の出力は、その第２の入力端子Ｅ２に直接接 続される。目標値と実際値の差形成器２６．２７の出力は、ホール素子１のリン グ端子Ｒに入力される。実際値形成器２４はもっとも簡単な例の場合は、絶対値 形成器であり、例えばその出力電圧が常に入力電圧の絶対値に等しい整流器であ る。

第１８図では絶対値形成器、従って実際値形成器２４は少なくとも制御装置２８ によって制御される切り換えスイッチ２９と、反転増幅器３０から構成される。

第１８図において実際値形成器２４は、さらに減結合させるために、任意に設け られる電圧フォロアー３１を有する。実際値形成器２４の入力は、切り換えスイ ッチ２９のそれぞれの位置に応じて直接、あるいは電圧フォロアー３１を介して 反転増幅器３０の入力端子、あるいは出力端子と接続される０反転増幅器３０の 出力は実際値形成器２４の出力となっており、目標値と実際値の差形成器２６． ２７の第１の入力端子Ｅｌに入力される。さらに実際値形成器２４の入力端子は 、直接あるいは電圧フォロアー３１を介して制御装ｗ２８の入力端子と接続され ており、制御装置２８の出力端子は切り換えスイッチ２９の制御入力端子に入力 される６制御装置２８は、例えばコンパレータから成り、実際値形成器２４の入 力電圧の極性、従ってホール素子ｌの出力電圧ＶＨの極性を検出する。この出力 電圧ＶＨの極性に従い、切り換えスイッチ２９は反転増幅器３０をバイパスさせ るか駆動させる。すなわち、ホール素子１の出力電圧ＶＨが正の時には符号を反 転することなく直接、また負の時には反転増幅器３０によりその符号を反転させ て、それぞれ目標値と実際値の差形成器２６．２７の入力端子Ｅｌに入力させる 。

目標値発生器２５は、例えば前置抵抗器Ｒ′と電界効果トランジスタ３２の（ソ ースドレイン）回路の直列回路から構成され、その共通の極が目標値発生器２５ の出力となっており、従って目標値、実際値の差形成器２６．２７の第２の入力 端子Ｅ２と接続される。前置増幅器Ｒ′の他の極には第１の基準電圧ＶＲｅｆ　 １がまた電界効果トランジスタ３２の「ゲート」端子には第２の基準電圧ＶＲｅ ｆ　２が、また電界効果トランジスタ３２の（ソースドレイン）回路の他方の端 子には第３の基準電圧ＶＲｅｆ　３がそれぞれ入力される。

目標値と実際値の差形成器２６．２７は１例えばよく知られているように演算増 幅器３３よりなる差動増幅器２６から構成される。この場合、演算増幅器３３の 反転入力端子は、第１の入力抵抗Ｒ３を介して第１の入力端子Ｅ１と、また第２ の抵抗Ｒ４を介して第２の入力端子Ｅ２と、またフィードバック抵抗Ｒ５を介し て差動増幅器２６の出力端子Ｆとそれぞれ接続されている。出力端子Ｆは同時に 演算増幅器３３の出力端子となっている。演算増幅器３３の非反転入力端子は差 動増幅器２６の第３の入力端子Ｅ３を介して第４の基準電圧ＶＲｅｆ　４と接続 されている。差動増幅器２６は、例えば反転増幅器として接続されている。この 場合、さらにもう１つの増幅器２７がカスケードに接続されており、例えば差動 増幅器２６によって起された反転を元に戻すようにしている。

両増幅器２７．３０は例えばそれぞれ利得比−１を有し、それぞれ同様によく知 られているように演算増幅器から構成される。

電界効果トランジスタ３２は、感温素子として機能し、その飽和（ピンチオフ） 電流は電界効果トランジスタ３２．並びにホール素子１の周囲温度の２乗に逆比 例する。というのは、これらの両回路素子はこれらが集積回路に組み込まれてい るので、空間的に極めて近くに隣接して配置されるからである。このことは重要 なことであり、ホール素子１並びに電界効果トランジスタ３２のようなトランジ スタも同じ技術を用いて同じ半導体結晶中に集積可能であることを示すものであ る。制御回路２４，２５，２６．２７は実際値として得られるホール素子ｌの出 力電圧を、目標値発生器２５がら得られる目標値と比較し、その目標値と実際値 の差を増幅してホール素子１のリング端子Ｈに戻すことにより、接合層１１．７ の厚さを制御する。電界効果トランジスタ３２は温度に感度を有する素子である ので、またその目標値も温度に依存している。これによって制御回路２４　、２ ５　、２６　。

２７は、この場合接合層１１，７の厚さを所定の値に制御することができ、それ によってポール素子１の磁場の感度を温度に無関係にさせることが可能になる。

ホール素子１自体が十分温度に安定性がある場合には、電界効果トランジスタ３ ２はよけいなものとなり、省略することができる。

切り換えスイッチ２９は、第１８図ではリレー接点として図示されているが、通 常、例えば０ＭＯ５技術を用いて作られる制御可能な半導体スイッチである。ま た制御回路２４゜２５．２６．２７に用いた電界効果トランジスタ３２のような トランジスタは１例えば第６図及び第７図、あるいは第１２図および第１３図に 図示した構成のトランジスタである。

さらに、第１８図に図示した回路は、与えられた供給電流ｉでホール素子１の特 性ＶＨ＝ｆ（Ｂ）を線形化させることができるという利点をも持っている。すな わち、同封の非線形特性並びに弁間対の非線形特性を除去することができる。

非線形性の定義は、所定の供給電流ｉに対して描かれた非線形特性ＶＨ＝ｆ（Ｂ ）を示した第１９図から明らかである。

線形化された特性が、第１９図で点線で図示されている。磁束密度Ｂが所定の値 Ｂ＝Ｂ　ｌとなると、ホール素子ＶＨの非線形特性は縦座標がＶＨ（Ｂｌ）であ る動作点Ｘを有し。

ε（Ｂ１）は、両動作点Ｙ、Ｘの縦座標での差として、すなわち として定義される。

ε　（Ｂ　１）　＝　ｅ　（−Ｂ　１）の時は、同対型の非線形特性となり（第 ２０図参照）、またε（Ｂｌ’）＝−ε（−Ｂｌ）の時は非同対型の非線形特性 となる（第２１図参照）、第１９図に図示した非線形特性は非同対型のものであ る。

与えられたホール素子ｌの非線形特性が同対型か、あるいは非同対型かを知るた めに、ホール素子ｌを第１８図に図示した回路に組み込む前に、測定によって調 べなければならない、以下の説明は、ホール素子１の出力電圧ＶＨの正の値が磁 束密度Ｂの正の値に対応し、また出力電圧ＶＨの負の値は磁束密度Ｂの負の値に 対応する（第１９図参照）との前提にたって行なわれている。

同対型のホール素子の場合には１通常第２０図で実線で示したように、磁束密度 Ｂの関数として非線形特性ε（Ｂ）は常に正であるか、また第２０図で点線で図 示したように、常に負である。

一方、非同対型のホール素子の場合には１通常磁束密度Ｂを関数とする非線形特 性ε（Ｂ）は、第２１図で実線で示したように、Ｂの値が正の時には正となり、 また負の時には負の値となるか、あるいは逆に第２１図で点線で示したように、 Ｂの値が正である時には負となり、またＢが負の値である時には正となる。

ホール素子１が理想的に同対型の場合には、差動増幅器２６の第４の入力端子Ｅ ４は用いられない、すなわち、第１８図に点線で図示した必要に応じて設けられ る電圧フォロアー３１の出力端子と、差動増幅器２６の第４の入力端子Ｅ４間の 接続は取り除かれ、ホール素子ｌの出力電圧ＶＨの絶対値のみが、実際値形成器 ２４を介して差動増幅器２６の第１の入力端子Ｅ１に達する。

この場合、ホール素子ｌが第２０図に実線で図示したのと同様な特性であり、ま た電圧フォロアー３１が正の利得比プラス１を有するとの前提のもとに、増幅器 ２７は反転増幅器でなければならないので、カスケード回路２４，２６．２７に よって電圧の反転は起されない。それに対し、ホール素子１が第２０図で点線で 図示したような特性を持つものとすると、増幅器２７は同じ仮定のもとに非反転 増幅器でなければならないので、カスケード回路２４，２６．２７より電圧の反 転が行なわれる。ホール素子１が理想的に非同対型の場合には、制御装置２８、 切り換えスイッチ２９、反転増幅器３０を省略することができる。すなわち、ホ ール素子ｌの出力電圧ＶＨの絶対値は形成されず、出力電圧ＶＨは電圧フォロア ー３１、並びに必要に応じて設けられる第１８図で点線で図示した接続線を介し て差動増幅器２６の第４の入力端子Ｅ４に入力される。この場合、第４の入力端 子Ｅ４は第３の入力抵抗Ｒ６を介して、演算増幅器３３の反転入力端子に接続さ れる。

この場合、ホール素子ｌは第２１図に実線で図示されたのと同様な特性であり、 また電圧フォロアー３１が正の利得比プラス１を有しているものとすると、増幅 器２７は反転増幅器でなければならないので、カスケード回路３１，２６゜２７ によって電圧反転は起されない。これに対し、ホール素子ｌが第２１図で点線で 図示したような特性を持っているものとすると、増幅器２７は同じ条件のもとて 非反転増幅器でなければならないので、カスケード回路３１，２６．２７によっ て電圧反転が行なわれる。

第２０図及び第２１図に図示した特性は理想的な特性であるが、実際にはこれら の特性はε（Ｅ）軸ないし０点に対称に配置されていない、すなわち、通常は同 対性と非同対性が、混合して存在する。この場合、ホール素子ｌの出力電圧ＶＨ が実際値形成器２４を介して、第１の入力端子Ｅ１に、また電圧フォロアー３１ を介して第４の入力端子Ｅ４に入力されな【すればならない、同封の非線形特性 と弁間対の非線形特性の非対称性は必ずしも同じ大きさでないので、入力抵抗Ｒ ３，Ｒ６を異なる値に選ぶことにより、異なって補正することができる。このよ うにして差動増幅器２６の第１と第４の入力端子Ｅｌ、Ｅ４は、それぞれ２つの 実際値入力端子の１つを形成する。第４の入力端子Ｅ４には、常にホール素子ｌ の出力電圧ＶＨがその実際の符号で現れ、一方差動増輻器２６の第１の入力端子 Ｅｌは、これらの出力電圧の絶対値が常に存在する。差動増幅器２６の再入力端 子Ｅｌ、Ｅ４に印加される両電圧の合計は、制御回路２４，２５，２６．２７の 実際値を形成する。

要約すると、第１８図に図示した回路の動作は以下の如くである。基準電圧ＶＲ ｅｆ　１　、　ＶＲｅｆ　２　、　ＶＲｅｆ　３　、　ＶＲｅｆ　４は増幅器２ ７が反転型の場合には増幅器２７の入力に正の目標値が発生するように、逆に増 幅器２７が非反転型の場合には負の目標値が発生するように選ばれているので、 いずれの場合もホール素子１の制御入力端子Ｍには負の基本電圧が目標値左して 発生する。ホール素子ｌによって測定される磁場は、例えば正弦波の交流磁場で あると、ホール素子１の出力電圧ＶＨも正弦波の交流電圧となる。理想的な弁間 対の非線、形特性を有するホール素子ｌの場合、この正弦波形の交流電圧ＶＨは 変化なしで差動増幅器２６の第４の入力端子Ｅ４に実際値として供給され、続い て増幅器２７の利得比が正あるいは負であるかに従い、反転して、あるいは反転 なしで、一定の目標値に重畳され、ホール素子１の制御入力端子Ｍに印加される 負の電圧はいずれにしても正しい方向に負になる。

この場合、制御入力端子Ｍの・全電圧はいずれにしても負でなければならない。

理想的な同対型の非線形特性を有するホール素子ｌの場合にも、同じことがあて はまるが、この場合はホール素子１の出力電圧ＶＨの負の半波は切り換えスイッ チ２９並びに反転増幅器３０により整流され、整流された出力電圧ＶＨが実際値 として差動増幅器２６の第１の入力端子Ｅ１に入力される。反転増幅器３０の利 得比が−１に等しい場合には、整流された負の半波は正の半波と等しい大きさに なり、また場合によっては大きさが異なるようになる。非対称な非線形特性を有 するホール素子１の場合、すなわち同封の非線形特性と弁間対の非線形特性が組 み合わさって存在する時には、上述した両実際値の組み合わせとならなければな らず、不変化の出力電圧ＶＨは入力端子Ｅ４に、また整流された出力電圧ＶＨは 同時に入力端子Ｅｌに入力されなければならない、この場合、重みをつけた出力 電圧ＶＨと重みをつけた整流された出力電圧ＶＨの合計が、全体の実際値となる 。入力抵抗Ｒ６，Ｒ３の値がそれぞれ重み係数を形成する。

磁場が与えられた場合、ホール素子ｌの感度、従って出力電圧ＶＨが接合層の厚 さにほぼ逆比例し、この厚さが制御入力端子Ｍに入力される電圧に比例するので 、ホール素子１の制御入力端子Ｍに入力される電圧を、正しい方向に制御技術的 に変化させれば、出力電圧ＶＨの非線形特性を補正することができる。

国＠調査報失

Claims (1)

1. 【特許請求の範囲】 １）大部分ホール素子の表面に配置される二つのセンサ端子接点と、少なくとも 二つの電流端子接点を有するホール素子で、ホール素子の能動領域の側方がリン グ端子を有しかつホール素子の能動領域並びに端子接点と逆の導電型材料を有す るリングにより取り囲まれる、集積回路に集積可能なホール素子を有する装置に おいて、 ホール素子（１）は、半導体材料内部に埋め込まれ、前記リング（８）は、上部 プレート（９）と下部プレート（１０）によって拡張されており、拡張されたリ ング（８，９，１０，１１）はすべての方向からホール素子（１）の能動領域（ ７）を取り囲み、 ホール素子（１）のセンサ及び電流端子接点（２〜６）は上部プレート（９）あ るいは下部プレート（１０）を横切ってホール素子（１）の能動領域（７）と電 気的に接触しており、 リング（８）、上部プレート（９）及び下部プレート（１０）は同じ導電型材料 で互いに電気的に接触していることを特徴とする集積回路に集積可能なホール素 子を有する装置。 ２）前記ホール素子（１）の出力端子（Ｓ１）が制御回路（２４，２５，２６， ２７）を介してホール素子（１）のリング端子（Ｒ）に接続されることを特徴と する請求の範囲第１項に記載の装置。 ３）前記制御回路（２４，２５，２６，２７）が少なくとも実際値形成器（２４ ）、目標値発生器（２５）及び目標値と実際値の差形成器（２６，２７）とから 構成されることを特徴とする請求の範囲第２項に記載の装置。 ４）前記実際値形成器（２４）が絶対値形成器であることを特徴とする請求の範 囲第３項に記載の装置。 ５）前記実際値形成器（２４）が、少なくとも制御装置（２８）によって制御さ れる切り換えスイッチ（２９）と反転増幅器（３０）から構成されることを特徴 とする請求の範囲第４項に記載の装置。 ６）前記制御装置（２８）がコンパレータから構成されることを特徴とする請求 の範囲第５項に記載の装置。 ７）前記実際値形成器（２４）が整流器から構成されることを特徴とする請求の 範囲第４項に記載の装置。 ８）前記目標値発生器（２５）が前置抵抗（Ｒ′）と電界効果トランジスタ（３ ２）の「ソースドレイン」回路から構成されることを特徴とする請求の範囲第３ 項から第７項までのいずれか１項に記載の装置。 ９）前記目標値と実際値の差形成器（２６，２７）は少なくとも差動増幅器（２ ６）から構成されることを特徴とする請求の範囲第３項から第８項までのいずれ か１項に記載の装置。 １０）前記差動増幅器（２６）は、反転増幅器として接続され、その後段にさら に他の反転増幅器（２７）がカスケード接続されることを特徴とする請求の範囲 第９項に記載の装置。 １１）前記差動増幅器（２６）は、二つの実際値入力端子（Ｅ１，Ｅ４）を有し 、第１の入力端子（Ｅ１）は実際値形成器（２４）の出力端子と、また他の入力 端子（Ｅ４）は実際値形成器の入力端子と接続されることを特徴とする請求の範 囲第９項または第１０項に記載の装置。 １２）制御回路（２４，２５，２６，２７）に用いられるトランジスタ（３２） はそれぞれホール素子（１）と同様に構成される拡張リング（８，９，１０）を 有することを特徴とする請求の範囲第２項から第１１項までのいずれか１項に記 載の装置。 １３）前記拡張リング（８，９，１０，１１）は一体であり、リング（８）、上 部プレート（９）、下部プレート（１０）が同じ材料から構成されることを特徴 とする請求の範囲第１項から第１２項までのいずれか１項に記載の装置。 １４）前記リング（８）はアルミニウム不純物原子と濃くドーピングされる材料 から構成されることを特徴とする請求の範囲第１項から第１２項までのいずれか １項に記載の装置。 １５）全てのセンサ並びに電流端子接点（２，３，５，６）が同数、複数個設け られており、同種の電流並びにセンサ端子接点（２，２′，２′′，３，３′， ３′′，５，５′，５′′，６，６′．６′′）は全て外部で電気的な接続によ り互いに接続されており、前記リング（８）はそのリング（８）を互いに隣接し た小リング（Ｉ，ＩＩ，ＩＩＩ）に細分する中間部（１４，１５）を有し、それ ぞれ隣接する二つの小リング（Ｉ，ＩＩ，ＩＩ，ＩＩＩ）に共通に１つの中間部 （１４，１５）が設けられており、リング（８）は各小リング（Ｉ，ＩＩ，ＩＩ Ｉ）が異種の電流並びにセンサ端子接点を有する関連する全グループ（２′，３ ′，５′，６′，２，３，５，６，２′′，３′′，５′′，６′′）の能動領 域（７′，７，７′′）を側方から取り囲むように小リング（Ｉ，ＩＩ，ＩＩＩ ）に細分されることを特徴とする請求の範囲第１４項に記載の装置。 １６）前記リング（８）は酸化シリコンあるいはポリシリコンからなる一巡する リング状の担体（２１）上に塗布される表面層から構成されることを特徴とする 請求の範囲第１項から第１２項までのいずれか１項に記載の装置。 １７）前記リング（８）は矩形形状であり、それぞれ通気孔（２２ａ，２２ｂ） の側部内面を完全に一巡して覆う、少なくとも１つの表面層（ａ，ｂ）の径方向 に対向した二つの側面だけで構成され、前記通気孔（２２ａ，２２ｂ）はホール 素子（１）が作られる基板（１２）をその表面から裏面まで完全に横切ることを 特徴とする請求の範囲第１項から第１２項までのいずれか１項に記載の装置。 １８）前記リング（８）は矩形形状であり、少なくとも４つの表面層（８ａ，８ ｂ，８ｊ，８ｋ）から構成され、そのうちそれぞれ２つ２つが径方向に対向し、 それぞれ通気孔（２２ａ，２２ｂ，２２ｊ，２２ｋ）の側部内面を完全に一巡し て覆い、通気孔（２２ａ，２２ｂ，２２ｊ，２２ｋ）はホール素子（１）が作ら れる基板（１２）をその表面から裏面まで完全に横切り、全ての表面層（８ａ， ８ｂ，８ｊ，８ｋ）が電気的に互いに接触していることを特徴とする請求の範囲 第１項から第１２項までのいずれか１項に記載の装置。 １９）径方向に対向する少なくとも二つの通気孔は中間部により小通気孔（２２ ａ，２２ｃ，２２ｅ，２２ｇ，２２ｂ，２２ｄ，２２ｆ，２２ｈ）に細分されて おり、その側部内面は一巡する表面層（８ａ，８ｃ，８ｅ，８ｇ，８ｂ，８ｄ， ８ｆ，８ｈ）により完全に覆われ、全ての中間部は隣接する２つの小通気孔の２ つの表面層からのみ構成され、全ての表面層（８ａ〜８ｋ）は互いに電気的に接 触していることを特徴とする請求の範囲第１７項または第１８項に記載の装置。 ２０）電力計あるいは電気計器において、電流の測定、あるいは電圧と電流の積 を形成するのに用いるようにしたことを特徴とする請求の範囲第１項から第１９ 項までのいずれか１項に記載の装置。