KR20220032064A

KR20220032064A - 홀 통합 센서 및 대응 제조 공정

Info

Publication number: KR20220032064A
Application number: KR1020227003255A
Authority: KR
Inventors: 카르스텐 슈미츠; 제랄드 스피츨스페거; 다니엘 혼로저
Original assignee: 르파운드리 에스.알.엘.
Priority date: 2019-07-08
Filing date: 2020-07-08
Publication date: 2022-03-15
Also published as: WO2021005532A1; CN114096865A; JP2022540164A; US20220246840A1; EP4022325A1

Abstract

통합 홀 센서는 수직 축(y)을 따라 제1 표면(101a)에 대향하는 제2 표면(101b) 및 제1 표면(101a)을 갖는 기판(101)을 갖는 반도체 재료의 주 웨이퍼(10); 기판(101)의 제1 및 제2 면(101a, 101b) 중 적어도 하나에 배치되는 홀 센서 단자(1, 2, 3, 4; 1', 2', 3', 4'); 통합 홀 센서의 홀 센서 플레이트(103)를 형성하는 기판(101)의 격리 구조물(109)을 포함하고, 홀 센서 단자는 격리 구조물(109) 내부에 배열된다. 통합된 홀 센서는 홀 센서 플레이트(103)를 전체적으로 둘러싸는 내부 체적(1001)을 형성하고 기판(101)의 제1 및 제2 표면(101a, 101b) 위에 배열된 금속 부분(130b, 170b; 130a, 170a)에 의해 적어도 부분적으로 형성된 복수의 와인딩을 갖는 주 웨이퍼(10) 내에 통합된 적어도 하나의 테스트 및 교정 코일을 추가로 포함한다.

Description

홀 통합 센서 및 대응 제조 공정

관련 출원의 교차 참조

본 특허 출원은 2019년 8월 7일에 출원된 유럽 특허 출원 제19185046.0호를 우선권 주장하고, 이의 전체 개시는 본원에 참조로 인용된다.

본 발명은 특히 최종 테스트 및 교정을 위한 적어도 하나의 통합 코일을 갖는 홀 통합 센서, 및 대응 제조 공정에 관한 것이다.

자기 센서 IC(통합 회로)는 일반적으로 신호 조절 및 증폭에 필요한 전기 회로와 모놀리식으로 통합된 실리콘 기반 홀 센서 요소를 사용한다. 홀 센서가 모놀리식으로 통합된 일반적인 상용 제품은 홀 스위치(IC), 선형 위치 측정용 홀(IC), 각도 위치 센서 홀(IC), 전류 감지용 홀(IC) 및 3D 홀 센서(IC)이다. 제품 유형에 따라 홀 통합 센서는 수평 홀 요소, 수직 홀 요소 또는 둘 다를 포함할 수 있다. 수평 홀 요소는 실리콘 표면에 수직인 자기장의 강도를 감지한다. 이는 하나의 공간 차원에서만 자기장 강도를 결정하는 것으로 충분한 다양한 응용 분야에서 사용된다. 한 축을 따라 선형 위치 측정을 위한 유니폴라 및 바이폴라 홀 스위치(IC)와 홀 센서(IC)가 그 예이다. 실리콘 표면의 평면에 있는 방향으로 자기장의 세기를 감지하는 수직 홀 소자는 각도 위치 센서 홀(IC)에 사용되며 수평 홀 요소와 함께 3D 홀 센서(IC)에 사용된다.

홀 센서는 표준 CMOS 제조 공정으로 제작할 수 있으므로 홀 센서와 작동 및 판독을 위한 전자 장치가 동일한 칩에 통합될 수 있다. 대안적으로, 전용 홀 센서 웨이퍼는 필요한 회로를 포함하는 제2 웨이퍼 상에 적층될 수 있다. WO 2020/104998 A1에서, 본 출원인의 명칭으로, 이러한 홀 센서 IC 제품을 형성하기 위해 2개의 웨이퍼를 적층하는 방법이 개시되어 있다.

홀 센서의 자기 감도는 스트레스, 온도, 노화 및 열 충격에 따라 종속된다.

광 정렬 오류, 불균일한 도펀트 밀도 또는 결함과 같은 제조상의 결함으로 인해 홀 전압에 대한 오프셋이 발생할 수 있다. 더 심각하게, 홀 센서 IC에 사용되는 플라스틱 패키지는 실리콘에 스트레스를 일으켜 홀 전압에 대한 오프셋도 유발할 수 있다. 따라서 홀 센서 IC는 광범위한 테스트를 거친다. 많은 제품의 경우, 예를 들어 선형 홀 IC의 경우 각 홀 센서가 교정되고 획득된 교정 데이터가 IC에 저장된다. 홀 센서의 자기 응답을 특성화하기 위해 패키징된 칩을 외부 Helmholtz 코일에 배치한다. 물론 3D 홀 센서 IC는 세 가지 공간 차원 모두에서 특성화되어야 한다. 위에서 이해한 바와 같이 홀 센서 IC에 대한 최종 테스트 및 교정 노력은 중요하며 관련 비용이 전체 제조 비용의 큰 부분을 차지한다.

홀 센서 IC에 통합 코일 테스트 및 교정을 장착하는 것이 제안되었다. 예를 들면 다음을 참조하라:

P.L.C. 사이먼, P.H.S. de Vries, S. Middelhoek, 실리콘 홀 장치의 자동 보정, 변환기 95, 291-A12, pp. 237-240, 1995

RS 포포비치, T.J.A. 플래너건, P.A. Besse, 자기 센서의 미래, 센서 및 액추에이터 A56, pp. 39-55, 1996.

수평 및/또는 수직 홀 센서의 최종 테스트 및 교정에 사용되는 통합 코일은 최소한 수 mT 범위에서 충분히 큰 자기장을 유도하는 데 필요하다. 코일 효율은 유도 자기장 세기를 코일 전류로 나눈 비율로 정의된다. 최종 테스트 또는 교정 절차 동안 통합 코일에 인가되는 최대 코일 전류는 코일에 사용되는 CMOS 금속 층의 일렉트로마이그레이션 성능에 의해 제한될 수 있다. 더 중요한 것은 테스트 중 홀 센서 요소의 자체 발열을 고려해야 한다는 것이다. 이러한 이유로 통합 코일에 대해 높은 코일 효율을 달성하는 것이 중요하다.

또한 통합 코일에 의해 유도된 자기장은 테스트 중인 홀 센서 요소 영역에서 균일해야 한다. 이는 수평 홀 센서에 대해 어느 정도 달성될 수 있지만(코일 형성을 위해 표준 금속 층을 사용함으로써), 균일하고 균질한 자기장이 형성되도록 수직 홀 센서에 대한 인덕터 코일을 형성하는 방법은 알려져 있지 않고, 이는 수직 홀 센서의 홀 플레이트에서 유도된다.

따라서, 본 발명의 목적은 개선된 홀 통합 센서, 특히 최종 테스트 및 교정을 위한 적어도 통합 코일을 갖는 것을 제공하는 것이다.

본 발명에 따르면, 첨부된 특허청구범위에 정의된 바와 같이 홀 통합 센서 및 대응하는 제조 공정이 결과적으로 제공된다.

도 1a는 본 발명의 실시예에 따른 홀 통합 센서의 평면도이다.
도 1b는 도 1a의 홀 통합 센서의 단면도이다.
도 1c 및 도 2는 본 실시예의 실시예에 따른 홀 통합 센서의 추가 평면도이다.
도 3a는 본 발명의 다른 실시예에 따른 홀 통합 센서의 단면도이다.
도 3b 및 3c는 도 3a의 홀 통합 센서의 평면도이다.
도 4a는 본 발명의 또 다른 실시예에 따른 홀 통합 센서의 평면도이다.
도 4b는 도 4a의 홀 통합 센서의 단면도이다.
도 5a는 본 발명의 또 다른 실시예에 따른 홀 통합 센서의 평면도이다.
도 5b는 도 5a의 홀 통합 센서의 단면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 홀 통합 센서의 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 홀 통합 센서의 평면도이다.
도 8a는 본 발명의 또 다른 실시예에 따른 홀 통합 센서의 평면도이다.
도 8b는 도 8a의 홀 통합 센서의 단면도이다.
도 9a는 본 발명의 또 다른 실시예에 따른 홀 통합 센서의 평면도이다.
도 9b는 도 9a의 홀 통합 센서의 단면도이다.
도 10a는 본 발명의 또 다른 실시예에 따른 홀 통합 센서의 평면도이다.
도 10b는 도 10a의 홀 통합 센서의 단면도이다.
도 11-14는 본 발명의 또 다른 실시예에 따른 홀 통합 센서의 평면도이다.
도 15a는 본 발명의 또 다른 실시예에 따른 홀 통합 센서의 단면도이다.
도 15b-15d는 도 15a의 홀 통합 센서의 평면도이다.
도 16-18은 본 발명의 또 다른 실시예에 따른 홀 통합 센서의 평면도이다.
도 19-20은 본 발명의 또 다른 실시예에 따른 홀 통합 센서의 단면도이다.
도 21a-21m은 대응하는 제조 공정의 연속적인 단계에서 통합된 홀 센서의 단면도이다.

다음에 상세히 논의될 바와 같이, 본 해결방법은 CMOS와 완전히 호환되는 공정 단계 및 재료를 사용하여 통합된 홀 센서의 제조를 고려한다.

도 1a, 1b 및 1c는 본 해결방법의 제1 실시예를 도시한다. 홀 센서 제품(100)은 교정 및 테스트를 위한 코일이 장착된 수직 홀 센서를 포함한다. 도 1a는 x-z 평면에서 홀 센서 제품(100)의 에어리얼 이미지를 제공한다. 1B에서 1B'로의 x-방향에 평행한 절단부가 1B-1B'로 표시되고 도시된다. 도 1b는 절단부(1B-1B')를 따른 홀 센서 제품(100)의 단면을 도시한다. 도 1b에는 2개의 절단부가 표시되어 있다. 1A에서 1A'로의 제1 절단부는 1A-1A'로 표시되고 1C-1C'로 표시되는 제2 절단부는 1C-1C'로 도시된다. 두 절단부 각각은 y 방향을 따라 원점에서 이동된 x-z 평면에 평행한 평면에 해당한다. 도 1a는 절단부(1A-1A')의 홀 센서 제품(100)을 도시한다. 도 1c는 절단부(1C-1C')에서 홀 센서 제품(100)의 다른 에어리얼 이미지이다. 홀 센서 제품(100)은 수직 홀 요소의 테스트 및 교정 전용 온칩 코일 및 수직 홀 요소를 포함한다.

도 1b를 참조하면, 수직 홀 요소는 반도체 기판(101)을 갖는 웨이퍼(10) 상에 형성된다. 반도체 기판(101)은 바람직하게는 실리콘 기판이지만, 다른 반도체 재료도 고려될 수 있다. 반도체 기판(101)은 제1 전도성 유형을 가지며, 바람직하게는 n형이다. 도 2를 더 참조하면, 반도체 기판은 101a로 표시된 제1 표면을 갖는다. 제1 표면(101a)에는 제1 전도성 유형을 갖는 2개의 고 도핑 영역(1, 2)이 형성된다. 2개의 고 도핑 영역(1 및 2)은 표면(101a)에서 반도체 기판(101)으로 연장된다. 고 도핑 영역(1 및 2)은 포토 마스크 이온 주입 및 후속하는 급속 열 어닐링과 같은 일반적인 CMOS 제조 기술에 의해 형성될 수 있다. 유전체 층(104)은 제1 표면(101a) 상에 배치된다. 유전체 층(104)은 프리메탈 유전체 층을 구성하고 실리콘 질화물, 실리콘 산화물, 포스포실리케이트 유리, 보로포스포실리케이트 유리 또는 다른 적절한 유전체 재료로 구성될 수 있다. 유전체 층(104)은 또한 위에서 주어진 바와 같은 재료 조성을 갖는 유전체 층의 스택을 포함할 수 있다. 고 도핑 영역(1)이 점유하는 표면(101a)의 일부 내에서, 유전체 층(104)은 기판 표면(101a)까지 아래로 연장하는 개구를 갖는다. 동일한 방식으로, 고 도핑 영역(2)이 차지하는 반도체 표면(101a)의 일부 내에 위치된 유전체 층(104)에 제2 개구가 제공된다. 제2 개구는 기판 표면(101a)까지 연장된다. 제1 금속 층(110)은 유전체 층(104) 상에 배치된다. 제1 금속 층(110)은 많은 CMOS 제조 공정에서 공통적인 알루미늄계 금속 층일 수 있다. 도 2에 도시된 바와 같이, 알루미늄 기반 금속 층은 유전체 층(104)의 두 개구를 충진한다. 대안적으로, 2개의 개구는 또한 텅스텐 기반 층에 의해 채워질 수 있는 반면, 금속 층(110)은 알루미늄 기반이거나 대안적으로 구리 기반이다. 금속 층(110)에 대해 서로 다른 금속화 방식이 채택될 수 있으며, 이는 모두 당업계에 잘 알려져 있다. 금속 층(110)은 도 1b에 도시된 바와 같이 부분(110b, 112, 111, 111b)을 남기는 구조로 되어 있다. 금속 부분(111, 112)은 고 영역(1, 2)과 각각 접하고 있다. 고 도핑된 영역(1 및 2)은 수직 홀 센서의 두 단자를 형성하며, 둘 다 기판(101)의 제1 표면(101a)에 형성된다. 금속 부분(111, 112)은 각각 홀 단자(1, 2)에 접근하도록 배선 및 전기 접촉부를 제공한다. 유전체 층(104) 상에 배치된 2개의 홀 단자 각각에 대한 금속 배선은 수직 홀 센서 영역 내에서 또한 수직 홀 센서 부근에서 x 방향으로 배향된다. 금속 부분(110b, 111b)은 수직 홀 센서를 둘러싸는 금속 코일의 부분이며, 이는 이하에서 더욱 분명해질 것이다. 금속 층(110)은 제1 금속간 유전체를 형성하는 제2 유전체 층(105)에 매립된다. 유전체 층(105)에 적합한 재료는 실리콘 산화물 또는 고유전율 유전체 재료이다. 비아(121b)는 유전체 층(105)에 형성된다. 제2 금속 층(130)은 유전체 층(105) 상에 배치되고 금속 부분(130b)을 남기도록 구성된다. 제2 금속 층에 대해 일반적인 금속화 방식을 사용할 수 있다. 비아(121b)는 텅스텐계 층으로 채워질 수 있고, 금속 층(130)은 알루미늄계 또는 구리계일 수 있다. 비아(121b)는 또한 금속간 유전체(105) 상에 배치된 알루미늄계 금속 층(130)으로 채워질 수 있다. 도 1b에 도시된 금속 구조를 형성하기 위해 일반적인 제조 공정이 적용될 수 있다. 제2 금속 층은 유전체 층(106)에 매립되며, 유전체 층(106)은 실리콘 산화물 또는 고유전율 유전체 및 실리콘 산화물을 포함하는 스택으로 구성될 수 있다. 비아(121b)는 금속 부분(111b)와 접한다. 금속 부분(110b), 금속 부분(111b), 비아(121b) 및 금속 부분(130b)은 기판(101)의 제1 표면에서 수직 홀 요소를 둘러싸는 코일의 일부를 구성한다. 웨이퍼(10)는 제2 웨이퍼(20) 상에 유전체 층(106)의 상부 부분과 접한다. 제2 웨이퍼(20)는 캐리어 웨이퍼일 수 있고, 예를 들어 제2 웨이퍼(20)는 저렴한 실리콘 웨이퍼일 수 있다. 대안적으로, 제2 웨이퍼(20)는 수직 홀 요소를 동작시키는 데 필요한 통합 회로를 포함하는 CMOS 웨이퍼일 수 있다. 이 경우에, 웨이퍼(20)는 CMOS 장치가 형성되는 실리콘 기판, 및 금속화 스택을 포함한다. 웨이퍼(20) 상의 금속화 스택은 유전체 층에 매립된 복수의 금속 층을 포함할 수 있다. 이 경우에, 웨이퍼(10)는 실리콘 웨이퍼(20) 상에 배치된 유전체 층의 상부 표면 상에 유전체 층(106)의 상부 표면과 함께 부착된다. 더욱이, 전기적 접촉은 웨이퍼(20)의 제1 표면 상에 및 웨이퍼(20) 상에 형성된 금속 층들 사이에 제공된다. 이러한 전기적 접촉은 하이브리드 결합 또는 당업계에 공지된 다른 방법에 의해 달성될 수 있다. 캐리어로서 웨이퍼(20)를 사용하여, 웨이퍼(10)는 후방 측면으로부터, 즉 제1 표면(101a)에 대향하는 측면으로부터 박형화된다. 반도체 기판(101)의 얇은 층만 남도록 웨이퍼 재료의 많은 부분이 제거된다. 제1 표면(101a)에 대향하는 결과적인 제2 기판 표면은 도 1b에서 101b로 표시된다. 기판 층(101)의 제2 표면(101b)은 제1 표면(101a)과 평행하다. 나머지 반도체 기판(101)의 두께는 바람직하게는 10 마이크로미터 내지 50 마이크로미터의 범위일 수 있지만, 더 낮거나 더 높은 두께 값이 또한 고려될 수 있다. 2개의 고 도핑 영역(3, 4)은 기판(101) 내로 연장되는 제2 표면(101b)에 배치된다. 고 도핑 영역(3, 4)은 기판 층(101)의 전도성 유형인 제1 전도성 유형을 갖는다. 제품(100)에서 수직 홀 효과 요소의 경우, 고 도핑 영역(3)은 제1 표면(101a)에서 고 도핑 영역(2)의 반대편에 형성될 수 있고, 고 도핑 영역(4)은 제1 표면(101a)에서 고 도핑 영역(1)의 반대편에 형성될 수 있다. 도 1a는 절단부(LA-1A')를 따라 제2 표면(100b)의 x-z 평면에서 홀 센서 제품(100)을 도시한다. 도 1a에서 볼 수 있는 바와 같이, 고 도핑된 영역(3 및 4)는 z 방향을 따라 스트라이프를 형성한다. 제품(100)의 수직 홀 요소의 경우, 제1 표면(100a) 상의 고 도핑 영역(1 및 2)은 또한 z-방향으로 배향된 스트라이프를 형성한다. 고 도핑된 영역(1, 2, 3 및 4)은 모두 동일한 측면 치수를 가질 수 있다. 제2 표면(100b)의 고 도핑 영역(3, 4)은 포토 마스킹된 이온 주입에 이어 레이저 열 어닐링에 의해 형성될 수 있다. 레이저 열 어닐링을 사용하면 제1 표면의 금속화에 해를 끼치지 않고 제2 표면에서 도핑을 활성화할 수 있다. 고 도핑된 영역(3 및 4) 뿐만 아니라 고 도핑된 영역(1 및 2)는 유전체 구조(109)에 의해 둘러싸여 있다. 유전체 구조(109)는 기판 층(101)의 제2 표면(101b)에서 제1 표면(101a)까지 연장된다. 도 1a에서 측면 인클로저는 유전체 구조(109)에 의한 고 도핑 영역(3, 4)이 도시되어 있다. 유전체 구조(109)에 의해 횡방향으로 둘러싸인 기판 층(101)의 부분은 도 1a 및 1b에서 103으로 표시된다. 기판 층(101)의 부분(103)은 제품(100)의 수직 홀 요소의 홀 센서 영역(홀 플레이트)이다. 유전체 구조(109)는 깊은 트렌치 분리 공정에 의해 확립될 수 있다. 유전체 구조(109)의 유전체 재료는 실리콘 산화물일 수 있다. 깊은 트렌치 분리 공정은 당업계에 잘 알려져 있다. 다시 도 1b를 참조하면, 제1 유전체 층(107)이 제2 표면(101b) 상에 배치된다. 유전체 층(107)은 기판 층(101)의 제2 측면 상에 프리 메탈 유전체 층을 제공한다. 제1 측면 상의 예비금속 프리 메탈 유전체 층(104)에 사용되는 것과 유사한 재료 또는 재료 조성은 유전체 층(107)에 대해서도 동등하게 고려될 수 있다. 제1 관통 실리콘 비아(140b)는 유전체 층(107)의 상부 표면으로부터 층(107)을 통해, 기판 층(101)을 통해, 그리고 제1 표면(101a) 상의 유전체 층(104)을 통해 연장되어 형성되어 상부에 배치된 제1 금속 층의 금속 부분(110b)에 도달한다. 관통 실리콘 비아(140b)는 텅스텐 기반 금속 층 또는 보다 바람직하게는 구리 기반 금속 층일 수 있는 금속 층으로 충진된다. 관통 실리콘 비아의 금속 충진은 유전체 라이너(181)에 의해 반도체 기판(101)과 전기적으로 분리된다. 유전체 라이너는 산화규소 또는 다른 적절한 절연 재료로 구성될 수 있다. 제2 관통 실리콘 비아(141b)는 기판을 통해 유전체 층(107)의 상부 표면으로부터 금속 층(110)의 금속 부분(111b)까지 연장하여 형성된다. 관통 실리콘 비아의 형성은 당업자에게 공지되어 있다. 제1 측면과 유사하게, 표면(101b)으로 연장되고 고도핑 영역(3, 4)에 각각 접근을 제공하는 유전체 층(107)에 2개의 접촉 개구가 형성된다. 도 1b의 설명을 계속하면, 제1 금속 층(150)이 제2 기판 표면(101b) 상의 예비 금속 유전체 층(107) 상에 배치된다. 2개의 트렌치는 층(150)의 금속으로 충진된다. 유사한 공정 및 재료가 제1 표면 상의 금속 층(110)에 대해 적용될 수 있다. 4개의 금속 부분(150b, 153, 154, 151b)이 도 1b에 도시되어 있다. 금속 부분(150b)는 관통 실리콘 비아(140b)의 금속 충진재와 접한다. 금속 부분(151b)는 관통 실리콘 비아(141b)의 금속 충진재와 접한다. 금속 부분(153)은 제2 표면(101b) 상에 배치된 2개의 홀 단자 중 하나를 형성하는 고 도핑 영역(3)과 접촉한다. 금속 부분(154)은 제2 표면(101b) 상에 배치된 2개의 홀 단자 중 다른 하나를 형성하는 고 도핑 영역(4)과 접촉한다. 금속 부분(153, 154)은 2개의 홀 단자(3, 4)를 위한 배선을 포함한다. 배선은 z-방향으로 배향된다. 금속 층(150)은 제1 금속간 유전체 층(108)에 매립된다. 기판(101)의 제1 표면 상의 제1 금속간 유전체(105)와 유사한 공정 및 재료가 적용될 수 있다. 금속간 유전체(108)를 통해 형성된 비아(160b)는 금속 부분(150b)에 대한 접촉을 제공한다. 유전체 층(108)을 통한 제2 비아(161b)는 금속 부분(151b)에 대한 접촉을 제공한다. 제2 금속 층(170)은 금속간 유전체(108) 상에 배치되고 비아(160b)와 비아(161b)를 전기적으로 연결하도록 구성된다. 전기적 연결은 금속 부분(170b)에 의해 확립된다. 도 1c에서 금속 부분(107b)과 비아(160b, 161b)는 절단부(1C-1C')를 따라 x-z 평면으로 도시되어 있다. 비아를 금속으로 채우고 금속 부분(170b)을 형성하기 위한 공정 및 재료는 기판의 제1 표면 상의 제2 금속 층에 대한 것과 유사할 수 있다. 마지막으로, 유전체 층(182)은 제2 금속 층(170) 및 금속간 유전체 층(108) 상에 배치된다. 유전체 층(182)은 최종 패시베이션 층의 역할을 하고 실리콘 질화물 또는 실리콘 산질화물 층을 포함할 수 있다. 수직 홀 요소는 4-폴드 대칭이 획득되는 방식으로 반도체 기판 층(101)의 2개의 대향 표면에 배열된 4개의 단자를 갖는다. 작동 중에 구동 전류는 단자(1)에서 단자(3)로 강제될 수 있다. 전류는 대각선 방향으로 반도체 층(101)을 통해 흐르고 여기서 전류 흐름은 유전체 구조(109)에 의해 제한된다. 홀 전압은 단자(2, 4) 사이에서 캡처될 수 있다. 측정된 홀 전압은 z 방향의 자기장 성분을 나타낸다. 마찬가지로, 구동 전류는 단자(2)와 단자(4)에서 강제될 수 있고 홀 전압은 홀 단자(3, 1) 사이에서 캡처될 수 있다. 다시 말하지만, 측정된 홀 전압은 z 방향의 자기장 성분을 나타낸다. 더욱이, 구동 전류는 역전될 수 있으므로 총 4개의 서로 다른 작동 단계가 z-방향으로 자기장의 동일한 구성 요소를 결정하도록 설정할 수 있다. 수직 홀 센서의 작동에는 전압 신호의 조절 및 증폭을 위한 복잡한 회로가 필요하다. 필요한 통합 회로는 반도체 웨이퍼(10)의 제1 표면(101a) 상에 형성될 수 있거나 제 2 반도체 웨이퍼(20) 상에 제공될 수 있다. 어떤 경우에도, 추가 관통 실리콘 비아는 제1 측면으로부터 제2 표면(101b) 상에 배열된 홀 단자(3 및 4)에 접근하기 위해 필요할 수 있다. 이러한 수직 연결과 필요한 통합 회로는 도 1a 및 1b에 표시되지 않는다. 도 1b에 도시된 바와 같이, 수직 홀 요소 주위에 직사각형 코일이 웨이퍼(10)에 형성된다. 코일은 금속 와이어 및 패드(110b), 관통 실리콘 비아(140b), 금속 패드(150b), 비아(160b), 금속 와이어(170b), 비아(161b), 금속 패드(151b), 관통 실리콘 비아(141b), 금속 패드(111b), 비아(121b) 및 금속 배선(130b)을 포함한다. 직사각형 코일은 x-y 평면에 있다. 전류가 코일에 공급되어 시계 반대 방향으로 흐르면 자기장이 유도된다. 자기장은 z 방향으로 향하는 코일 내부에 있다. 유도 자기장의 강도는 공급 전류와 인덕터 코일의 기하학적 구조에 따라 달라진다. 코일에 의해 유도된 자기장은 z 방향의 자기장 성분에 민감한 수직 홀 요소에 의해 측정될 수 있다. 도 1b로부터 명백한 것은 수직 홀 요소의 홀 플레이트(103) 내부에 거의 균일한 자기장이 유도되도록 코일이 x-y 평면에 배열될 수 있다는 것을 알 수 있다. 제2 표면 상의 유전체 층(107, 108)의 두께는 각각 유전체 층(104, 105)과 동일한 두께 값을 갖도록 선택될 수 있다. 이러한 방식으로, 금속 부분(170b)은 금속 부분(130b)과 동일한 홀 플레이트(103)에 대한 수직 거리를 갖는다. 더욱이, 관통 실리콘 비아(140b, 141b)는 홀 플레이트(103)에 대해 동일한 횡방향 거리를 갖도록 배치될 수 있다. 또한, 홀 플레이트에 대한 관통 실리콘 비아(140b 및 141b)의 거리는 104와 105의 결합된 층 두께와 동일하다. 도 1a에 도시된 바와 같이, 제품(100)의 수직 홀 요소는 z-방향으로 일렬로 배열된 7개의 인덕터 코일과 함께 장착될 수 있다. 각 코일은 도 1B와 같이 x-y 평면에 평행한 평면에 있다. 절단부(1A-1A')를 따라 x-z 평면에 코일이 있는 수직 홀 요소를 나타내는 도 1A에서 코일에 속하는 관통 실리콘 비아가 도시된다. 도 1b와 관련하여 이미 논의된 바와 같이, 관통 실리콘 비아(140b, 141b)는 코일(도 1b에 도시된 것)에 속한다. 관통 실리콘 비아(140a, 141a)는 다른 코일에 속하고, 관통 실리콘 비아(140c, 141c)는 또 다른 코일에 속하며, 관통 실리콘 비아(140d, 141d), 관통 실리콘 비아(140e, 141e), 관통 실리콘 비아(140f, 141f) 및 관통 실리콘 비아 (140g 및 141g)의 경우에도 동일하다. 7개의 코일은 x-y 평면 내의 전류 방향이 7개의 단일 코일 모두에 대해 동일한 방식으로 직렬로 연결될 수 있다(즉, 시계 반대 방향 또는 시계 방향). 이러한 방식으로 7개의 개별 코일은 하나의 결합된 코일의 와인딩을 형성한다. 또한 단일 코일 또는 와인딩에 의해 유도되는 자기장은 동일한 방향을 갖는다. 각 단일 코일 또는 와인딩은 x-y 평면에 평행하게 배열되고 단일 코일의 직렬 연결은 수직 홀 요소의 일정 거리에서 설정된다. 당업자는 단일 코일 사이에 직렬 연결을 제공하는 방법을 이해할 것이다. 직렬 연결은 제1 및 제2 금속 층(110, 130)과 각각의 비아에 의해 형성될 수 있다. 도 1a에서 볼 수 있듯이 7개의 와인딩은 동일한 간격으로 배치되어 있다. 와인딩은 홀 플레이트(103)가 차지하는 영역에 걸쳐 z-방향으로 거의 균질한 자기장이 유도되도록 배열될 수 있다. 홀 센서 제품(100)에서 수직 홀 요소의 홀 플레이트(103)는 다중와인딩 코일의 내부에 놓여 있다. 코일의 내부(내부 체적)는 코일 와인딩으로 둘러싸인 공간의 체적으로 이해된다. 도 1b에서, x-y 평면에 평행한 절단에서 보여지는 바와 같이 코일의 내부는 1001로 표시되고 표시된다. 도시된 바와 같이, 홀 플레이트(103)는 코일의 내부 체적(1001)의 내부에 완전히 배치된다. 도 1a와 같이 x-z 평면에 평행한 절단도 마찬가지이다. 홀 플레이트(103)는 (다중 와인딩) 코일의 내부 체적(다시 1001로 표시됨)의 내부에 완전히 배치된다. 도 2는 200으로 표시된 또 다른 홀 센서 제품을 나타내며 테스트 및 교정용 코일이 장착된 수직 홀 요소가 있다. 도 2는 (홀 센서 제품(100)의 도 1B와 같이) 기판(101)의 제2 표면(101b)을 따라 x-z 평면에 평행한 홀 센서 제품의 2차원 절단부를 제공한다. 수직 홀 센서의 두 단자를 정의하는 고 도핑된 영역(3 및 4)가 도시된다. 홀 센서 영역(103)은 유전체 구조(109)에 의해 횡방향으로 한정된다. 제품(100)의 수직 홀 센서와 비교하여, 제품(200)의 수직 홀 센서는 z-방향으로 더 낮은 폭을 갖는다. 도 2에는 두 쌍의 관통 실리콘 비아가 도시된다. 관통 실리콘 비아(140a, 141a)를 포함하는 제1 쌍은 제1 와인딩에 속한다. 관통 실리콘 비아(140b, 141b)를 포함하는 제2 쌍은 코일의 제2 와인딩에 속한다. 제1 와인딩과 제2 와인딩은 모두 x-y 평면에 있다. 홀 센서 제품(100)에서와 같이 와인딩은 코일에 공급되는 전류가 동일한 방향(즉, x-y 평면에서 시계 방향 또는 반시계 방향)으로 각 와인딩을 통해 흐르도록 연결된다. 도 2에서 관통 실리콘 비아(140a, 141a) 사이의 간격은 a로 표시된다. 길이(a)는 x 방향으로 직사각형 인덕터 코일의 내부 길이이다. z 방향으로 2개의 직사각형 와인딩의 간격은 도 2에서 d로 도시된다. 간격(d)이 a/2에 가깝게 선택하면 대략 Helmholtz 구성이 얻어진다. 당업자에게 알려진 바와 같이, 길이가 a인 2차 와인딩의 경우 두 와인딩 사이의 거리(d)가 0.544*a로 선택되면 거의 Helmholtz 특성이 얻어진다. 더 알려진 바와 같이, 전류가 흐르면 Helmholtz 코일의 내부에 균일한 자기장이 유도된다. 도 2에 도시된 바와 같이, 제품(200)의 수직 홀 요소의 홀 플레이트(103)는 2개의 코일의 내부(1001)에 완전히 놓여 있다. 추가적인 홀 센서 제품(300)이 도 3a, 3b 및 3c에 도시되어 있다. 홀 센서 제품(300)은 교정 및 테스트를 위한 코일이 장착된 수평 홀 센서를 포함한다. 도 3a는 x-y 평면에 평행한 홀 센서 제품(300)의 단면 이미지를 제공한다. 도 3b 및 3b는 y-방향을 따른 2개의 상이한 위치에서의 홀 센서 제품(300)의 에어리얼 이미지이다. 도 3b는 기판의 제2 표면(101b)에서 x-z 평면의 제품(300)을 도시한다. 이 절단부는 3C-3C'로 표시되며 도 3a에 도시된다. 도 3c는 3B-3B'로 표시된 x-z 평면에 평행한 제2 절단부를 도시한다. 도 3b 및 3c에서, 3A에서 3A'로의 절단선이 표시되어 있다. 절단부(3A-3A')는 도 3a에 도시된다. 도 3c를 참조하면, 4개의 고 도핑 영역(1, 2, 3, 4)이 기판(101)의 제2 표면(101b)에 형성된다. 마찬가지로, 4개의 고 도핑 영역(1', 2', 3' 및 4')이 기판(101)의 제1 표면(101a)에 형성된다. 도 3a에서 알 수 있는 바와 같이, 기판(101)의 2개의 대향 표면에 형성된 고 도핑 영역(1, 1')은 x-y 평면에서 동일한 위치를 갖는다. 추가로 알 수 있는 바와 같이, 고 도핑 영역(2 및 2')은 x-z 평면에서 동일한 위치를 갖는다. 고 도핑 영역(3, 3')은 x-z 평면에서 동일한 위치를 가지며 고 도핑 영역(4, 4')에 대해서도 동일하게 유효하다. 도 3a를 추가로 참조하면, 전기 접촉부 및 배선 부분(151, 111', 152 및 112')이 각각 고 도핑된 영역(1, 1', 2 및 2')에 액세스하도록 설정된다. 고 도핑 영역(3, 3', 4, 4')에 대해서도 유사한 전기 접촉부 및 배선 부분이 제공된다. 유전체 구조(109)는 기판의 제2 표면(101b)으로부터 제1 표면(101a)까지 연장되어 배치된다. 도 3c에 도시된 바와 같이, 유전체 구조는 기판(101)의 부분(103)을 둘러싸고, 부분(103)은 수평 홀 요소의 홀 플레이트를 정의한다. 모든 고 도핑 영역은 홀 플레이트(103)에 형성된다. 고 도핑 영역(1, 1')은 배선 부분(151, 111')과 도 3a에 도시되지 않은 관통 실리콘 비아에 의해 전기적으로 연결된다. 당업자는 고도핑된 영역(1 및 1') 사이의 수직 전기 연결이 어떻게 설정될 수 있는지 쉽게 이해할 수 있을 것이다. 동일한 방식으로, 고 도핑 영역(2, 2')도 전기적으로 연결된다. 그리고 동시에, 고 도핑 영역(3, 3')도 전기적으로 연결된다. 고 도핑된 영역(4, 4')도 이러한 방식으로 전기적으로 연결된다. 필요한 4개의 관통 실리콘 비아는 유전체 구조(109)에 의해 제한된 홀 플레이트(103) 외부에 위치된다. 쌍(1, 1')은 수평 홀 요소의 제1 홀 단자를 구성한다. 쌍(2, 2')은 수평 홀 요소의 제2 홀 단자를 구성한다. 쌍(3, 3')은 수평 홀 요소의 제3 홀 단자를 구성하고 쌍(4, 4')은 수평 홀 요소의 제4 홀 단자를 구성한다. 도 3c를 더 참조하면, 수평 홀 요소의 홀 플레이트(103)는 정사각형 형상을 갖는다. 고 도핑된 영역(1, 2, 3 및 4)은 정사각형 홀 플레이트(103)의 네 모서리에 배치된다. 수평 홀 요소에 대한 다른 레이아웃이 고려될 수 있다. 특히 홀 플레이트는 십자형의 4개 끝에 4개의 단자가 배치된 그리스 십자형(Greek cross)을 가질 수 있다. 작동 중에 구동 전류는 홀 단자(1, 1')에서 홀 단자(3, 3')로 공급될 수 있다. x-z 평면에서 이 구동 전류는 2차 형상의 홀 플레이트(103)를 통해 대각선으로 흐른다. 그런 다음 홀 단자(2, 2')와 (4, 4') 사이에서 홀 전압이 캡처된다. 홀 전압은 y 방향의 자기장을 나타낸다. 다른 동작 모드에서, 구동 전류는 홀 단자(2, 2')에서 홀 단자(4, 4')로 공급될 수 있고 홀 전압은 단자(1, 1')와 (3, 3') 사이에 검출될 수 있다. 다시 말하지만, 측정된 홀 전압은 y 방향으로 향하는 자기장을 나타낸다. 위의 작동 모드에서 현재 방향을 반대로 하면 두 가지 추가 작동 모드가 제공된다. 도 3a로 돌아가서, 캐리어 웨이퍼(20)를 향하는 기판(101)의 제1 표면에 적어도 2개의 금속 층이 도포된다. 제1 금속 층(110)은 논의된 바와 같이 제1 표면(101a)에 형성된 홀 단자에 대한 전기적 연결을 제공하는 데 사용된다. 또한, 적어도 2개의 금속 층이 기판(101)의 제2 면(101b) 상에 도포된다. 제1 금속 층(150)은 제2 표면(101b)에 형성된 홀 단자에 전기적 연결을 제공하는 데 사용된다. 홀 플레이트(103)가 차지하는 영역을 둘러싸는 2개의 코일이 형성된다. 웨이퍼(10)의 제1 표면 상의 제2 금속 층(130)과 함께 제1 코일(130a)이 형성된다. 제2 측면 상의 제2 금속 층(170)에 의해 제2 코일(170a)이 형성된다. 도 3b에서 코일(170a)은 x-z 평면(절단부 3B-3B')으로 도시된다. 코일은 도 3b에 도시된 바와 같이 정사각형 형상을 가질 수 있지만, 예를 들어 육각형 형상 또는 원형 형상과 같은 다른 형상도 가능하다. 도 3b의 코일(170a)은 하나의 와인딩만을 갖지만, 코일은 하나 이상의 와인딩을 가질 수 있다. 제1 코일(130a)과 제2 코일(170a)은 동일한 방식으로 형성되는 것이 바람직하다. 구체적으로, 제1 인덕터 코일(130a)과 제2 코일(170a)은 바람직하게는 서로 마주하고, 동일한 와인딩 수, 동일한 선폭, 동일한 내부 반경 및 동일한 외부 반경을 갖도록 형성될 수 있다. 더욱이, 바람직하게는 제2 금속 층(130, 170)의 형성을 위해 기판 층(101)의 양면에 동일한 공정 및 재료가 사용되어, 두 인덕터 코일의 직렬 저항이 거의 동일하다. 더욱이, 바람직하게는 유전체 층(104 및 105)의 결합된 두께는 유전체 층(107 및 108)의 결합된 두께와 동일하다. 관통 실리콘 비아(도시되지 않음)에 의해, 2개의 코일은 하나의 코일의 2개의 와인딩을 형성하도록 직렬로 연결된다. 연결은 x-z 평면의 전류 방향이 두 와인딩에 대해 동일한 방식으로 설정된다. 코일을 통해 반시계 방향으로 전류가 공급되면 자기장이 유도되며 이는 y 방향으로 배향된다. 이러한 방식으로 코일은 수평 홀 요소에 의해 측정되는 자기장을 생성한다. 수평 홀 요소의 홀 플레이트(103)는 와인딩(130a, 170a)을 포함하는 코일의 내부에 다시 놓여 있다. 참고로 코일의 내부 체적은 도 3a 및 도 3b에 1001로 표시되어 있다.

도 4a 및 도 4b에 도시된 바와 같이, 홀 센서 제품(400)은 테스트 및 교정을 위한 온칩 코일이 장착된 수직 홀 요소를 포함한다. 도 4a는 홀 센서 제품의 에어리얼 이미지이고 도 4b는 단면 이미지이다. 에어리얼 이미지에 대한 절단부 위치는 이번에는 기판(101)의 제1 표면(101a)을 따른 것이다(절단부4A-4A'). 단면 이미지의 절단부위치는 도 4a에 도시된다. 홀 센서 제품(400)은 바람직하게는 제2 전도성 유형(p-형)을 갖는 기판 상에 형성된다. 웰(701)은 제1 표면(101a)으로부터 기판 내로 연장되어 형성된다. 웰(701)은 기판의 전도성 유형과 반대되는 전도성 유형, 즉 제1 전도성 유형(n-형)을 갖는다. 제1 전도성 유형을 갖는 복수의 고 도핑 영역(1, 2, 3, 4, 5)이 기판으로 연장되는 제1 표면(101a)에 형성된다. .

고 도핑된 영역(1, 2, 3, 4 및 5)는 웰(701)의 영역 내에 완전히 배치된다. 전기 접촉부 및 배선 부분(111, 112, 113, 114, 115)은 제1 금속 층(110)을 사용하여 형성된다. 웰(701)은 수직 홀 요소의 홀 플레이트(이전에 103으로 표시됨)를 구성하고 고 도핑 영역(1, 2, 3, 4 및 5)은 수직 홀 요소의 홀 단자를 정의한다. 도 4a에 도시된 바와 같이, 홀 단자(1, 2, 3, 4, 5)는 x 축을 따라 일렬로 형성된다. 이러한 수직 홀 요소는 당업계에 알려져 있다. 이의 작업은 여기에서 논의할 필요가 없다. 알려진 바와 같이, 이러한 종류의 수직 홀 요소는 3, 4 또는 5와 같은 다른 수의 홀 요소를 가질 수 있다. 어떤 경우에도 도 4b에 도시된 수직 홀 요소는 z 방향의 자기장에 민감하다. 수직 홀 요소의 테스트 및 교정용 코일은 홀 센서 제품(100)에 대한 것과 동일한 방식으로 설정된다. 다시, 홀 요소의 홀 플레이트(여기서, 웰(701))는 완전히 코일의 내부 체적(1001)의 내부에 놓여 있다.

500으로 표시된 다른 홀 센서 제품이 도 5a 및 5b에 도시되어 있다. 홀 센서 제품(500)은 테스트 및 교정을 위한 온칩 코일이 장착된 수평 홀 요소를 포함한다. 홀 센서 제품(500)은 제2 전도성 유형(p-type)을 갖는 기판(101) 상에 형성된다. 제1 표면(101a)으로부터 연장된 기판에는 제1 전도성 유형을 갖는 웰(701)이 형성된다. 제1 전도성 유형을 갖는 4개의 고 도핑 영역(1, 2, 3, 4)은 웰(701) 내로 연장되는 제1 표면(101a)에 형성된다. x-z 평면에서, 웰(701)은 도 5a에 도시된 바와 같이 정사각형 형상을 가질 수 있다. 또한, 홀 단자를 정의하는 4개의 고 도핑 영역(1, 2, 3, 4)은 정사각형 웰(701)의 4개의 모서리에 위치할 수 있다. 그릭 십자가(Greek cross)와 십자가의 네 모서리에 위치한 4개의 홀 단자의 형상을 웰(701)을 가질 수 있다. 도 5a 및 5b에 도시된 수평 홀 요소는 z-방향으로 배향된 자기장에 민감하다. 홀 센서 제품(500)의 수평 홀 요소의 테스트 및 교정 전용 코일은 홀 센서 제품(300)과 동일한 방식으로 형성된다. 수평 홀 센서의 홀 플레이트는 코일의 내부 체적(1001)의 내부에 완전히 배치된다.

도 6은 홀 센서 제품(100)의 수직 홀 요소와 동일할 수 있는 수직 홀 요소를 포함하는 홀 센서 제품(600)을 도시한다. 도 6은 홀 센서 제품의 단면도를 제공한다. 홀 플레이트(103)와 홀 단자(1, 2, 3, 4)가 있는 수직 홀 요소는 내부 코일과 외부 코일의 두 코일로 둘러싸여 있다. 내부 코일은 금속 부분(110b), 관통형 실리콘 비아(140b), 금속 부분(150), 비아(160b), 금속선(170a), 비아(161b), 금속 부분(151b), 관통형 실리콘 비아(141b), 금속 부분(111b), 비아(121b) 및 금속 라인(130b)에 의해 형성된다. 이 내부 코일은 홀 센서 제품(100)과 관련하여 도 1b에 도시된 코일과 동일한다. 도 6에 도시된 바와 같이, 외부 코일은 금속 구조(114b, 142b, 155b, 162b, 171b, 192b, 270b, 193b, 172b, 163b, 156b, 143b, 115b, 123b, 133b, 223b, 230b)에 의해 형성된다. 외부 코일을 형성하기 위해, 캐리어 웨이퍼(20)와 마주하는 기판의 제1 측면에 추가 금속 층(230)이 추가된다. 금속 층(230)은 유전체 층(106)의 상부 표면에 배치되고 그 자체가 유전체 층(206)에 매립된다.

비아(223b)와 같은 금속 층(130)에 대한 수직 연결이 제공된다. 동일한 라인을 따라, 추가 금속 층(270)이 기판(101)의 제2 측면에 추가된다. 금속 층(270)은 유전체 층(182) 상에 배치되고 192b 및 193b와 같은 비아가 제공된다. 금속 층(270)은 최종 패시베이션 층(193)에 내장되어 있다. 내부 코일과 외부 코일은 직렬로 연결되어 있어 전류가 흐르면 내부 코일과 외부 코일의 전류 방향이 같다(x-y 평면에서 시계 방향 또는 시계 반대 방향). 내부 코일과 외부 코일 사이에 필요한 전기 연결은 도 6에 나와 있지 않는다. 결과적으로 하나의 내부 와인딩과 하나의 외부 와인딩을 갖는 코일이 생성된다. 홀 센서 제품(100)과 유사하게, 복수의 그러한 코일은 z-방향을 따라 배치될 수 있으며, 각각은 x-y 평면에 둘 다 놓인 내부 와인딩 및 외부 와인딩을 포함한다. 복수의 코일이 직렬로 연결되면 내부 및 외부 와인딩 루프가 있는 다중 와인딩 코일이 설정된다. 수직 홀 요소의 홀 플레이트(103)는 결과 코일의 내부에 위치하며, 내부는 도 6에서 다시 1001로 도시된다.

도 7은 홀 센서 제품(700)의 에어리얼 이미지이다. 홀 센서 제품(700)은 유전체 층(105) 상에 배치된 코일 와인딩(130a)(여기서는 도시되지 않음)이 다중 와인딩을 갖는 나선형 코일로서 설정된다는 점에서 및 유전체 층(108) 상에 배치된 코일 와인딩(170a)이 다중 와인딩을 갖는 나선형 코일로서 확립된다는 점에서 홀 센서 제품(300)과 상이하다. 위의 도 7에는 나선형 코일(170a)이 도시되어 있다. 나선형 코일(130a)은 동일하거나 유사한 레이아웃 및 와인딩 수를 가질 수 있다. 홀 센서 제품(300)에서와 같이, 2개의 코일(130a, 170a)은 x-z 평면의 전류 방향이 2개의 나선에 대해 동일하도록 직렬로 연결된다. 직렬 연결은 나선형 코일(130a 및 170a)의 내부 포트 또는 말단을 위한 관통 실리콘 비아 및 가능한 언더패스를 필요로 한다. 언더패스는 각각 제1 금속 층(110, 150)에 의해 형성될 수 있다.

당업자는 직렬 연결을 설정하는 방법을 쉽게 이해할 것이다. 도 7에는 수평 홀 요소도 표시되어 있다. 수평 홀 요소는 제2 표면(101b)을 따른 절단부를 통해 도시된다. 도 7에서 나선형 코일(170a)과 수평 홀 요소는 y축을 따라 2개의 다른 절단부 위치에 속한다. 1001은 나선형 코일(130a, 170a)로 둘러싸인 체적을 나타낸다. 홀 플레이트(103)는 내부 체적(1001)의 내부에 완전히 있다.

도 8a 및 8b에 도시된 홀 센서 제품(800)은 수평 홀 요소를 갖는 다른 제품이며, 이는 예를 들어 홀 센서 제품(300)과 유사하다. 테스트 및 교정을 위한 온칩 코일은 수평 홀 요소를 측면으로 둘러싸는 관통 실리콘 비아(140)에 의해 형성된다. 도 8b는 수평 홀 요소와 주변 코일의 단면 이미지를 제공한다. 제2 표면(101b)의 평면에 놓이는 절단부(8A-8A')가 도시되어 있다. 도 8a에서, 수평 홀 요소 및 주변 코일은 절단부(8A-8A')의 x-z 평면으로 도시된다. 도 8b에 도시된 바와 같이, 코일은 기판의 제1 측면 상의 금속 층(110)의 금속 부분(114), 기판(101)을 통한 관통 실리콘 비아(140) 및 동일한 기판의 제2 면 상의 금속 층(150)의 금속 부분(154)을 포함한다.

관통 실리콘 비아(140)는 유전체 라이너(181)에 의해 기판(101)으로부터 격리된다. 도 8a에서 관통 실리콘 비아(140)는 홀 플레이트(103)로 수평 홀 요소를 횡방향으로 둘러싸는 것으로 도시되어 있다. 전류가 코일에 공급되면, 균질한 자기장이 코일 내부에서 유도된다. 코일 내부에서 유도 자기장의 방향은 x-z 평면에 수직이다. 코일은 정사각형 형상이지만 원형, 팔각형 또는 육각형과 같은 다른 형상도 가능한다. 코일은 기판의 제1 표면 상의 제1 금속 층(110)으로부터 기판의 제2 면 상의 제1 금속 층(150)까지 연장되고, 추가 코일이 홀 요소를 횡방향으로 둘러싸기 때문에, 제1 표면 상의 제2 금속 층 및 코일 외부에서 홀 단자에 액세스하려면 기판의 제2 면에 제2 금속 층이 필요하다.

도 8b에서, 금속 라인(171) 및 비아(161)는 금속 부분(151)에 대한 액세스를 제공하고 따라서 홀 단자(1)에 대한 액세스를 제공한다. 유사하게, 금속 라인(172) 및 비아(162)는 금속 부분(152) 및 따라서 홀 단자(2)에 대한 액세스를 제공한다. 캐리어 웨이퍼(20)를 향하는 기판(101)의 제1 측면 상에서, 금속 라인(131') 및 비아(121')는 금속 부분(111') 및 이에 따라 홀 단자(1')에 대한 액세스를 제공한다. 유사하게, 금속 라인(132') 및 비아(112')는 금속 부분(112') 및 따라서 홀 단자(2')에 대한 액세스를 제공한다. 홀 센서 제품(800)의 코일은 또한 하나 이상의 와인딩을 가질 수 있다. 즉, 나선형 코일은 금속 부분(154), 실리콘 비아(140) 및 금속 부분(114)을 통해 설정될 수 있다. 이 경우, 적어도 하나의 언더패스가 필요하다. 도 8b로부터 명백한 바와 같이, 이러한 언더패스는 금속 층(130) 및 대응하는 비아에 의해 달성될 수 있다. 언더패스는 또한 금속(170) 및 대응하는 비아에 의해 형성될 수 있다. 도 8a 및 도 8b에서 알 수 있는 바와 같이, 수평 홀 요소의 홀 플레이트(103)는 동일한 웨이퍼(10)에 통합된 코일에 의해 둘러싸인 체적(1001)의 내부에 완전히 놓여 있다.

도 9a 및 9b에 도시된 홀 센서 제품(900)은 x-z 평면으로 배향된 3개의 코일 와인딩을 포함하는 테스트 및 교정용 코일이 장착된 수평 홀 요소를 포함한다. 제1 코일 와인딩은 금속 부분(130a)에 의해 형성된다. 이 코일 와인딩은 홀 센서 제품(300)의 코일 와인딩(130a)과 동일할 수 있다. 제2 코일 와인딩은 금속 부분(110a), 관통 실리콘 비아(140a) 및 금속 부분(150a)을 포함한다. 이 코일 와인딩은 홀 센서 제품(800)의 코일과 동일할 수 있다. 제3 코일 와인딩은 금속 부분(170a)에 의해 형성된다. 이 코일 와인딩은 다시 홀 센서 제품(300)의 코일 와인딩(170a)과 동일할 수 있다. 제1, 제2 및 제3 코일 와인딩은 전류가 공급되는 경우 x-z 평면에서 전류 방향이 동일하도록 직렬로 연결된다.

도 10a 및 10b는 수직 홀 요소 및 상기 홀 요소의 테스트 및 교정을 위한 코일을 갖는 홀 센서 제품(1000)을 도시한다. 관통 실리콘 비아(140a-g, 141a-g)가 홀 플레이트(103)로부터 멀리(즉, 더 멀리) 배치된다는 점에서만 홀 센서 제품(100)과 상이하다. 이는 기호 777로 도시된다. 결과적으로, 전류가 다중 와인딩 코일에 공급되면 홀 플레이트(103)에 유도된 자기장은 코일 와인딩의 횡방향 세그먼트, 즉 금속 부분(130a, 170a, 130b, 170b) 등에 의해 크게 생성된다.

당업계에 알려진 바와 같이, 이 구성에서도 기판(101)의 제2 측면 상의 유전체 층(107, 108)의 두께의 합이 캐리어 웨이퍼(20)와 마주하는 기판의 제1 표면 상의 유전체 층(104, 105)의 두께의 합과 동일하도록 제공되는 균일한 자기장이 코일의 내부에 생성될 수 있다. 즉, 금속 라인(170b)과 홀 플레이트(103) 사이의 수직 거리가 홀 플레이트(103)와 금속 라인(130b) 사이의 수직 거리와 동일한 경우, 홀 플레이트(103) 내의 균질한 자기장이 유도될 수 있다.

도 11a에 도시된 홀 센서 제품(1100)은 홀 센서 제품(1000)과 동일한 코일 구성을 갖추고 있지만, 하나 이상의 수직 홀 요소가 코일의 내부에 배치된다. 도 11a에서 H1, H2 및 H3으로 표시된 3개의 수직 홀 요소는 다중 와인딩 코일의 내부를 나타내는 체적(1001) 내부에 배치되는 것으로 도시된다. 도 11a는 기판(101)의 제2 표면(101b)을 따른 절단부를 도시한다. 수직 홀 요소(HI, H2, H3)는 관통 실리콘 비아(140a-g, 141a-g)까지의 거리가 커지도록 모두 배치된다. 큰 간격은 기호 777로 도시된다. 수직 홀 요소(HI, H2 및 H3)는 z 방향의 자기장 성분에 민감하도록 배향된다. 수직 홀 요소(HI, H2 및 H3)의 홀 플레이트는 완전히 다중 와인딩 코일의 내부에 있다.

다중 와인딩 코일은 코일 내부에서 z-방향으로 향하는 균질한 자기장이 유도될 수 있도록 배향된다. 도 11a에는 3개의 수직 홀 요소가 도시된다. 이는 단지 예시일 뿐이다. 일반적으로 말해서, z 방향의 자기장 성분에 민감하도록 배향된 복수의 수직 홀 요소는 자기장이 다음과 같이 되도록 배향되는 다중 와인딩 코일의 내부(1001)에 배치될 수 있고 내부에서 유도되고 z 방향으로 향한다. 유사하게, x-방향의 자기장 성분에 민감하도록 배향된 복수의 수직 홀 요소가 다중 와인딩 코일의 내부(1001)에 배치될 수 있으며, 이는 자기장이 내부에서 유도된 x 방향으로 향한다. 이러한 방식으로 두 방향 각각에 대해 하나의 단일 다중 와인딩 코일에 의해 복수의 수직 홀 요소를 테스트하고 교정할 수 있다. 이 접근 방식은 수평 홀 요소의 경우로 확장될 수 있다. 홀 센서 제품(300)(도 3a)에서 코일 와인딩(130a, 170a)의 내부 반경은 2개의 코일 와인딩 내부에 복수의 수평 홀 요소가 배치될 수 있도록 충분히 크게 설정될 수 있다.

이는 예로서 HI, H2, H3 및 H4로 표시된 4개의 수평 홀 요소가 테스트 및 교정 코일의 내부(1001)에 배치되는 도 11b에 도시되어 있다. 테스트 및 교정용 코일은 와인딩(170a) 및 와인딩(130a)(미도시)을 갖는다. 이러한 방식으로 하나의 단일 코일로 복수의 수평 홀 요소를 테스트하고 교정할 수도 있다.

도 12a의 홀 센서 제품(1200)에서, HI, H2, H3 및 H4로 표시되는 4개의 수직 홀 요소가 다중 와인딩 코일의 내부(1001)에 배치되어 모든 관통 실리콘 비아(140a-g, 141a-g)까지의 거리가 멀다. 4개의 홀 요소(HI, H2, H3, H4)는 직교 결합된다. 도 12a에서, 홀 요소(HI, H2, H3, H4)의 직교 결합은 OC로 표시된다. 직교 결합은 새로운 홀 요소 또는 홀 센서(H)를 생성한다. 4개의 홀 요소(HI, H2, H3 및 H4)의 직교 결합은 캐리어를 향하는 기판의 제1 표면에 있는 금속 층 사이의 전기적 연결을 포함하여 다양한 전기적 연결을 필요로 한다.

전기 연결부의 일부는 다중 와인딩 코일의 외부에 형성될 수 있다. 그러나, 4개의 홀 요소 모두의 홀 플레이트(103)는 다중 와인딩 코일의 내부(1001) 내부에 배치된다. 홀 센서(H)는 이 다중 와인딩 코일에 의해 테스트되고 교정된다. 도 12a에서, z-방향의 자기장 성분에 민감한 수직 홀 요소가 도시되어 있다. 이는 단지 예시일 뿐이다. 도 12a에서 4개의 홀 요소가 직교 결합되어 있지만, 2개의 홀 요소만 직교 결합되어 새로운 홀 요소 또는 홀 센서(H)가 생성될 수 있다. 더욱이, 2개 또는 4개의 수평 홀 요소가 직교 결합되어 테스트 및 테스트될 수 있다. 위에서 논의한 대로 적절한 코일에 의해 교정된다. 이는 도 12b에 도시된다.

도 13의 홀 센서 제품(1300)에서, 다른 장치는 홀 요소(H)와 함께 다중 와인딩 코일 내부에 배치된다. 예를 들어, 수직 홀 요소(H)가 도 13에 도시되어 있으며, 이는 홀 요소 z축을 따라 자기장 성분에 민감하다. 관통 실리콘 비아(140a-g, 141a-g)는 내부에 z-방향으로 균일한 자기장을 유도하기에 적합한 다중 와인딩 코일에 속한다. 홀 요소(H)의 홀 플레이트는 다중 와인딩 코일의 내부 체적(1001)에 배열된다. D1 및 D2는 홀 요소 이외의 다른 반도체 요소를 나타낸다. 홀 센서 제품(1300)에서 홀 요소의 테스트 및 교정 전용 대형 다중 와인딩 코일 내부 공간은 다른 장치에도 사용된다.

도 14의 홀 센서 제품(1400)에서, 전체 홀(IC)은 다중 와인딩 코일 내부에 배치된다. 도 14에서, IC로 표시된 홀(IC)은 수직 홀 요소가 자기장의 z-성분에 민감하도록 배향된 수직 홀 요소(H)를 포함한다. 홀(IC) 및 홀 요소(H)는 내부에서 z-방향으로 균일한 자기장이 유도되도록 배향된 다중 와인딩 코일의 내부(1001)에 배치된다. 홀(IC)은 자기장의 z-성분에 민감한 하나 이상의 수직 홀 요소를 포함할 수 있다. 홀 센서 제품의 기본 개념은 수평 홀 요소와 테스트 및 교정용 코일을 포함하는 홀(IC)의 경우에도 확장될 수 있다.

다른 홀 센서 제품(1500)이 도 15A, 15B, 15C 및 15D에 도시되어 있다. x-y 평면에 평행한 홀 센서 제품(1500)의 단면 이미지인 도 15a에서, 기판(101)에 배치된 홀 플레이트(103)와 홀 단자(1, 2, 3, 4)를 갖는 수직 홀 요소가 도시되어 있다. 도시된 수직 홀 요소는 외부 자기장의 z 성분에 민감하다. 금속 부분(115)(좌우), 관통 실리콘 비아(145)(좌우), 금속 부분(155)(좌우), 비아(165)(좌우), 비아(125), 및 금속 바(175 및 135)에 의해 형성된 제1 코일의 와인딩 루프가 도시되어 있다. 777로 표시된 바와 같이, 제1 코일의 수직 세그먼트는 도 15a에 도시된 수직 홀 요소로부터 먼 거리, 즉 멀리 떨어져 있다. 도시된 바와 같이 전류가 코일을 통해 공급되면, 와인딩이 x-y 평면에 평행하고, 코일 내부에 z 방향의 자기장이 유도된다.

더욱이, 도시된 수직 홀 요소의 위치, 즉 관통 실리콘 비아(145)로부터 멀리 떨어진 위치에서 자기장은 주로 금속 바(135, 175)를 통한 전류 흐름에 의해 유도된다. 제3 금속 층(230)이 캐리어(20)를 향하는 기판(101)의 제1 측면 및 제3 금속 층(270)이 배열되는 기판의 제2 측면 상에 배열된다.

금속 층(230, 270)에 의해 제2 다중 와인딩 코일이 형성되고, 이 코일의 x-z 평면 배향은 제1 코일에 대해 90도 회전된다. 도 15b는 x-z 평면(절단부(15B-15B'))에 평행한 금속 바(175)의 배향을 보여주는 에어리얼 이미지이다. 도 15c는 x-z 평면(절단부(15C-15C'))에 평행한 금속 바(275)의 배향을 나타내는 에어리얼 이미지이다. 제2 코일의 수직 세그먼트는 임의의 도에도 도시되지 않지만 도 6에서 이러한 수직 세그먼트가 어떻게 설정될 수 있는지 알 수 있다.

도 15a에서 1001은 제1(내부) 및 제2(외부) 다중 와인딩 코일이 공유하는 내부 체적을 나타낸다. 전류(11)가 제1 코일에 공급되면 z 방향의 자기장이 체적(1001)에 유도된다. 전류(12)가 제2 코일에 공급되면 x 방향의 자기장이 체적(1001)에 유도된다. 전류(11 및 12)의 적절한 조정에 의해, z-방향 자기장의 절대값 및 x-방향 자기장의 절대값은 동일할 수 있다. 도 15d는 x-z 평면에 평행한 홀 센서 제품(1500)의 또 다른 절단부를 제공하며, 이번에는 제2 표면(101b)(절단부(15D-15D')을 따른다. 2개의 수직 홀 요소(H1 및 H2)가 2개의 다중 와인딩 코일의 내부(1001)에 배치되며, 하나는 z-방향(HI)의 자기장에 민감하도록 배향되고 다른 하나는 x 방향(H2)으로 자기장에 민감하도록 배향된다. 수직 홀 요소(HI)는 제1(내부) 코일에 의해 테스트 및 교정되고 수직 홀 요소(H2)는 제2(외부) 코일에 의해 테스트 및 교정된다.

홀 센서 제품(1500)의 코일 구성은 원형 수직 홀 요소를 테스트 및 교정하기 위해 홀 센서 제품(1600)에서 사용된다(도 16 참조). 도 16은 제2 표면(101b)을 따른 홀 센서 제품(1600)의 절단부를 도시한다. 145는 제1(내측) 및 제2(외부) 다중 와인딩 코일에 속하는 복수의 관통 실리콘 비아를 나타낸다. 2개의 코일이 공유하는 내부 체적은 1001로 도시된다.

원형 수직 홀 요소(CVH)는 2개의 코일 내부에 배치되어 홀 플레이트(103)가 체적(1001) 내에 완전히 배열된다. 홀 플레이트(103)은 링 형상을 갖고 109로 도시된 2개의 유전체 구조에 의해 횡방향으로 구획된다. 도시된 바와 같이 기판(101)의 제2 표면(101b) 상의 홀 플레이트에 복수의 n개의 홀 단자(1, 2, 3, n)가 형성된다. 제2 복수의 홀 단자(1', 2', 3, n')는 기판의 제1 표면(101a) 상에 형성될 수 있다. 원형 수직 홀 요소(CVH)는 x-z 평면, 즉 기판의 표면(101a 및 101b)에 평행한 외부 자기장에 민감하다. 이러한 유형의 수직 홀 요소는 각도 위치 측정 애플리케이션에 특히 유용한다. 원형 수직 홀 요소(CVH)는 제1(내부) 및 제2(외부) 다중 와인딩 코일의 조합된 작동에 의해 테스트 및 교정된다.

도 17의 홀 센서 제품(1700)에는 홀 요소의 테스트 및 교정을 위한 2개의 코일이 직렬로 연결되어 있다. 도 17을 참조하면, Cl로 표시된 제1 코일이 도시되어 있다. 수직 홀 요소(HI Cl)는 코일(C1)의 내부(1001)에 배치된다. 수직 홀 요소는 z 방향의 외부 자기장에 민감하도록 배향된다. 코일(Cl)은 수직 홀 요소를 테스트하고 교정하는 데 사용된다. 이와 같이, 코일(C1)의 코일 와인딩은 z-방향의 자기장이 그 내부(1001)로 유도되도록 배향된다. C2는 제2 코일을 나타낸다. 코일(C2)의 내부(1001)에 배치된 제2 수직 홀 요소(H2)가 도시되어 있다. 수직 홀 요소(H2)는 x-방향으로 외부 자기장에 민감하도록 배향된다. 수직 홀 요소(H2)의 테스트 및 교정 전용 코일(C2)는 그에 따라 배향된다. 2개의 코일(C1과 C2)은 직렬이고 홀 요소(H1, H2)는 동시에 테스트 또는 교정될 수 있다. 홀 센서 제품(1700)의 기본 개념은 직렬로 연결된 테스트 및 교정용 코일이 3개 이상인 경우에 적용된다. 특히, 3개의 코일(C1, C2 및 C3)을 갖는 것으로 간주될 수 있고 여기서 Cl 및 C2는 도 17과 같이 2개의 수직 홀 요소를 테스트 및 교정하는 데 사용되며 C3은 수평 홀 요소를 테스트 및 교정하는 데 사용된다. 이러한 방식으로 3D 홀 센서는 공간의 각 방향에 대해 하나씩 3개의 코일(Cl, C2 및 C3)의 직렬 연결로 구성된 코일 설정에 의해 테스트 및 교정될 수 있다.

도 18에 도시된 홀 센서 제품(18)은 복수의 동일한 홀 요소를 포함하며, 동일한 홀 요소의 서브세트만이 테스트 및 교정을 위한 온칩 코일이 장착된다. 도 18을 참조하면, 4개의 수직 홀 요소(HI, H2, H3, H4)가 예로서 도시되어 있다. 수직 홀 요소(H3)만이 다중 와인딩 코일의 내부(1001)에 배치된다. 기본 개념은 복수의 동일한 수평 홀 요소에도 적용된다.

다른 홀 센서 제품(1900)은 단면 이미지인 도 19에 도시되어 있다. 웨이퍼(10)에 속하는 기판(101) 상에 수직 홀 요소가 형성된다. 홀 플레이트(103)는 기판(101) 내에 배치된다. 유전체 구조(109)는 홀 플레이트를 횡방향으로 구속한다. 홀 단자(1 및 2)는 기판(101)의 제1 표면(101a)에 형성되고 홀 단자(3 및 4)는 기판(101)의 제2 표면(101b)에 형성된다. 웨이퍼(10)는 캐리어(20)를 향하는 제1 표면(101a)과 함께 웨이퍼(20)에 부착된다. 홀 센서 제품(1900) 내에서 캐리어(20)는 구조화된 웨이퍼이며, 예를 들어, 캐리어(20)는 CMOS 웨이퍼이다. 도 19에서, 웨이퍼(20)는 기판(201) 및 유전체 층(206)에 배치된 적어도 하나의 금속 층(230)을 포함한다. 기판(101)의 금속 층(130)과 기판(201)의 금속 층(230) 사이의 전기적 연결은 하이브리드 본딩에 의해 형성될 수 있다.

당업계에 공지된 이 기술에 의해, 유전체 층(산화물)(106, 206) 사이의 직접 결합이 달성되는 한편, 구리 대 구리 결합에 의해 전기적 연결이 확립된다. 도 19에서 2313b 및 1323b는 이러한 구리 대 구리 결합을 나타낸다. 웨이퍼 적층을 위한 다른 기술은 당업계에 알려져 있으며 홀 센서 제품(1900)에서도 사용될 수 있다. 제3 웨이퍼(30)가 제공되며, 기판(301) 및 유전체 층(306)에 매립된 적어도 하나의 금속 층(370)을 갖는다. 웨이퍼(30)는 유전체 층(306)이 웨이퍼(20)의 유전체 층(182)을 향하는 웨이퍼(10) 상에 부착된다. 웨이퍼(30)와 웨이퍼(20) 사이의 전기적 연결은 바람직하게는 웨이퍼(20)와 웨이퍼(10) 사이의 전기적 연결과 동일한 방식으로 설정되므로 예를 들어 도 19에 도시된 바와 같은 하이브리드 결합 기술에 의해 다시 설정된다. 1737b 및 3717b는 기판(101 및 301)들 사이의 구리 대 구리 결합을 나타낸다.

도 19에 추가로 도시된 바와 같이, 수직 홀 요소의 테스트 및 교정을 위한 코일이 형성되며, 이는 3개의 웨이퍼(10, 20, 30) 모두에 걸쳐 연장된다. 특히, 코일의 횡방향 세그먼트(370b 및 230b)는 웨이퍼(30, 20)의 금속 층에 의해 형성된다. 수직 홀 요소의 홀 플레이트(103)는 3개의 웨이퍼(10, 20, 30)로 연장되는 다중 와인딩 코일의 내부(1001)에 있다.

홀 센서 제품(1900)의 기본 개념은 수평 홀 요소의 경우에도 적용될 수 있다. 이 경우 제1 나선형 코일은 기판(201)의 금속 층(230)에 의해 형성된다. 제2 나선형 코일은 기판(301)의 금속 층(370)에 의해 형성된다. 2개의 나선형 코일을 직렬로 연결하기 위해 웨이퍼 사이의 전기적 연결은 관통 실리콘 비아를 통해 요구된다. 이는 도 19와 관련하여 표시되고 논의된 동일한 종류의 구조일 수 있다.

도 20의 홀 센서 제품(2000)은 홀 요소의 테스트 및 교정을 위한 코일이 3개의 기판에 걸쳐 연장되는 또 다른 홀 센서 제품이다. 그러나 홀 센서 제품(1900)과 달리 3개의 기판은 웨이퍼 레벨이 아니라 다이 레벨에 적층된다. 즉, 조립 과정에서 싱귤레이션 후에 연결이 수행된다. 도 20을 참조하면, 수직 홀 요소가 기판(101) 상에 형성된다. 홀 플레이트(103)는 기판(101)에 배치된다. 유전체 구조(109)는 홀 플레이트를 횡방향으로 한정한다. 홀 단자(1 및 2)는 기판(101)의 제1 표면(101a)에 형성되고 홀 단자(3 및 4)는 기판(101)의 제2 표면(101b)에 형성된다. 기판(201)의 제2 측면에 대한 처리에는 캐리어 웨이퍼가 필요하다. 그러나 이 캐리어 웨이퍼는 임시 캐리어이며 최종 홀 센서 제품의 일부가 아니다. 도 20에서 임시는 더 이상 표시되지 않는다.

기판(101)의 제조 공정이 완료된 후, 기판(101)은 다이로 싱귤레이팅된다. 도 20에서, 10은 적어도 하나의 수직 홀 요소를 포함하는 단일 다이를 나타낸다. 기판(201) 및 유전체 층(206)에 매립된 적어도 2개의 금속 층(230, 250)을 포함하는 다른 다이(20)가 제공된다. 또한, 기판(201) 및 유전체 층에 매립된 적어도 2개의 금속 층(370, 350)을 포함하는 다른 다이(30)가 제공된다. 다이(10)와 다이(20) 사이의 전기적 연결은 도 20에 도시된 범프(2513b 및 1325b)와 같은 구리 또는 솔더 범프에 의해 설정된다. 유사하게, 다이(30)와 다이(20) 사이의 전기적 연결은 도 20에 도시된 범프(1735b 및 3517b)와 같이 구리 또는 솔더 범프에 의해 설정된다. 이러한 조립 공정은 당업계에 공지되어 있고 전술한 논의로부터 몇 가지 양태 및 세부사항에서 벗어날 수 있다.

도 20을 다시 참조하면, 수직 홀 요소의 테스트 및 교정을 위한 코일이 형성되며, 이는 다이(30), 다이(10) 및 다이(20) 위로 연장된다. 특히, 코일(230b 및 370b)의 횡방향 세그먼트는 기판(201 및 301) 각각의 금속 층에 의해 형성된다. 홀 센서 제품(1900)에서와 같이 홀 센서 제품(2000)의 기본 개념은 수평 홀 요소의 경우에도 적용될 수 있다. 이 경우, 제1 나선형 코일은 기판(201)(다이(20))의 금속 층(230)에 의해 형성될 것이다. 제2 나선형 코일은 기판(301)(다이(30))의 금속 층(370)에 의해 형성될 것이다. 나선형 코일의 전기 직렬 연결은 도 20에 표시된 코일의 수직 부분과 동일한 구조를 갖는다. 이제 도 1a 내지 도 1c의 홀 센서 제품(100)의 제조 공정 단계가 도 21a 내지 22m을 참조하여 예로서 개시된다.

도 21a에 도시된 바와 같이, 제1 표면(101a) 및 제2 표면(101c)을 갖는 반도체 기판(101)을 포함하는 웨이퍼(10)가 제공된다. 기판(101)은 바람직하게는 n형인 제1 전도성 유형의 실리콘 기판이다. 제1 표면(101a)에는 제1 전도성 유형을 갖는 2개의 얕은 고 도핑 영역(1, 2)이 형성된다. 2개의 고 도핑 영역(1, 2)은 표면(101a)에서 반도체 기판(101)으로 연장된다. 고 도핑 영역(1, 2)은 포토마스크 주입 후 레지스트 제거 및 레이저 열 어닐링에 의해 생성된다. 고 도핑 영역(1, 2)은 n형 전도성을 가지며 표면(10b)까지 확장된다. 도핑 농도는 1020 atoms/cm3내지 1022 atoms/cm3의 범위일 수 있다. 레이저 열 어닐링에서 웨이퍼는 펄스 시간, 에너지 선량 및 파장에 따라 제한된 깊이까지만 실리콘에 열이 침투할 수 있도록 매우 짧은 열 펄스를 받는다. 고 도핑된 영역의 깊이는 50나노미터에서 200나노미터 범위일 수 있다.

도 21b에 도시된 바와 같이, 유전체 층(104)은 표면(10b) 상에 증착된다. 유전체 층은 PECVD(플라즈마 강화 화학 기상 증착)에 의해 증착된 TEOS(테트라에틸 오르토실리케이트)일 수 있다. 포토-마스킹된 에칭 공정에 의해, 고 도핑 영역(1)이 노출되도록 제1 및 제2 개구가 산화물 층(104)을 통해 에칭된다. 제1 금속 층(110)은 유전체 층(104) 상에 증착된다. 제1 금속 층(110)은 부분(110b, 112, 111, 111b)을 남기고 부분 아래에 2개의 개구를 채우는 도 21b에 도시된 바와 같이 포토-마스킹된 에칭 단계에 의해 구성된다. 금속이 노출된 고 도핑된 실리콘 영역(1 및 2)와 접촉하도록 111 및 112를 참조한다. 금속 층은 바람직하게는 일반적으로 티타늄 접착 층, 티타늄 질화물 배리어 층, 알루미늄 층 및 티타늄 질화물 캡 층을 포함하는 알루미늄계 금속 스택이다.

제2 유전체 층(105)은 금속 구조물(110) 및 노출된 산화물 층(104)의 상부에 증착된다. 제2 유전체 층(105)은 화학 기계적 연마(CMP)에 의해 평탄화된다. 실리콘 비아(121b)는 금속 구조(111b)의 질화티타늄 배리어 층에서 선택적으로 정지하는 유전체 층(105)을 통한 이방성 건식 에칭에 의해 에칭된다. 실리콘 비아는 텅스텐 기반 층으로 채워져 있다. 바람직하게는 알루미늄계 또는 구리계 층의 제2 금속 층(130)이 유전체 층(105) 상에 증착되고 부분(130b)을 남기도록 구성된다. 그 다음, 제3 유전체 층(106)이 제2 금속 층(130b) 및 노출된 제2 유전체 층(105)의 상부에 증착된다. 제3 유전체 층(106)은 화학 기계적 연마(CMP)에 의해 평탄화된다.

도 21c 및 21d를 참조하면, 웨이퍼(10)는 플립되고 제3 유전체 층 표면(106a)과 함께 제2 웨이퍼(20)의 표면 상에 부착된다. 제2 웨이퍼(20)는 캐리어 웨이퍼 또는 수직 홀 요소의 동작에 필요한 통합 회로를 포함하는 CMOS 웨이퍼일 수 있다. 영구 접합은 웨이퍼(10)와 웨이퍼(20) 사이에 달성된다. 영구 웨이퍼 접합을 위한 몇 가지 방법이 공지되어 있다. 접합 공정의 한 예가 본 출원인의 상기 언급된 국제 출원 WO 2020/104998 A1에 기재되어 있다. CMOS 웨이퍼(20)를 캐리어 웨이퍼로서 사용하여, 홀 센서 웨이퍼(10)는 그 후방 표면(101c)으로부터 처리된다.

도 21e에 도시된 바와 같이, 웨이퍼(10)는 대부분의 실리콘 재료를 제거하는 후면으로부터 박형화된다. 박막화 후의 웨이퍼(10)의 생성된 제2 기판 표면은 101b로 표시된다. 나머지 반도체 기판(101)의 두께는 바람직하게는 10 내지 50 마이크로미터 범위일 수 있다.

계속해서 도 21f를 참조하면, n형 전도성을 갖는 얕은 및 고 도핑 영역(3, 4)이 제1 표면 상의 고 도핑 영역(1, 2)과 동일한 방식으로 제2 표면(101b) 상에 형성된다. 특히, 도핑 영역(1 및 2)를 생성하기 위해 제1 표면에 사용된 것과 동일한 임플란트 종, 주입 도즈 및 에너지가 사용된다. 보다 구체적으로, 제1 표면에 적용된 것과 동일한 레이저 열 어닐링 조건이 레지스트 제거 후에 적용된다. 도핑 영역(1 및 2)를 활성화하기 위한 것이다. 당업자에 의해 이해되는 바와 같이, 제2 표면 상의 도펀트 활성화를 위한 레이저 열 어닐링을 사용함으로써, 홀 센서 웨이퍼(10)의 제1 표면 상의 알루미늄 기반 금속화는 다음과 같이 될 수 있다. 가열로 소둔 또는 급속 열처리와 같은 다른 활성화 방법과 달리 열처리에 의해 파손되는 것을 방지한다. 더욱이, 레이저 열 어닐링은 CMOS 웨이퍼(20) 상에 형성된 장치의 열 예산에 추가되지 않는다.

도 21g에 도시된 바와 같이, 유전체 구조(19)가 생성되어 기판 층(101)의 제2 표면(101b)에서 제1 표면(101a)으로 연장되어 홀 센서 영역(홀 플레이트)(103)을 포함하는 기판 층(101)의 일부를 횡방향으로 둘러싸고 있다. 유전체 구조는 당업계에 잘 알려진 깊은 트렌치 분리 공정에 의해 생성된다.

도 21h를 참조하면, 제1 측면의 제1 유전체 층(104)에 대해 사용된 동일한 공정 및 재료를 사용하여 제1 유전체 층(107)이 제2 표면(101b) 상에 증착된다.

도 21i을 참조하면, 깊은 실리콘 에칭 공정이 하드 마스크로서 실리콘 질화물 층을 사용하여 실행되어 비아 개구(11)를 형성한다. 깊은 실리콘 에칭은 먼저 산화물 층(104) 상에서 선택적으로 중지된다. 얇은 산화물 층(181)이 증착된다. 보다 구체적으로, 층(181)은 400℃ 이하의 온도에서 플라즈마 강화 화학 기상 증착(PECVD)에 의해 증착된 테트라에틸 오르토실리케이트(TEOS)일 수 있다. 산화물 층(181)은 선행하는 깊은 실리콘 에칭에 의해 노출된 실리콘 측벽 상의 유전체 라이너 역할을 한다. 산화물 층(181)의 두께는 예를 들어 3000옹스트롬일 수 있으나, 이에 한정되는 것은 아니다.

그런 다음 얇은 산화물(181)이 깊은 실리콘 비아 개구(11)의 바닥을 통해 식각된다. 건식 식각은 금속 구조(110)의 질화티타늄 배리어 층에서 선택적으로 중지된다. 비아 개구(11)는 금속 층으로 채워지며, 이는 텅스텐계 금속 층, 보다 바람직하게는 구리계 금속 층이다.

도 2Ik를 참조하면, 접촉 트렌치 또는 홀(17)은 유전체 층(107)을 통한 포토마스크 에칭 공정에 의해 형성되어 고 도핑 영역(3, 4)이 노출된다. 실리콘에 대한 높은 선택성 덕분에 트렌치 또는 홀(17) 내부의 실리콘 표면에서 도핑 농도가 1020atoms/cm3에서 1022atoms/cm3까지의 범위에 있도록 보장하는 얕은 고 도핑 영역(3 및 4) 내에서 에칭을 중단할 수 있다.

제1 금속 층(150)이 유전체 층(107) 상에 증착되고 접촉 트렌치 또는 홀(17)을 채운다. 제1 표면 상의 금속 층(110)에 대해 유사한 공정 및 재료가 적용된다. 증착 후, 금속 층은 도 21l에 도시된 바와 같이 포토마스크 에칭 공정에 의해 구조화된다. 도시된 바와 같이, 금속 구조(150)는 관통 실리콘 비아(140b, 141b)의 상부 표면을 완전히 덮고, 관통 실리콘 비아를 통해 둘 사이의 전기적 연결을 달성한다.

그 다음, 금속간 유전체 층(108)이 금속 구조물(150)의 상부에 증착된다. 제1 측면 금속간 유전체(105)에 사용되는 유사한 공정 및 재료가 또한 사용된다. 도 21m에 도시된 바와 같이, 비아 구조는 금속간 유전체 층(108)을 통해 에칭되고 금속 층(160b 및 161b)으로 충진된다. 그 다음, 제2 금속 층(170)이 금속간 유전체 층(108)의 상부에 증착되고 금속 부분(170b)에 의해 비아(160b, 161b)를 전기적으로 연결하도록 구성된다. 비아를 금속으로 채우고 금속 층 부분(170b)을 형성하기 위한 공정 및 재료는 기판의 제1 측면 상의 제2 금속 층(130)과 유사하다. 마지막으로 유전체 층(182)이 금속 구조(170)의 상부와 노출된 금속간 유전체 층(108) 위에 증착된다.

제안된 해결방법의 장점은 전술한 설명에서 분명한다. 특히, 홀 센서는 테스트 및 교정 n개의 인덕터 코일이 수직 또는 수평 홀 센서 요소의 홀 플레이트에 균일하고 균질한 자기장을 유도하도록 구성된다. 마지막으로, 첨부된 청구범위에 정의된 바와 같이 본 발명의 범위를 벗어나지 않으면서 여기에 설명되고 예시된 것에 수정 및 변형이 이루어질 수 있음이 명백하다.

Claims

통합 홀 센서로서,
수직 축(y)을 따라 제1 표면(101a)에 대향하는 제2 표면(101b) 및 제1 표면(101a)을 갖는 기판(101)을 갖는 반도체 재료의 주 웨이퍼(10);
기판(101)의 제1 및 제2 면(101a, 101b) 중 적어도 하나에 배치되는 홀 센서 단자(1, 2, 3, 4; 1', 2', 3', 4');
통합 홀 센서의 홀 센서 플레이트(103)를 형성하는 기판(101)의 격리 구조물(109)을 포함하고, 홀 센서 단자는 격리 구조물(109) 내부에 배열되고,
통합된 홀 센서는 홀 센서 플레이트(103)를 전체적으로 둘러싸는 내부 체적(1001)을 형성하고 기판(101)의 제1 및 제2 표면(101a, 101b) 위에 배열된 금속 부분(130b, 170b; 130a, 170a)에 의해 적어도 부분적으로 형성된 복수의 와인딩을 갖는 주 웨이퍼(10) 내에 통합된 적어도 하나의 테스트 및 교정 코일(C1)을 추가로 포함하는 통합 홀 센서.
제1항에 있어서, 제1 센서 단자에 마주보는 기판(101)의 제2 표면(101b)에 형성된 제2 센서 단자(3, 4, 1, 2, 3, 4) 및 기판(101)의 제1 표면(101a)에 형성된 제1 센서 단자(1, 2; 1', 2', 3', 4')를 갖는 적어도 하나의 홀 센서 요소(H1)를 포함하고, 격리 구조는 홀 센서 요소(103)를 형성하는 기판(101)의 일부를 횡방향으로 둘러싸는 기판(101)의 제1 표면(101a)으로 제2 표면(101b)으로부터 연장되는 유전체 구조(109)를 포함하고, 상기 테스트 또는 교정 코일은, 상기 기판(101)의 제1 표면(101a) 상에 배열된 제1 유전체 층 구조(104, 105) 상에 형성된 제1 금속 영역(130); 및 기판(101)의 제2 표면(101b) 상에 배열된 제2 유전체 층 구조(107, 108) 상에 형성된 제2 금속 영역(170)을 포함하는 통합 홀 센서.
제2항에 있어서, 제1 유전체 층 구조(104, 105)는 제2 유전체 층 구조(107, 108)와 동일한 두께를 갖는 통합 홀 센서.
제2항 또는 제3항에 있어서, 테스트 또는 교정 코일에 의해 형성된 내부 체적(1001)으로 완전히 둘러싸인 추가 홀 센서 요소(H2, H3, H4)를 포함하는 통합 홀 센서.
제4항에 있어서, 홀 센서 요소 중 적어도 일부는 테스트 또는 교정 코일에 의해 테스트 및 교정되도록 설계된 홀 센서(H)를 공동으로 형성하는 직교 결합 요소인 통합 홀 센서.
제2항 내지 제5항 중 어느 한 항에 있어서, 테스트 또는 교정 코일에 의해 형성된 내부 체적(1001)에 배열된 통합 회로(IC)를 추가로 포함하는 통합 홀 센서.
제2항 내지 제6항 중 어느 한 항에 있어서,
각각의 기판(201) 및 상기 기판(201) 상에 형성된 유전체 층(206)에 배열된 적어도 하나의 금속 층(230)을 갖는 제2 웨이퍼(20)를 포함하고 상기 제2 웨이퍼(20)는 기판(101)의 제1 표면(101a) 위에서 주 웨이퍼(10)에 부착되고, 유전체 층(206)은 동일한 제1 표면(101a)을 향하고,
각각의 기판(301) 및 상기 기판(301) 상에 형성된 유전체 층(206)에 배열된 적어도 하나의 금속 층(370)을 갖는 제3 웨이퍼(30)를 포함하고, 상기 제3 웨이퍼(30)는 기판(101)의 제2 표면(101b) 위에서 주 웨이퍼(10)에 부착되고, 유전체 층(306)은 동일한 제2 표면(101b)을 향하고,
제2 및 제3 웨이퍼(20, 30)의 금속 층(230, 370)의 부분은 테스트 또는 교정 코일의 와인딩의 형성의 형성에 기여하고, 테스트 또는 교정 코일의 내부 체적(1001)은 수직 홀 요소의 홀 플레이트(103)를 둘러싸고, 주 웨이퍼(10)와 제2 및 제3 웨이퍼(20, 30)를 가로질러 연장되는 통합 홀 센서.
제7항에 있어서, 제2 및 제3 웨이퍼(20, 30) 중 적어도 하나는 수직 홀 요소를 동작시키기 위한 CMOS 웨이퍼 통합 회로인 통합 홀 센서.
제2항 내지 제8항 중 어느 한 항에 있어서, 추가 홀 센서 요소(H2)의 홀 센서 플레이트를 전체적으로 둘러싸는 각각의 내부 체적(1001)을 형성하고 주 웨이퍼(10) 내에 통합된 추가 테스트 또는 교정 코일(C2) 및 적어도 하나의 추가 홀 센서 요소(H2)를 추가로 포함하고, 하나 이상의 추가 테스트 또는 교정 코일(C1 및 C2)은 직렬로 연결되어 하나 이상의 추가 홀 센서 소자(HI 및 H2)가 동시에 테스트 또는 교정될 수 있는 통합 홀 센서.
제1항 내지 제9항 중 어느 한 항에 있어서, 기판(101)의 제1 표면(101a)에 형성된 제1 쌍의 홀 센서 단자(1, 2) 및 제1 쌍의 홀 센서 단자에 마주보게 기판(101)의 제2 표면(101b)에 형성된 제2 쌍의 홀 센서 단자(3, 4)를 갖는 하나 이상의 수직 홀 센서 요소(H1)를 포함하고,
테스트 또는 교정 코일의 각각의 와인딩은 상기 기판(101)의 제1 표면(101a) 상에 배열된 제1 유전체 층 구조(104, 105) 상에 형성된 제1 금속 부분(130b); 기판(101)의 제2 표면(101b) 상에 배열된 제2 유전체 층 구조(107, 108) 상에 형성된 제2 금속 부분(170b); 및 기판(101)을 통해 연장되고 제1 및 제2 금속 부분(130b, 170b)에 결합된 관통 실리콘 비아(140b, 141b)를 포함하는 통합 홀 센서.
제10항에 있어서, 홀 센서 단자(1, 2, 3, 4)는 기판(101)의 제1 및 제2 표면(101a, 101b)에 평행한 평면의 제1 수평 축(z)을 따라 연장되고, 제1 및 제2 금속 부분(130b, 170b)은 제1 수평 축(z)을 가로지르는 상기 평면의 제2 수평 축(x)을 따라 연장되고; 테스트 또는 교정 코일의 와인딩은 제2 수평 축(x) 및 수직 축(y)에 의해 형성된 평면에서 각각 직사각형 단면을 가지며 직렬로 연결되고 제1 수평 축(z)을 따라 배열되는 통합 홀 센서.
제10항 또는 제11항에 있어서, 관통 실리콘 비아(140b, 141b)는 홀 센서 플레이트(103)에 대해 동일한 횡방향 거리를 갖는 통합 홀 센서.
제10항 내지 제12항 중 어느 한 항에 있어서, 테스트 또는 교정 코일의 와인딩을 형성하는 관통 실리콘 비아(140b, 141b)는 홀 플레이트(103)에서 유도된 자기장에 기여하지 않도록 홀 센서 플레이트(103)로부터 이격되는 통합 홀 센서.
제10항 내지 제13항 중 어느 한 항에 있어서, 복수의 와인딩을 갖는 상기 웨이퍼(10)에 형성된 외부 코일을 더 포함하고, 상기 외부 코일은 제1 유전체 구조(104, 105) 상에 배열된 제1 외부 유전체 층(106) 상에 형성된 각각의 제1 금속 부분(230b); 제2 유전체 구조(107, 108) 상에 배열된 제2 외부 유전체 층(182) 상에 형성된 각각의 제2 금속 부분(270b); 및 상기 기판(101)을 통해 연장되고 각각의 제1 및 제2 금속 부분(230b, 270b)에 결합된 각각의 관통 실리콘 비아(142b, 143b)를 포함하고, 외부 코일은 테스트 또는 교정 코일에 직렬로 연결되는 통합 홀 센서.
제10항 내지 제13항 중 어느 한 항에 있어서, 복수의 와인딩을 갖는 웨이퍼(10) 내에 형성된 외부 코일을 추가로 포함하고, 상기 외부 코일은 제1 유전체 구조(104, 105) 상에 배열된 제1 외부 유전체 층(106) 상에 형성된 각각의 제1 금속 부분(234), 제2 유전체 구조(107, 108) 상에 배열된 제2 외부 유전체 층(182) 상에 형성된 각각의 제2 금속 부분(275)을 각각 포함하고, 외부 코일의 배향은 테스트 또는 교정 코일에 대해 90°로 회전되는 통합 홀 센서.
제15항에 있어서, 수직 홀 센서 요소는 원형 수직 홀 요소(CVH)이고, 홀 센서 플레이트(103)는 외부 및 테스트 또는 교정 코일에 의해 형성되는 내부 체적(1001)에 전체적으로 배열된 링 형상을 갖는 통합 홀 센서.
제1항 내지 제9항 중 어느 한 항에 있어서, 기판(101)의 제1 표면(101a)에 형성된 제1 세트의 도핑된 영역(1', 2', 3', 4') 및 제1 세트의 도핑된 영역과 마주보는 기판(101)의 제2 표면(101b)에 형성된 제2 세트의 도핑된 영역(1, 2, 3, 4)을 포함하고, 제1 세트의 도핑된 영역은 수평 홀 센서 요소의 홀 센서 단자에 대응하는 통합 홀 센서.
제17항에 있어서, 테스트 또는 교정 코일은 기판(101)의 제1 표면(101a) 상에 배열된 제1 유전체 층 구조(104, 105) 상에 형성된 금속 층(130)에 형성된 적어도 제1 와인딩(130a); 및 상기 기판(101)의 제2 표면(101b) 상에 배열된 제2 유전체 층 구조물(107, 108) 상에 형성된 각각의 금속 층(170)에 형성된 적어도 제2 와인딩(170a)을 포함하고 제1 및 제2 와인딩(130a, 130b)은 서로 마주보고 배치되고 홀 센서 플레이트(103)를 둘러싸는 통합 홀 센서.
제17항 또는 제18항에 있어서, 테스트 또는 교정 코일은 수평 홀 요소를 횡방향으로 둘러싸고 유전체 구조(109)를 둘러싸는 관통 실리콘 비아(140)에 의해 적어도 부분적으로 형성되는 통합 홀 센서.
제17항 내지 제19항 중 어느 한 항에 있어서, 테스트 또는 교정 코일은 나선형 구성을 갖는 통합 홀 센서.