CN86103480A - 具有能在集成电路中集成的霍耳元件的装置 - Google Patents

具有能在集成电路中集成的霍耳元件的装置 Download PDF

Info

Publication number
CN86103480A
CN86103480A CN198686103480A CN86103480A CN86103480A CN 86103480 A CN86103480 A CN 86103480A CN 198686103480 A CN198686103480 A CN 198686103480A CN 86103480 A CN86103480 A CN 86103480A CN 86103480 A CN86103480 A CN 86103480A
Authority
CN
China
Prior art keywords
hall unit
ring
measured value
hall
electric current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN198686103480A
Other languages
English (en)
Other versions
CN86103480B (zh
Inventor
波波维克·拉迪沃耶
索尔特·卡塔林
伯奇尔·詹露克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Building Technologies AG
Original Assignee
LGZ Landis and Gyr Zug AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LGZ Landis and Gyr Zug AG filed Critical LGZ Landis and Gyr Zug AG
Publication of CN86103480A publication Critical patent/CN86103480A/zh
Publication of CN86103480B publication Critical patent/CN86103480B/zh
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N59/00—Integrated devices, or assemblies of multiple devices, comprising at least one galvanomagnetic or Hall-effect element covered by groups H10N50/00 - H10N52/00

Landscapes

  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)
  • Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Control Of Eletrric Generators (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Reciprocating, Oscillating Or Vibrating Motors (AREA)

Abstract

集成在半导体材料中的霍耳元件(1)，其有源区 被具有连接头(R)的环包围，其输出(S1)经控制电路 (24、25、26、27)与(R)相连。所述控制电路和环用于 保证(1)的时间及温度稳定性和线性，前者包括实测 值处理器(24)、额定值发生器(25)和额定值/实测值 微分器(26、27)，(26、27)由差分放大器(26)和反相 放大器(27)串联组成。(24)是绝对值发生器，它具有 控制器(28)、转换器(29)、反相放大器(30)和电压跟 踪器(31)。(1)由电流发生器(23)供电。

Description

本发明涉及一个按权利要求1前序部分所述的、具有能在集成电路中集成的霍耳元件的装置。
这种装置例如可装在功率表或电度表上用来测量电流iN或用来构成电压和电流乘积：uN·iN。在这里uN表示供电网的额定电压，iN表示由电能用户所耗费的电流。因为电流iN与它所产生的磁场HN成正比，所以如果能得出HN，那么霍耳元件就可间接地测量电流iN。因为霍耳电流的输出电压VH与乘积i·HN成正比（这里i表示霍耳元件的馈电电流），所以如果用电阻使霍耳元件的馈电电流i正比于电网电压uN，那么霍耳元件也能构成电压和电流乘积：uN·iN。在这种情况下霍耳元件必须作为四象乘法器进行工作，因为uN和iN也就是i和HN都是正弦形的，它们都具有正、负值。
由“纵向霍耳效应器件”一文（“The vertical halleffect device”R.S.Popovic，IEEE Electron Device Letters，Vol，EDL-5，No.9，Sept.84，第357-358页）可知，按权利要求1前序部分所述可集成的纵向霍耳元件已属公知。可集成的纵向霍耳元件是那种可以用来测量磁场HN（这种磁场平行于集成霍耳元件的上表面）的霍耳元件。
从“霍耳效应探针及其在全自动磁性测量系统中的应用”一文（“Hall    effect    probes    and    their    use    in    a    fully    automated    magnetic    measuring    system”，M.W.Poole和R.P.Walker，IEEE    Transations    on    Magnetic，Vol，MAG-17，No.5，Sept.81，第2132页）中可以明显地看出，有关霍耳元件的稳定性尤其是长期稳定性的叙述很少而且只是从原理上进行了说明。
本发明的任务在于，采用一种能同时生产可集成霍耳元件和可集成晶体管的工艺方法，以获得可集成霍耳元件的长期稳定性。
所述的任务将按本发明权利要求1特征部分的特征来完成。
由从属权利要求的特征所解决的其它任务是：获得可集成霍耳元件的湿度稳定性以及在已知馈电电流i恒定时把特性曲线VH＝f（B）线性化。这里VH表示霍耳元件的输出电压，B＝μHN表示要测量的磁场HN的感应强度。
本发明的实施例由附图所示，下面将对实施例进行详细描述。
图1    埋入式稳定霍耳元件第一种原理方案的平面图，
图2    图1所示霍耳元件的垂直剖面图，
图3    图1和2所示霍耳元件第一种实际实施方案的平面图，
图4    图3和图5所示霍耳元件的垂直剖面图，
图5    图1和2所示霍耳元件第2种实际实施方案的水平视图，
图6    势垒式场效应晶体管的两种实施方案的平面图，这种晶体管是用与生产图3至5所示霍耳元件相同的方法生产的，
图7    图6所示势垒式场效应晶体管的垂直视图，
图8    埋入式稳定霍耳元件第二种原理方案的平面图，
图9    图8所示霍耳元件的垂直视图，
图10    图8和9所示霍耳元件第一种实际实施方案的平面图，
图11    图10所示霍耳元件的垂直视图，
图12    势垒式场效应晶体管的平面图，这种晶体管是用与生产图10和11所示霍耳元件相同的方法生产的，
图13    图12所示势垒式场效应晶体管的垂直视图。
图14    图8和9所示霍耳元件第二种实际实施方案的水平视图，
图15    图14和16所示霍耳元件的垂直视图，
图16    图8和9所示霍耳元件第三种实际实施方案的水平视图，
图17    带有5个接头的垂直霍耳元件的连接电路图，
图18    具有霍耳元件装置的方框图，
图19 霍耳元件输出电压VH的特性曲线V＝f（H）在馈电电流i给定的情况下，在被测磁感应强度B作用下的霍耳元件输出电压VH的特性曲线V＝f（H）。
图20    成对的偶非线性特性曲线ε（B），
图21    成对的非偶非线性特性曲线ε（B）。
所有附图中所用的相同标号，它们表示的部分也相同。
图1至16所示霍耳元件或势垒式场效应晶体管，均由硅或砷化镓（GaAs）组成。一般来说，它们由这两种材料中任一种材料的薄片组成。所有的薄片或者是P型，或者是N型。符号N+和P+表示相应的N或P材料中掺了较多的杂质原子，也就是说，它具有的浓度至少接近1020离子/厘米3。相反，符号N-和P-则表示在相应的N或P材料中掺的杂质原子较少。
图1至16所示霍耳元件或势垒式场效应晶体管的有源区可以由P材料或N材料来做成，只要按照所属的馈电电压或馈电电流正确选择极性，那么无论由什么材料做成对其功能都没有影响。为简单起见，在附图中假定所有的有源区都由N材料做成，这种假定不应该理解为是对发明物的限制。
在图1至16中，为简单起见把霍耳元件1的电接头C1、C2、C2′、C2″、S1、S2、R和SUB或势垒式场效晶体管的S、D都表示为导线。实际上它们当然也可以采取金属化的结构，这种结构是在集成霍耳元件1或者它所属集成电路的表面形成一层薄薄的导电通路。
所有在图1至5中所示的霍耳元件1都具有两个电流接头C1和C2以及两个传感器接头S1和S2。所有在图8至11以及图14至16中所示的霍耳元件1具有三个电流接头C1、C2′和C2″以及两个传感器接头S1和S2。在这种情况下霍耳元件1可用5个接头C1、C2′、C2″、S1和S2和外界相连接（与图17所示情况始终相同）。图18中为简化起见1假定有一个具有4个电流和传感器接头C1、C2、S1和S2的霍耳元件1，这种情况不应该理解为把这种霍耳元件1限制在一种“具有4个接头的实施方案”上。同样，图1至5所示解决方案不限于“具有4个接头的实施方案”，图14至16所示解决方案也不限于“具有5个接头的实施方案”，而应该说，所有它们的组合都是可能的。
在所有实施方案中，例如两个传感器接头S1或S2中的一个与外壳相连，而另一个传感器接头S2或S1构成霍耳元件1的输出。附图中则假定第一个传感器接头S1构成霍耳元件1的输出而第二个传感器接头S2与外壳相连。
霍耳元件1的电接头C1、C2或C2′、C2″、S1和S2都分别具有一个连接触点2、3、4、5或6。
在图1至4中，两个传感器接头触头5和6以及电流连接触点中的一个，例如属于第一个电流接头C1的第一个电流连接触点2，被设置在霍耳元件1的上表面上，而另一个属于第二个电流接头C2的第二个电流连接触点3，被设置在底面上，它与第一个电流连接触点2径向相对。设置在上表面的接头触点2、5和6可以一样大小，并具有形状相同的矩形（带有倒角）结构。所有连接触点被并排设置在一条近似直线上，第一个电流连接触点2位于中间，两个传感器接头触点5和6设置在近似直线上，它们与第一个电流连接触点2对称。设置在霍耳元件1上表面的三个连接头触点2、5和6的下面，有一个霍耳元件1的有源区7。
图8至11和图14至16中，所有5个接头触头2、3、4、5和6都设置在霍耳元件1的上表面。连接触点2至6的大小可以一样，并具有形状相同的矩形（带有倒角）结构。所有连接触点被并排设置在一条近似直线上，第一个电流接头触点位于中间，两个传感器接头触点5和6以及另外两个传感器接头触点3和4都设置在近似直线上，它们分别与第一个电流连接触点2对称。每一个传感器接头触点5或6，都位于第一个电流连接触点2和另两个传感器接头触点3或4中的一个连接触点之间。设置在霍耳元件1上表面的5连接触点2至6的下面，有一个霍耳元件1的有源区7。
换句话说，可集成的霍耳元件1具有2个传感器连接触点5和6以及至少2个电流连接触点2和3，它们大部分，也就是说3个、4个或所有的连接触点都设置在霍耳元件1的上表面。组成霍耳元件1所有连接触点（2至6）以及有源区7的材料类型，与制成霍耳元件1所用材料类型相同。除此之外，所有连接触点2至6中掺杂的杂质原子较多。因为若假定霍耳元件1由N材料制成，那么所有电流和传感器连头触点2至6都应该由N+材料组成而霍耳元件1的有源区7由N-材料组成。
霍耳元件1有源区7的侧面被环8所围。环8具有环连接头R。环8不一定是园形的，一般来说它可以是矩形的;它也不需要是连续的，而是可以有一处或多处断开。环8始终被盖板9和底板10所扩大，以致于扩大的环8、9、10（下面也指扩大的环11）将尽可能完整地从各个方向把霍耳元件1的有源区7包围起来。霍耳元件1的传感器和电流连接触点2至6，横切盖板9或底板10，直到与霍耳元件1有源区7发生电接触为止。环8、盖板9和底板10可由相同的或不相同的材料组成，但这种材料的导电性类型是相同的。在所有情况下，环8，盖板9和底板10彼此发生电接触，而且组成它们的材料导电性类型均与组成霍耳元件1有源区7以及传感器、和电流连接触点2至6的材料导电性类型相反。在实施例中它们由P型材料组成。
图1和2所示为一种埋入半导体材料内部的稳定霍耳元件1的第一种原理方案的平面图和垂直视图。同样，图8和9所示为一种埋入半导体材料内部的稳定霍耳元件1的第二种原理方案的平面图和垂直视图。这两种实施方案不同之处，仅仅在于所具有的电流、和传感器接头C1、C2、S1和S2（它们具有连接触点2、3、5和6）或C1、C1′、C2″、S1和S2（它们具有连接触点2至6）的数目不同，一个是4个，一个是5个。除了电流、和传感器接头触点2、3、5和6或2至6穿出之外，扩大的环11（它由环8、盖板9和底板10构成）对霍耳元件1有源区7的包围从各个方向看达到了理想的完整程度，即不仅从侧面而且从上、从下都进行了包围。在这两种实施方案中，扩大的环11是一块整体，而环8、盖板9和底板10为前所述是由相同的P材料组成。
图3和4表示为图1和2中所示霍耳元件1的第一种实际实施方案的平面图和垂直视图。这个霍耳元件1是由基片12制成，基片12例如可由N-材料组成。基片12除了具有扩大的环11之外，还具有一个设置在它上表面的衬底连接触点13和霍耳元件1的有源区7，衬底连接触点13的材料导电性类型与基片12相同，也是N型，但它掺了较多的杂质原子，霍耳元件1和它的有源区7则由N-材料组成。衬底连接触点13具有一个基片接头SUB。这个霍耳元件1的构造与图1和2中所示的霍耳元件1相似，所不同的是环8由掺Al的P+型材料组成，也就是说是由重掺杂的掺Al的P型材料组成。在这个实施方案中，环8、盖板9和底板10也共同构成了一个连续的面，它在所有方向上（除了让电流、和传感器接头触点2、3、5和6穿出之外）包围了霍耳元件1的有源区7。环8横穿过基片12，即由它的上表面穿到底面，环8例如可用所谓的热迁移方法来制成。“由热迁移方法生产的多层器件”（Lamellar    devices    processed    by    thermomigration，T·R·Anthony和H·E·Cline，Journal    of    applied    Physics，Vol·48，No.9，Sept.77，第3943-3949页）一文描述了这种热迁移生产方法。
图5和4表示在图1和2中所示霍耳元件1第二种实际实施方案的水平视图和垂直视图。这第二种实施方案是对第一种实施方案的改进，它同样也是用热迁移方法生产的。图5所示为霍耳元件1的一个横切面，它平行于霍耳元件1的上表面而位于盖板9的下面（见图4）。图5中所示的霍耳元件1和图3中所示的霍耳元件1相似，所不同之处在于所有数目字名称相同的电流、和传感器接头触点2、3、5和6被多次使用，且使用的次数也相等。在图5中假定了所有数目字名称相同的电流和传感器接头触点都使用了三次，其结果是出现了三个第一电流连接触点2、2′和2″，三个第二电流连接触点3、3′和3″，三个第一传感器接头触点5、5′和5″以及三个第二传感器接头触点6、6′和6″。由于三个第二电流连接触点被遮住了，所以在图中没有表示出来。所有的电流、和传感器接头触点2、2′、2″、3、3′、3″、5、5′、5″、6、6′和6″，例如可以是大致一样的大小，且都具有例如相同的结构形状，例如带园角的矩形。它们都由相同类型的材料组成且都掺较多的杂质原子。在所示例子中，它们由N+材料组成。所有数目字名称相同的电流和传感器接头触点2、2′、2″或3、3′、3″或5、5′、5″或6、6′、6″，都分别在外部彼此相连，并与其所属的电流和传感器接头C1或C2或S1或S2相连。环8具有一些中间隔片，它们把环8细分成一些并排的小环，每一个中间隔片都归两个相邻接小环所共有。图5中假定了两个中间隔片14和15的情况，它们把环8细分成三个小环Ⅰ、Ⅱ和Ⅲ。中间隔片14归小环Ⅰ和Ⅱ所共有，中间隔片15归小环Ⅱ和Ⅲ所共有。如果环8和它的小环Ⅰ、Ⅱ和Ⅲ都是矩形的（见图5），那么所有数目字相同的电流、或传感器接头触点2、2′、2″或3、3′、3″或5、5′、5″或6、6′、6″就可以互相重叠地设置在一条近似直线上，也就是说它们中点的连线构成一条近似直线，而所有连线都彼此平行。在这种情况下，中间隔片14和15垂直于所有的连线，而所有的小环Ⅰ、Ⅱ和Ⅲ，在不发生相对移动的条件下可以互相重叠地设置在连线方向上，此时所有小环Ⅰ、Ⅱ和Ⅲ的宽度（垂直于连线测出）大体上都相等。因此，当只有两个小环时，就出现一个矩形的“8”字形。环8是按下列方式分成小环Ⅰ、Ⅱ和Ⅲ的：每一个小环Ⅰ或Ⅱ或Ⅲ都是在侧面包围有源区7′或7或7″的，这三个有源区分别具有一个所属的完整连接触点组（它们是些数目字不相同的电流和传感器接头触点）2′、3′、5′、6′或2、3、5、6或2″、3″、5″、6″。从图5可以看出，如果在电流和传感器接头触点附近把P和N-层交换一下，那么霍耳元件1具有“三明治”（夹心）结构。在这种结构中所有有源区7、7′和7″都在霍耳元件1的内部深处彼此相连。这种“三明治”结构的优点是，有源区7的厚度敏感性（它取决于环连接头R处的电压）比没有中间隔片的霍耳元件1的这种敏感性大一系数m，这里m表示小环的数量。
图6和7表示一种按热迁移方法生产的势垒场效应晶体管第一种实施方案和第二种实施方案的平面图和垂直视图。
两种实施方案16和17的区别在于，在第一种实施方案16中“源”连接触点18设置在盖板9上而“漏”连接触点19设置在底板10上，在第二种实施方案17中“源”连接触点18和“漏”连接触点19都设置在盖板9上。第一种实施方案16的结构与在图3和4中所示霍耳元件1的结构相似，在图3和4中所示霍耳元件1中没有传感器连接头触点5和6，且电流连接触点2和3被“源”和“漏”连接触点18和19所替代。第二种实施方案17的结构也和图3和4中所示霍耳元件1的结构相似，在此方案结构中没有电流连接触点2和3，且传感器连接头触点被“源”和“漏”连接触点18和19所替代。在这两种实施方案16和17中，环连接用G表示，它表示势垒式场效应晶体管的“栅”连接。
把图3和4与图6和7进行比较便可看出，如果这些图中表示的元件（即霍耳元件和势垒式场效应晶体管）结构相似的话，那么毫无疑问可以把这两种元件（它们分别都有扩大的环（8;9;10））用热迁移方法装在一个单个的集成电路上，这样做的目的是为了获得图18所示的集成电路。这种情况下两种元件所具有的扩大环（8、9、10）结构相同。
图10和11表示在图8和9中所示霍耳元件1的第一种实施方案的平面图和垂直视图。例如霍耳元件1可以由N型衬底上生长的N-材料层20构成。层20除了具有扩大环11之外，还具有一个设置在它表面上的衬底连接触点13，衬底连接触点13的材料类型与层20、衬底12以及霍耳元件1的有源区7相同，它的材料中掺有较多的杂质原子。有源区7由层20的N-材料组成。衬底连接触点13具有一个衬底连接SUB。霍耳元件1的结构与图8和9所示结构相似，所不同之处在于，由表面层构成的环8是由P型表面层构成，该氧化层包在由氧化硅或多晶硅组成环形载体21周围。载体21仅仅在位于集成电路表面的地方设有P型表面层8（它由P材料组成）。环形载体21和它所属的表面层8横穿过层20，即从层20的表面直到与衬底12发生电接触为止，它们甚至能进入衬底12中。具有表面层8的环形载体21，例如可以用“深穴”蚀刻法（“anisotropic trenchetching”）制成，文献“Electronics    Week，July    23，1984，第123-126，1MB    Memories    demand    new    design    choices，White，Armstrong    and    Rao”对这种方法进行了描述。底板10作为隐埋层（“burried    layer）位于层20和衬底12之间的边界上，并与表面层8发生电接触，而表面层8则同样与盖板9发生电接触。
图12和13表示按“深穴”蚀刻法生产的势垒式场效应晶体管的平面图和垂直视图。它的结构与图10和11中所示霍耳元件1的结构相似，所不同之处在于它只具有两个连接触点（即一个“源”连接触点18和一个“漏”连接触点19而不是5个连接触点2至6。这里的环连接用G表示，它构成势垒式场效应晶体管的“栅”连接。把图10和11与图12和13进行比较便可看出，如果所示的元件（即霍耳元件和势垒式场效应晶体管）的结构相似，那么毫无疑问可以把这两种元件（它们都具有扩大环8、9、10）用“深穴”蚀刻法装入一个单个的集成电路中，这样做的目的是为了获得图18所示的集成电路。两种元件所具有的扩大环8、9、10在这里结构相同。
图14和15表示图8和9所示霍耳元件1的第二种实际实施方案的平面图和垂直视图。因为按照图12和13来制造较深较薄的环形载体21是很困难的，所以第二种实施方案在第一种实施方案的基础上作了改进。图14描述了霍耳元件1的一个横切面，这个横切面平行于霍耳元件1的上表面且直接位于盖板9之下（见图15）。图14与图8相比，它转过了90°，所以5个电流、和传感器连接头触点2至6不是并列地排列成一条直线，而是一个在一个上面地排成一条直线，这对于霍耳元件1的作用没有影响。除了电流和传感器连接头触点2至6的数量（这里也是相同的5个），在图14和15中表示的霍耳元件1具有和图3和4所示霍耳元件1相似的结构。这里的霍耳元件1也是由衬底12组成的，衬底12由N-材料组成，霍耳元件1的有源区7也同样是由N-材料组成的。与图3和4所示霍耳元件1不同之处是，矩形环8仅由相对而设的两侧构成，它们由表面层8a或8b（由P材料组成）构成，表面层8a和8b把例如矩形空气井22a或22b的内侧面完整而连续地覆盖住。图15中字母A表示空气（“Air”）。这两个空气井22a和22b从上表面到底面完整地贯穿基片12，霍耳元件1和集成电路是由这个基片12制成的。表面层8a和8b例如可以通过气相的扩散来获得，气体在空气和衬底12之间的界面上侵入衬底材料中，并在那里产生表面层8a和8b。表面层8a和8b，以及盖板9和底板10彼此之间都有电接触，它们一起构成一个连续的面，它把霍耳元件1的有源区7尽可能完整地从上、从下以及从两侧包围住。如果环8的两侧（如图14和15所示）平行于电流和传感器连接头触点2至6中点的连线，那么这个面在较短的端面一侧敞开而且敞开得最大。表面层8a和8b，以及盖板9和底板10都由同一种类型的材料组成（P型），它们与霍耳元件1的有源区7以及基片12所用的材料类型相反，后者由N-材料组成。在表面层8a、8b、盖板9、底板10和霍耳元件1有源区7之间的P/N结，构成了一个阻挡层，它完整地包围（除了环8两个短端面没有被包围之外）霍耳元件1的有源区7。
为了避免连续面和阻挡层在其端面敞开，可以把矩形结构的环8扩大到端面上（见图16）。在这种情况下，环8至少由4个表面层8a、8b，8j和8k组成（它们中两两相对），它们各自把一口空气井22a、22b、22j和22k的内侧面完整而连续地覆盖住，而空气井22a、22b、22j和22k从上表面至底面完整而连续地贯穿基片12，霍耳元件1是由这个基片12制成的。表面层8a、8b、8j和8k，以及盖板9和底板10彼此之间都发生电接触，它们合在一起构成一个连续的面，这个面把霍耳元件1的有源区7尽可能完整地从各个方向包围住。表面层8a、8b、8j和8k，以及盖板9和底板10都由相同类型的材料（例如P）组成，它与霍耳元件1有源区7所用的材料类型（N材料）相反。图16表示具有表面层8j和8k的空气井22j和22k。
如果空气井22a、22b、22j和22k中有一部分井比较长，那么在受到机械压力的影响下霍耳元件1会出现弯曲甚至断裂的现象。为了避免出现这种现象，必须至少把那些较长的空气井用中间隔片再细分成平行的小空气井。图16中假定了两个相对的空气井较长，它们纵向平行于连接头触点2至6中点的连线，用垂直于连线的中间隔片把它们分别例如再等分成4个大小基本相同的小空气井22a、22c、22e和22g或22b、22d、22f和22h。小空气井22a、22b、22c、22d、22e、22f、22g和22h的内侧面，被连续的表面层8a、8b、8c、8d、8e、8f、8g或8h覆盖。图16和15表示在图8和9中所示霍耳元件1第三种实际实施方案的平面图和垂直视图。第三种实施方案是对第二种实施方案的改进。图16表示霍耳元件1的一个平行于霍耳元件1上表面的横切面，它直接位于盖板9之下（见图15）。如果所有中间隔片的宽度是表面层深度的两倍，那么中间隔片仅由两个相邻的小空气井的两个表面层构成，而且公共空气井的所有表面层8a、8c、8e、8g或8b、8d、8f、8h彼此之间都发生电接触。表面层8a至8h、盖板9、底板10以及表面层8j和8k（如果端面也有小空气井22j和22k的话）也都彼此发生电接触。它们一起构成一个连续面，它把霍耳元件1的有源区7尽可能完整地，至少从上、从下和从两侧包括住，它们所用的材料类型相同（P型），与霍耳元件1有源区7所用材料类型（N-型）相反。
在图8至11以及图14至16中所表示的霍耳元件1具有5个电流、或传感器连接头C1、C2′、C2″、S1和S2，这些霍耳元件1的外部电路连接情况如图17所示。一个待测量的磁场HN与包含霍耳元件1的集成电路的上表面平行。馈电电压VDD、VSS的一个极VDD经电流发生器23与中间的电流连接C1相连，馈电电压VDD、VSS的另一个极VSS经电阻R1或R2与另外两个电流连接头C2′或C2″相连。由电流发生器23提供的霍耳元件1的馈电电流i在霍耳元件1内一分为二并流出霍耳元件1，流出时每个电阻R1或R2上的电流为i/2。
图18所示装置除了包含霍耳元件1和电流发生器23之外，还具有控制电路24、25、26、27。在图18中，假定图中霍耳元件1是图1至5所示霍耳元件1，它除了环连接R外只具有4个电流、或传感器连接头C1、C2、S1和S2。在这种情况下两个电流连接头C1和C2分别与电流发生器的每一个极相连。反之，如果在图18中所用的霍耳元件1，是一个在图8至11或图14至16中所示的霍耳元件1（这些霍耳元件1都具有除环接头R外，有5个电流或传感器连接头C1、C2′、C2″、S1和S2），那么，如前面已说过的那样，要用图17中所示的霍耳元件1的线路图。在这两种情况下，两个传感器连接中的一个（例如第二个传感器连接S2）与外壳相连，而另一个（即第一个）传感器连接头S1构成霍耳元件1的输出。
在所有被描述过的霍耳元件1中，扩大环11和霍耳元件1有源区7之间的P-N结，都构成一个阻挡层11、7，它尽可能完整地包围霍耳元件1的有源区7，阻挡层的深度可通过环接头R处的电压来控制。阻挡层11、7是绝缘的，它完全地保护了霍耳元件1的有源区7，以致于再设置一个氧化硅绝缘层显得多余。因此在这种情况下，不存在载流子变化，而这种变化是一种存在于氧化硅绝缘层中的变化。它们对霍耳元件1的长期稳定性也不会因此产生不好的影响。阻挡层对霍耳元件1有源区7尽可能从各个方向包围，包围程度越完整，它的保护作用也越大，阻挡层的保护作用还取决于它的深度。虽然有可能会受到各种干扰因素的影响，例如温度变化的影响，但是它的深度始终应该保持恒定。为了做到这一点，霍耳元件1如图18所示的那样要与控制电路24、25、26、27相连接，这种控制电路能把阻挡层11、7的深度控制在一个恒定值上。
在图18中，霍耳元件1的输出S1，经控制电路24、25、26、27，与霍耳元件1的环接头R相连。控制电路24、25、26、27至少由一个实测值处理器24，一个额定值发生器25和额定值/实测值一微分器26、27组成。霍耳元件1的输出S1经实测值处理器24与额定值/实测值-微分器26、27的第一个输入E1相连，而额定值发生器25则直接与它的第2个输入E2相连。额定值/实测值-微分器26、27的输出与霍耳元件1的环接头R相连。实测值处理器24在最简单的情况下就是绝对值发生器，例如整流器，它的输出电压恒等于它的输入电压的绝对值。
在图18中，绝对值以及实测值处理器至少由一个被控制器28控制的转换开关29以及一个反相放大器30组成。在图18中，为了隔离，实测值处理器还具有一个电压跟踪器31，但它可以选用。在实测值处理器内部，根据转换开关29位置的不同情况，它的输入可通过转换开关29直接或经电压跟踪器31与反相放大器30的输入或输出相连，也可经电压跟踪器31与转换放大器30的输入或输出相连。反向放大器30的输出构成了实测值处理器的输出，因而与额定值/实测值-微分器26、27的第一个输入E1相连。除此之外、实测值处理器24的输入还可以直接或经电压跟踪器31与控制器28的输入相连，控制器28的输出是与转换开关29的控制输入端相连的。控制器28例如可以只由一个比较器构成，且能探测实测值处理器24输入电压的极性，随之也能探测霍耳元件1输出电压VH的极性。根据输出电压VH极性的不同，转换开关29便使反相放大器30旁路。换句话说，如果霍耳元件1的输出电压VH是正的，那么它用不着符号转换便可以直接转输到额定值/实测值-微分器26、27的第一个输入E1处;如果它是负的，那么它将通过具有符号转换的转换放大器30传输到E1处。
额定值发生器25例如可由一个由降压电阻R′和场效应晶体管32的“源-漏”极构成的串联电路组成，它们的公共极构成了额定值发生器25的输出，并与额定值/实测值-微分器26、27的第二个输入E2相连。降压电阻R′的另一个端与第一参考电压VRef·1相连，场效应晶体管32的“栅”与第二个参考电压VRef·2相连，而场效应晶体管32“源-漏”线段的另一个端与第三个参考电压VRef·3相连。
额定值/实测值-微分器26、27至少由一个差分放大器26组成，例如它可用公知的方法由运算放大器33构成。在这种情况下运算放大器33的反相输入，经第一个输入电阻R3与第一个输入E1相连，经第二个输入电阻R4与第二个输入E2相连，经反馈电阻R5与差分放大器26的输出F相连。输出F同时也是运算放大器33的输出。运算放大器33的同相输入经差分放大器26的第三输入E3与第四参考电压VRef·4相连。差分放大器26例如可作为反相放大器来使用。在这种情况下它必须再串联另一个放大器27（例如为了使由差分放大器26产生的倒相重新倒转回去）。这两个放大器27和30，分别具有例如放大系数-1，而且同样可以按公知的方法由一个运算放大器构成。
场效应晶体管32是作为热敏元件使用的，它的饱和（“Pinchoff”）电流与场效应晶体管32以及霍耳元件1的环境温度平方成反比，因为，由于这两种元件是装在一个集成电路中的，所以它们在空间的排列非常紧密。这再一次说明，霍耳元件和晶体管（例如场效应晶体管32）可以用同样的半导体晶体并用同样的工艺方法来集成这一点是何等的重要。控制电路24、25、26、27可以通过下列方式来控制阻挡层（11、7）的厚度：它用由额定值发生器25提供的理论值，与作为实测值的霍耳元件1的输出电压进行比较，并把这样得到的差值在霍耳元件1的环接头R上放大。由于场效应晶体管32是一个热敏元件，所以这个理论值也取决于温度。这使得控制电路24、25、26、27在这种情况下，可以把阻挡层11、7的厚度控制在某一个可以使霍耳元件1的磁场敏感性不受温度影响的数值上。如果霍耳元件1本身有足够的温度稳定性，那么场效应晶体管32是多余的。从而可以不用。
在图18中的转换开关29是作为继电器触点来使用的。然而，实际上它一般来说是一个可控制的半导体转换器，例如可以用CMOS-法（互补型金属氧化物半导体（晶体管）方法）来制成。在控制电路24、25、26、27中使用的晶体管，如场效应晶体管32，具有例如图6和7或图11和12所示的结构。
此外，图18所示线路图还具有在给定的馈电电流i的条件下，使霍耳元件1特性曲线VH＝f（B）线性化的优点，即不仅可以消除成对偶非线性，而且还能消除成对非偶非线性。非线性的定义可以从图19清楚看出，在图中表示了给定馈电电流i的非线性特性曲线VH＝f（B）。在图19中，线性特性曲线是用虚线表示的。当测定值B＝B1（感应强度）时，霍耳电压VH的非线性特性曲线有一工作点X，它的纵坐标等于VH（B1），而相应的线性特性曲线的工作点Y的纵坐标为〔 (2VH)/(2B) 〕B＝O·B1，系数〔 (2VH)/(2B) 〕B＝0表示零点B＝0时线性特征曲线和非线性特征曲线的斜率。当B＝B1时，非线性ε（B1）定为为两工作点Y和X的纵坐标差，也即
ε（B1）＝
Figure 86103480_IMG2
·B1-VH（B1）
如果ε（B1）＝ε（-B1），（见图20）
则非线性为成对偶型，
如果ε（B1）＝-ε（-B1）（见图21）
则非线性为非成对非偶型。
图19所示非线性为成对非偶型。
给定霍耳元件1的非线性是成对偶型的还是成对非偶型的这一点，必须在把霍耳元件1接入图18所示线路图中之前通过测量来弄清楚。下面在对功能进行说明时假定霍耳元件1输出电压VH为正值时，感应强度B也为正值，输出电压VH为负值时，感应强度B也为负值（见图19）。
当霍耳元件为成对偶型时，一般来说非线性ε（B）在感应强度B作用下（如图21中不是用虚线画出的特性曲线那样），B取正值则ε（B）恒正，B取负值则ε（B）恒负，或者正好颠倒过来（如图21中用虚线画出的特性曲线那样），B取负值时ε（B）恒正，B取正值时ε（B）恒负。
如果把理想的方式霍耳元件1取成对偶型，那么差分放大器26的第4个输入E4不用，也就是说把图18中用虚线表示的位于电压跟踪器31输出和差值放大器26第4个输入E4之间的可选择的连接去掉，而仅仅让霍耳元件1输出电压VH的绝对值，经实测值处理器24与差分放大器26的第一个输入E1相连。
如果在这种情况下霍耳元件1具有一个与图20中用实线画出的曲线相似的特性曲线，而且，如果电压跟踪器31具有一个正的放大系数+1，那么放大器27必须是一个转换放大器，以使得串联电路24、26、27不产生电压反相。与此相反，如果霍耳元件1具有一个与图21中用虚线画出的曲线相似的特性曲线，那么在同样的前提条件下，放大器27必须是一个同相放大器，以使得串联电路31、26、27产生一个电压反相。
图20和21所示特性曲线为理想特性曲线，实际上这些特性曲线并不是这样对称于ε（B）轴或对称于零点的，也就是说实际上一般来说总存在着相同配对性和不同配对性的混合情况。在这种情况下，霍耳元件1的输出电压VH既必须经实测值处理器24与第一个输入E1相连，又必须经电压跟踪器31与第4个输入E4相连。因为相同配对性和不同配对性的非线性不对称性不一定大小相等，所以可以通过选择输入电阻R3和R6的不同值来对此进行不同强度的修正。因此，差分放大器26的第1和第4输入E1和E4，分别构成两个实测值输入中的一个。在第4个输入E4处出现的霍耳元件1的输出电压VH，总是具有它实际的符号标志，而在差分放大器26第一个输入E1处出现的输出电压，总是一个绝对值。在差分放大器26的两个输入E1和E4处出现的电压的和，构成了控制电路24、25、26、27的实测值。
可以把图18所示电路的工作方式简短地总结如下：
参考电压VRef·1、VRef·2、VRef·3和VRef·4应这样来选择：如放大器27是反相放大器，那么在放大器27输入是正的额定值，反之，如放大器27是同相放大器，那么是负的额定值，这样做的结果是在这两种情况下，霍耳元件1的控制输入端M处有一个负的基础电压作为额定值。如果这种用霍耳元件1测量的磁场，是例如一个正弦形的交变磁场，那么霍耳元件1的输出电压VH是一种正弦交变电压。如果霍耳元件1具有理想的成对非偶非线性，那么这种正弦交变电压VH将不发生改变地通到差分放大器26的第4个输入E4处（作为实测值），它应该和第4个输入E4相连，根据放大器27放大系数正负的不同，正弦交变电压VH应该这样地和恒定不变的额定值进行叠加（叠加时可以进行、也可以不进行电压的转换），以致于霍耳元件1控制输入M的正电压，沿正确的方向多多少少再负一点，而控制输入M处的总电压则无论如何必须为负。
如果霍耳元件1具有理想的成对偶非线性，所出现的情况相同，只是在这种情况下霍耳元件1输出电压VH的负半波通过转换器29和反相放大器30整流了，而且被整流的输出电压VH将作为实测值被接至差分放大器26的第一个输入E1处。如果反相放大器30的放大系数为-1，那么被整流的负半波与正半波一样大小，如果放大系数不是-1，那么就不一样大小。如果霍耳元件1具有不对称的非线性，也就是说把成对偶和成对非偶非线性组合起来的话，那么实测值也必须是上面提到的两种实测值的组合，也就是说，未经改变的输出电压VH必须接至输入E4的同时，被整流过的输出电压VH必须接至输入E1。在这种情况下被加权的输出电压VH和被加权的整流输出电压VH的和，将作为总实测值进行处理，输入电阻R3或R6的值将构成各自的加权系数。
因为在给定的磁场条件下，敏感性和霍耳元件1的输出电压VH，大体上与阻挡层的厚度成反比，而阻挡层厚度又与控制输入M处的电压成正比，所以，如果霍耳元件1控制输入M处的电压，在进行控制后沿正确的方向发生改变的话，那么输出电压VH的非线性就会得到修正。

Claims (20)

1、具有一个在集成电路中可集成的霍耳元件的装置，它具有两个传感器连接触点和至少两个电流连接触点，它们大部分被设置在霍耳元件的上表面上，这个霍耳元件的有源区至少在侧面被一个环所包围，环具有一个环连接头，组成环的材料类型与组成霍耳元件有源区和连接触点的材料类型相反，其特征在于，霍耳元件(1)被埋入半导体材料的内部，环(8)被盖板(9)和底板(10)扩大，以致于扩大的环(8、9、10或11)从所有方向上包围霍耳元件(1)的有源区(7)，霍耳元件(1)的传感器、和电流连接触点(2至6)，穿过盖板(9)和底板(10)直到和霍耳元件(1)的有源区(7)发生电接触，环(8)、盖板(9)和底板(10)由相同类型的材料组成，它们彼此之间都发生电接触。
2、按权利要求1的装置，其特征在于，霍耳元件（1）的输出（S1）经控制电路（24、25、26、27）与霍耳元件（1）的环连接头（R）相连。
3、按权利要求2的装置，其特征在于，控制电路（24、25、26、27）至少由实测值处理器（24）、额定值发生器（25）和额定值/实测值-微分器（26、27）组成。
4、按权利要求3的装置，其特征在于，实测值处理器（24）是绝对值发生器。
5、按权利要求4的装置，其特征在于，实测值处理器（24）至少由一个被控制器（28）控制的转换器（29）和一个反相放大器（30）组成。
6、按权利要求5的装置，其特征在于，控制器（28）由一个比较器组成。
7、按权利要求4的装置，其特征在于，实测值处理器由一个整流器组成。
8、按权利要求3至7中一个权利要求的装置，其特征在于，额定值发生器（25）由降压电阻（R′）和场效应晶体管（32）的“源-漏”极串联而成。
9、按权利要求3至8中一个权利要求的装置，其特征在于，额定值/实测值-微分器（26、27）至少由一个差分放大器（26）组成。
10、按权利要求9的装置，其特征在于，差分放大器（26）可作为反相放大器接入电路，与它串联的是另一个反相放大器（27）。
11、按权利要求9或10的装置，其特征在于，差分放大器（26）具有两个实测值输入（E1、E4），其中第一个输入（E1）与实测值处理器（24）的输出相连，另一个输入（E4）与实测值处理器（24）的输入相连。
12、按权利要求2至11中一个权利要求的装置，其特征在于，在控制电路（24、25、26、27）中使用的晶体管（例如32）也同样分别具有一个扩大的环（8、9、10），它的结构与霍耳元件（1）的环相同。
13、按权利要求1至12中一个权利要求的装置，其特征在于，扩大的环（8、9、10）是一块整体，因此环（8）、盖板（9）和底板（10）是由相同材料组成的。
14、按权利要求1至12中一个权利要求的装置，其特征在于，环（8）是由重掺杂的掺铝材料组成。
15、按权利要求4的装置，其特征在于，所有传感器、和电流连接触点（2、3、5和6）次数相同地被多次使用，所有数目字名称相同的电流、和传感器连接触点（2、2′、2″或3、3′、3″或5、5′、5″或6、6′、6″）在外部分别通过一个电连接而彼此相连，环（8）具有中间隔片（14、15），它们把环（8）细分成并排的小环（Ⅰ、Ⅱ、Ⅲ）每一个中间隔片（14、15）属于两个相邻的小环（Ⅰ、Ⅱ或Ⅱ、Ⅲ）所共有，环（8）按下列方式细分成小环（Ⅰ、Ⅱ、Ⅲ）：每一个小环（Ⅰ、Ⅱ、Ⅲ）都用它们所属的、由数目字名称不相同的电流、传感器连接触点组成的组（2′、3′、5′、6′或2、3、5、6或2″、3″、5″、6″）从侧面包围一个有源区（7′、7、7″）。
16、按权利要求1至12中一个权利要求的装置，其特征在于，环（8）由一个表面层组成，它被蒙在由氧化硅或多晶硅组成的环状载体（21）上，底板（10）是一个设置在基片（12）和在基片（12）上生长的层（20）之间界面上的埋入层。
17、按权利要求1至12中一个权利要求的装置，其特征在于，环（8）是矩形的，它仅由相对的两侧组成，它们分别由至少一个表面层（8a或8b）组成，表面层（8a或8b）分别把一个空气井（22a或22b）的内侧面完整而连续地覆盖住，空气井（22a或22b）完整而连续地（从上表面至底面）穿过基片（12），而霍耳元件（1）由基片（12）组成。
18、按权利要求1至12中一个权利要求的装置，其特征在于，环（8）是矩形的，且由至少4个表面层（8a、8b、8j、8k）组成，它们两两相对，这4个表面层（8a、8b、8j、8k）分别完整而连续地把空气井（22a、22b、22j、22k）的内侧面覆盖住，而空气井（22a、22b、22j、22k）则完整而连续地（从上表面至底面）穿过基片（12），而霍耳元件（1）是由基片（12）制成，所有的表面层（8a、8b、8j、8k）彼此之间发生电接触。
19、按权利要求17或者18的装置，其特征在于，至少两个相对而置的空气井通过中间隔片被分成小空气井（22a、22b、22c、22e、22g或者22b、22d、22f、22h），用每个连续的表面层（8a、8c、8e、8g、8b、8d、8f或8h）将其内侧面完整地覆盖住，所有的中间隔片仅由两个相邻的小空气井的两个表面层构成，所有的表面层（8a至8k）相互之间都具有电接触。
20、按照权利要求1至19中一个权利要求的装置，可用于功率表或电度表中，用以测量电流或构成电压和电流的乘积。
CN86103480A 1985-05-22 1986-05-21 具有能在集成电路中集成的霍耳元件的装置 Expired CN86103480B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CH2176/85A CH668147A5 (de) 1985-05-22 1985-05-22 Einrichtung mit einem hallelement in integrierter halbleitertechnologie.
CH02176/85-0 1985-05-22

Publications (2)

Publication Number Publication Date
CN86103480A true CN86103480A (zh) 1986-11-19
CN86103480B CN86103480B (zh) 1988-10-19

Family

ID=4227667

Family Applications (1)

Application Number Title Priority Date Filing Date
CN86103480A Expired CN86103480B (zh) 1985-05-22 1986-05-21 具有能在集成电路中集成的霍耳元件的装置

Country Status (19)

Country Link
US (1) US4673964A (zh)
EP (1) EP0202508B1 (zh)
JP (1) JPH0728058B2 (zh)
KR (1) KR940001299B1 (zh)
CN (1) CN86103480B (zh)
AT (1) ATE40023T1 (zh)
CA (1) CA1249667A (zh)
CH (1) CH668147A5 (zh)
CS (1) CS274590B2 (zh)
DE (1) DE3661788D1 (zh)
DK (1) DK164617C (zh)
ES (1) ES8707822A1 (zh)
HU (1) HU202679B (zh)
IN (1) IN166917B (zh)
MX (1) MX168024B (zh)
NZ (1) NZ216151A (zh)
RO (1) RO96966B (zh)
WO (1) WO1986007196A1 (zh)
YU (1) YU46405B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101750591B (zh) * 2008-11-28 2014-07-23 迈来芯科技有限公司 垂直霍尔传感器
CN114096865A (zh) * 2019-07-08 2022-02-25 拉芳德利责任有限公司 霍尔集成式传感器和对应的制造工艺

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH668146A5 (de) * 1985-05-22 1988-11-30 Landis & Gyr Ag Einrichtung mit einem hallelement in integrierter halbleitertechnologie.
CH669068A5 (de) * 1986-04-29 1989-02-15 Landis & Gyr Ag Integrierbares hallelement.
JP2754599B2 (ja) * 1988-10-05 1998-05-20 株式会社デンソー 半導体装置
US5119166A (en) * 1990-02-06 1992-06-02 Honeywell Inc. Hall effect element aligned to reduce package-induced offsets
DE4118255A1 (de) * 1991-06-04 1992-12-10 Itt Ind Gmbh Deutsche Monolithisch integrierter sensorschaltkreis in cmos-technik
JP3583458B2 (ja) * 1994-03-09 2004-11-04 株式会社東芝 ホール素子
DE19857275A1 (de) * 1998-12-11 2000-06-15 Johannes V Kluge Integrierbarer Magnetfeldsensor aus Halbleitermaterial
DE10125425A1 (de) * 2001-05-25 2002-12-05 Bosch Gmbh Robert Vorrichtung zur Messung einer B-Komponente eines Magnetfeldes, Magnetfeldsensor und Strommesser
DE10240239A1 (de) * 2002-08-31 2004-03-11 Robert Bosch Gmbh Hochgenauer Hall-Sensor mit mehreren Kontaktpaaren
DE10240404A1 (de) * 2002-09-02 2004-03-18 Austriamicrosystems Ag Hall-Sensor und Verfahren zu dessen Betrieb
JP2006210731A (ja) * 2005-01-28 2006-08-10 Denso Corp ホール素子およびその製造方法
US8089070B2 (en) * 2006-02-16 2012-01-03 California Institute Of Technology Apparatus and method of manufacture for an imager equipped with a cross-talk barrier
US8174014B2 (en) * 2006-02-16 2012-05-08 California Institute Of Technology Apparatus and method of manufacture for depositing a composite anti-reflection layer on a silicon surface
US7626377B2 (en) * 2008-02-18 2009-12-01 Honeywell International Inc. Hall-effect device with merged and/or non-merged complementary structure
US20100145660A1 (en) * 2008-12-08 2010-06-10 Robert Bosch Gmbh Mems sensor with built-in self-test
US8114684B2 (en) * 2009-03-02 2012-02-14 Robert Bosch Gmbh Vertical hall effect sensor with current focus
DE102009038938B4 (de) * 2009-08-26 2013-10-10 Austriamicrosystems Ag Verfahren zur Herstellung eines vertikalen Hall-Sensors
US9202940B2 (en) * 2011-09-28 2015-12-01 Mitsubishi Electric Corporation Semiconductor device
US9484525B2 (en) * 2012-05-15 2016-11-01 Infineon Technologies Ag Hall effect device
JP6865579B2 (ja) * 2016-12-28 2021-04-28 エイブリック株式会社 半導体装置
JP7133968B2 (ja) * 2018-04-24 2022-09-09 エイブリック株式会社 半導体装置
KR102669303B1 (ko) * 2018-05-18 2024-05-23 르파운드리 에스.알.엘. 감소된 오프셋을 갖는 수직 홀 소자 및 그 제조 방법
US10424616B1 (en) * 2018-06-20 2019-09-24 Globalfoundries Singapore Pte. Ltd. Integrated circuit devices including vertical and lateral hall elements, and methods for fabricating the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3372070A (en) * 1965-07-30 1968-03-05 Bell Telephone Labor Inc Fabrication of semiconductor integrated devices with a pn junction running through the wafer
US3668439A (en) * 1969-09-11 1972-06-06 Mitsubishi Electric Corp Magnetically operated semiconductor device
US3852802A (en) * 1972-05-01 1974-12-03 Signetics Corp Integrated circuit hall effect device and method
JPS5257792A (en) * 1975-11-07 1977-05-12 Agency Of Ind Science & Technol Photoelectric converting element
US4141026A (en) * 1977-02-02 1979-02-20 Texas Instruments Incorporated Hall effect generator
US4129880A (en) * 1977-07-01 1978-12-12 International Business Machines Incorporated Channel depletion boundary modulation magnetic field sensor
US4253107A (en) * 1978-10-06 1981-02-24 Sprague Electric Company Integrated circuit with ion implanted hall-cell

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101750591B (zh) * 2008-11-28 2014-07-23 迈来芯科技有限公司 垂直霍尔传感器
CN114096865A (zh) * 2019-07-08 2022-02-25 拉芳德利责任有限公司 霍尔集成式传感器和对应的制造工艺

Also Published As

Publication number Publication date
NZ216151A (en) 1989-08-29
DK36087A (da) 1987-01-22
DK164617B (da) 1992-07-20
AU5695186A (en) 1986-12-24
ATE40023T1 (de) 1989-01-15
EP0202508B1 (de) 1989-01-11
DE3661788D1 (en) 1989-02-16
KR880700477A (ko) 1988-03-15
JPH0728058B2 (ja) 1995-03-29
CN86103480B (zh) 1988-10-19
CS274590B2 (en) 1991-08-13
CH668147A5 (de) 1988-11-30
DK164617C (da) 1992-12-07
AU589958B2 (en) 1989-10-26
MX168024B (es) 1993-04-28
HUT44363A (en) 1988-02-29
IN166917B (zh) 1990-08-04
YU46405B (sh) 1993-10-20
RO96966A (ro) 1989-05-30
ES8707822A1 (es) 1987-08-16
DK36087D0 (da) 1987-01-22
HU202679B (en) 1991-03-28
US4673964A (en) 1987-06-16
KR940001299B1 (ko) 1994-02-18
CA1249667A (en) 1989-01-31
JPS62502928A (ja) 1987-11-19
RO96966B (ro) 1989-06-01
EP0202508A1 (de) 1986-11-26
YU86286A (en) 1989-12-31
CS343486A2 (en) 1991-02-12
ES555166A0 (es) 1987-08-16
WO1986007196A1 (en) 1986-12-04

Similar Documents

Publication Publication Date Title
CN86103480A (zh) 具有能在集成电路中集成的霍耳元件的装置
KR940001298B1 (ko) 집적회로에 집적가능한 홀소자를 구비한 장치
Braga et al. Ultralow contact resistance in electrolyte-gated organic thin film transistors
US9285439B2 (en) Vertical hall sensor with series-connected hall effect regions
JP3602611B2 (ja) 横型ホール素子
GB2126009A (en) Magnetic field sensors
CN105093137B (zh) 垂直霍尔效应器件
US20120169329A1 (en) Hall sensor element and method for measuring a magnetic field
US20150002140A1 (en) Semiconductor-based hall sensor
US7772661B2 (en) Hall-effect magnetic sensors with improved magnetic responsivity and methods for manufacturing the same
US11205748B2 (en) 3-contact vertical hall sensor elements connected in a ring and related devices, systems, and methods
US9484525B2 (en) Hall effect device
Bellekom CMOS versus bipolar Hall plates regarding offset correction
RU2550756C1 (ru) Трехколлекторный биполярный магнитотранзистор с ортогональными потоками носителей заряда
Leepattarapongpan et al. A merged magnetotransistor for 3-axis magnetic field measurement based on carrier recombination–deflection effect
JPH0661469A (ja) Ｃｃｄ映像素子
US11372061B2 (en) Hall effect sensor devices and methods of forming hall effect sensor devices
RU2239916C1 (ru) Полупроводниковый прибор, чувствительный к магнитному полю
US8519594B2 (en) Hall effect power generator
Rekalova et al. Magnetic induction transducers based on silicon planar transistors
FI89114C (fi) Anordning med ett i en integrerad krets integrerbart hallelement samt dess anvaendning
Sutthinet et al. A Novel Dual Magnetodiode for Wireless Sensor Networks
JPH0722208B2 (ja) 半導体センサ装置
CN117279481A (zh) 一种高性能垂直型霍尔器件
BG113014A (bg) Интегрален сензор на хол с равнинна чувствителност

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C13 Decision
GR02 Examined patent application
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee