KR940001298B1 - 집적회로에 집적가능한 홀소자를 구비한 장치 - Google Patents

Abstract

내용 없음.

Description

집적회로에 집적가능한 홀소자를 구비한 장치

[도면의 간단한 설명]

제1도는 CMOS 기술에 의한 안정한 수직 홀소자의 평면도.

제2도는 제1도에 도시된 홀소자의 수직 단면도.

제3도는 대안의 안정한 수직 홀소자의 평면도.

제4도는 제3도 및 5도에 도시된 홀소자의 수직 단면도.

제5도는 샌드위치 구조의 집적가능한, 안정한 수직 홀소자의 수평 단면도.

제6도는 제2대안의 안정한 수직 홀소자의 평면도.

제7도는 제6도에 도시된 홀소자의 수직 단면도.

제8도는 제3대안의 안정한 수직 홀소자의 평면도.

제9도는 제8도에 도시된 홀소자의 수직 단면도.

제10도는 바이폴라 트랜지스터의 평면도.

제11도는 제10도에 도시된 바이폴라 트랜지스터의 수직 단면도.

제12도는 수평 홀소자의 평면도.

제13도는 제12도에 도시된 홀소자의 수직 단면도.

제14도는 대안의 안정한 수평 홀소자의 평면도.

제15도는 제14도에 도시된 홀소자의 수직 단면도.

제16도는 5개의 결선단자를 갖는 수직 홀소자를 포함하는 회로도.

제17도는 홀소자를 갖는 장치의 블록도.

제18도는 주어진 주공급전류 i에 대한 유도 B의 함수로써 홀소자의 출력전압(V_H)의 특성곡선 V_H=f(B)그래프.

제19도는 짝수-패러티 비선형성 ε(B)의 특성곡선 그래프.

제20도는 홀수-패러티 비선형성 ε(B)의 특성곡선 그래프.

제21도는 제1도 및 2도에 도시된 홀소자의 발전된 대안의 평면도.

제22도는 제21도에 도시된 홀소자의 수직 단면도.

제23도는 제3도 및 제4도에 도시된 홀소자의 발전된 대안의 평면도.

제24도는 제23도에 도시된 홀소자의 수직 단면도.

제25도는 제21~24도에 도시된 홀소자용 결선을 갖는 추가 회로도.

[발명의 상세한 설명]

본 발명은 집적회로에 집적가능한 홀소자를 구비한 장치에 관한 것이다.

이런 형의 장치는 예를 들면, 전류 i_N을 측정하거나 또는 전압/전류적 u_N·i_N을 만들기 위한 전력계 또는 전기계기에 사용되며, 여기서 u_N은 전기공급계의 주전압을 나타내며, i_N은 전기에너지의 사용자에 의해 소비되는 전류를 나타낸다. 전류 i_N은 그것에 의해 만들어진 자계 H_N에 비례하기 때문에, 그것이 자계 H_N을 결정지을때 홀소자는 전류 i_N을 간접적으로 측정한다. 홀소자의 출력 전압(V_H)이 홀소자의 공급전류를 나타내는 i의 H_N의 곱 i·H_N에 비례하기 때문에, 홀소자의 공급전류 i가 예를 들면 저항기를 사용하여 주전압 u_N에 비례하도록 선택되며 홀소자는 전압/전류적 u_N·i_N을 또한 만든다. 이 경우에, 홀소자는 4개의 사분 승산기로서 작동하여야 하며, u_N,i_N그리고 i 및 H_N이 각각 사이파이므로 따라서, 이들은 정의 값 및 부의 값을 갖는다.

집적가능한 수직 홀소자는 1984년 9월에 발간된 아이 이 이 이 일렉트론 디바이스 레터즈에 제 EDL-5권, 제9호, 357-358페이지에 기재된 알.에스,포포빅의 논문 "수직홀-효과장치"에서 알 수 있다(the publication "The Vertical Hall-Effect Device", R.S. Popovic, IEEE Electron Device Letters, vol. EDL-5, No. 9, September 1984, pages 357~358). 수직으로 집적가능한 홀소자는 자장(H_N)을 측정하는 홀소자이며, 그 자장은 집적가능한 홀소자의 표면에 나란할때 효과적이다.

집적회로에 사용할 수평 홀소자는 미국특허 번호 4,253,107(U.S. Patent No. 4,253,107.)에 게재되어 있다. 수평 홀소자는 집적된 홀소자의 표면에 수직으로 유효한 자계 H_N을 측정하는 홀소자이다.

그러나, 안정성(stability), 특히 홀소자의 장시간 안정성에 관해서는 거의 알려져 있지 않다. 예를 들어, 1981년 9월에 발간된 아이 이 이 이 트랜섹션즈온 마그네틱스, 제 MAG-17권, 제5호, 2132페이지에 기재된 엠.더블유.풀과 알.피.워커의 "홀 효과 프로브와 완전 자동화 자기측정 시스템에서의 그들의 사용"을 참조해보라("Hall Effect Probes And Their Use In A Fully Automated Magnetic Measuring System", M.W.Poole and R.P. Walker, IEEE Transactions on Magnetics, vol. MAG-17, No.5, September 1981, page 2132).

본 발명에 따라, 집적회로에 집적가능한 홀소자를 구비한 장치가 제공되며 홀소자는 표면과 그 표면아래에 활성영역을 가지며, 그중에 적어도 2개의 센서 결선 접촉부와 적어도 2개의 전류 결선접촉부가 표면에 설치되며, 홀소자는 표면과 활성영역간에 위치한 공핍영역을 내포한다.

본 발명의 실시예들은 장기간동안 안정한 집적가능한 홀소자들을 제공한다. 특별한 실시예들에 따라, 1개의 집적회로에서의 홀소자와 트랜지스터의 제조기술을 이용함으로써 그런 홀소자가 형성된다.

본 발명을 구체화하는 홀소자는 실질적으로 외부 기온변화에 독립적이며 공급 정전류에 선형인 출력을 갖는다.

1개의 특별한 실시예에 있어서, 활성영역의 도전형과 반대의 도전형의 층(예를 들면, 활성영역이 N-형이면 P-형재료)은 반도체 몸체의 표면에 형성되며, P-형재료의 링이 활성영역을 측면으로 둘러싼다. 공핍영역은 P-형 재료와 N-형 재료간에 형성된 P-N 접합에서 생긴다. 대신으로, MOS-구조가 공핍영역을 구성할 수 있다.

홀장치의 활성영역의 두께가 공핍영역의 두께에 종속하기 때문에, 공핍영역의 두께를 조절하기 위하여 제어회로가 구비될 수 있다.

활성영역을 보호하기 위하여 공핍영역을 이용하는 것은 활성영역을 보호하기 위하여 산화층이 사용된 종래에 제안된 장치에 대한 개선점이다. 상기 산화층에 존재하는 가변수의 전하 캐리어들은 홀소자의 장기간의 안정성에 유해하다.

본 발명은 첨부된 도면을 참조하여 예를 들어 설명된다.

동일한 참고번호들은 도면의 모든 도안들중에 동일한 부분을 나타낸다. 도면중에 도시된 홀소자들은 모두 표면의 부품들이다. 즉, 이 부품들은 모두 반도체 재료의 표면이나 또는 그 표면 바로밑에 설치되어 있다.

제1~15도에 도시된 홀소자들 또는 트랜지스터들은 실리콘 또는 갈륨/아스나이드(GaAs)로 제작된다. 홀소자들은 이들 2개의 재료들중 하나로 만들어진다. 장치들은 도전형(conductivity type) P의 재료와 반대의 도전형 N의 재료를 포함한다. N⁺및 P⁺는 그 재료가 불순물원자로 강하게 도우핑되어 있음을, 즉 그 재료가 약 10²⁰이온/cm³의 불순물 농도(dopant concentration)를 갖는 재료임을 나타낸다. 역으로, N^-및 P^-는 그 재료가 불순물 원자로 약하게 도우핑되어 있음을 나타낸다.

제1~15도에 나타낸 홀소자 또는 트랜지스터는 P 재료 또는 N 재료로부터 시작하여 제작되어도 된다. 적당한 공급전압 또는 공급전류가 상응하여 바르게 선택된 상태에서는 재료선택이 그 기능상에 어떠한 영향도 미치지 않는다.

간단히하기 위하여, 도면에서 홀소자들은 N 재료로부터 시작하여 제작되는 것으로 가정하며, 본 발명의 제재의 한정을 의미하는 것은 아니다.

간단히할 목적으로 홀소자의 전기결선은 C₁,C₂,C'₂,C"₁,S₁,S₂,R 및 SUB로, 트랜지스터의 전기결선은 B,E 및 C로 와이어로써 나타내었다.

실제로, 그들은 물론, 홀소자나 트랜지스터 장치의 표면상에 얇은 스트립 (stripes)으로써 인가된 금속화의 형태를 갖는다.

제12~15도에 나타낸 모든 홀소자들은 2개의 전류결선 C₁및 C₂뿐만아니라 2개의 센서 결선 S₁및 S₂를 갖는다.

제1~9도에 설명된 모든 홀소자들은 3개의 전류결선 C₁,C'₂및C"₂과 2개의 센서 결선 S₁및 S₂를 갖는다.

이 경우에 있어서, 5개의 전류 또는 센서결선 C₁,C'₂,C"₂,S₁및 S₂를 갖는 홀소자는 제16도에 나타낸 바와 같이 항상 외부로 접속되기 위한 것이다. 제17도에 있어서, 간단히할 목적으로, 홀소자는 4개의 전류 또는 센서 결선 C₁,C₂,S₁및 S₂를 갖는다고 가정한다. 모든 변형에 있어서, 예를 들면, 2개의 센서 결선 S₁또는 S₂중의 1개는 다른 센서 결선 S₂또는 S₁이 홀소자의 출력을 구성할때 접지된다. 도면에서, 제1센서 결선은 S₁은 홀소자의 출력을 구성하고, 제2센서 결선 S₂는 접지된다고 가정한다.

홀소자의 결선 C₁,C₂,C'₂,C"₂,S₁및 S₂는 각각 결선 접촉부(1,2,3,4 또는 5)를 갖는다.

제1~9도는 수직 홀소자의 표면상에 장치된 5개의 결선 접촉부(1,2,3,4 및 5)를 나타낸다.

결선접촉부(1~5)는 모두 적절한 간격으로 일직선상에 서로 이웃하여 배설된다. 제1전류 결선접촉부(1)는 그 가운데에 놓이며, 그때 2개의 센서 결선접촉부(4 및 5)와 다른 2개의 전류 결선접촉부(2 및 3)는 제1전류 결선접촉부(1)의 양쪽에 대칭적으로 배설된다. 여기서, 각 센서 결선접촉부(4 또는 5)는 항상 제1전류 결선접촉부(1)와, 2개의 다른 전류 결선접촉부(2 도는 3)중의 1개와의 사이에 놓여진다.

제12~15도는 수직 홀소자의 3개의 전류 결선 C₁,C'₂및 C"₂대신에, 단 2개의 전류 결선 C₁, 및 C₂를 갖는 수평 홀소자들을 나타내고 있다. 2개의 센서 결선 S₁및 S₂와 2개의 전류 결선 C₁및 C₂는 상호간에 상대적으로 배설되어서 2개의 센서 결선접촉부(4 및 5)(센서 결선 S₁및 S₂에 속해있음)의 중심부간의 연결선과 2개의 결선접촉부(1 및 2)(전류 결선 C₁및 C₂에 속해있음)의 중심부간의 연결선은 서로 거의 직각을 이룬다(제12도 및 제14도).

이 모든 경우에 있어서, 결선접촉부(1~5 또는 1,2,4 및 5)는 예를 들면 같은 크기이며, 둥근 모서리를 갖는 직사각형을 이루고 있다. 홀소자의 표면상에 배열된 5개 또는 4개의 결선접촉부(1~5, 또는 1,2,4 및 5) 아래에, 예를 들여 항상 기판(6)에 묻힌 홀소자의 활성영역(7)이 있다. 달리말해서, 홀소자는 2개의 센서 결선접촉부(4 및 5)와 적어도 2개의 결선접촉부(1 및 2)를 가지며, 이들은 홀소자의 표면상에 설치된다. 모든 결선접촉부(1~5)는 불순물원자들로 강하게 도우핑된다. 홀소자가 N 재료로부터 시작하여 제조되었다고 가정하였었기 때문에, 모든 전류 및 센서 결선접촉부(1~5)는 N⁺재료로 이루어지며, 홀소자의 활성영역(7)은 N 또는 N^-재료로 이루어진다. 홀소자의 활성영역(7)은 예를 들면, 측면들이 측방일(8)에 의해 둘러싸여도 되며, 그 중에 링 결선(R)은 항상 링(8)에 설치된다. 이 모든 경우에 있어서, 링(8)은 홀소자의 활성영역(7)과 센서와 전류 결선접촉부(1~5)의 도전형과 반대인 도전형의 재료로 만들어진다. 따라서, 이 예에서, 링(8)은 P 재료로 이루어진다.

제1도 및 제2도는 MOS-기술을 이용하여 만들어진 수직 홀소자의 평면도 및 수직 단면도이다. 결선접촉부(1~5)는 모든 기판(6)의 표면상에 설치되어 있다. 결선접촉부(1~5)는 N⁺재료로 구성되어 있으며, 기판(6)은 N 재료로 구성되어 있다. 5개의 결선접촉부(1~5) 아래에, 홀소자의 활성영역(7)이 있다. 활성영역(7)은 예를 들어 제1도에 도시된 바와 같이 위에서 보았을때 사각형을 이루고 있으며, 결선접촉부(1~5)보다도 기판(6) 속으로 훨씬 더 깊이 침투되어 있는 링(8)에 의해 측면으로 둘러싸여 있다.

전술한 바와 같이 링(8)은 기판(6)의 도전형과 반대의 도전형의 재료로 만들어지며, 예를 들어 P 재료로 구성된다. 기판(6)의 표면에는 전도체, 예를 들면 알루미늄 또는 폴리실리콘의 게이트층(10)으로써 적어도 부분적으로 커버된 SiO₂층(9)이 있다. 게이트 결선(G)은 층(10)에서 만들어진다.

접촉부 C₁,C'₂,C"₂,S₁및 S₂용 구멍을 제외하고, 게이트층(10)은 홀소자의 활성영역(7)을 완전히 덮고 있다. 게이트 결선(G)측에 부의 전압이 나타나면 공핍영역(11)이 형성된다. 공핍영역(11)은 결선접촉부(1~5)를 둘러싸고 있는 기판(6)의 표면측에서 정의 전하를 띤 영역을 포함한다. 기판(6)과 링(8) 사이의 주변영역은 또한 공핍영역(11)부를 형성한다. 제2도에서 점선으로 나타낸, 경계영역은 링(8)과 기판(6)간의 P-N 접합이다. 공핍영역(11)이 설치되므로 활성영역(7)은 공핍영역 (11)에 의해 주변과 상부가 둘러싸인다.

제3도 및 4도는, 게이트 결선(G)을 갖는 게이트 층(10)과 산화층(9)을 뺀 것을 제외하고, 제1도 및 2도에 나타낸 수직 홀소자와 유사하게 구성된 수직 홀소자의 평면도와 수직 단면도이다. 그대신, 층(12)이 기판(6)의 표면에서 결선접촉부 (1~5) 주위를 둘러싸도록 설치되어 있으며, 결선접촉부(1~5)용 통로를 제외하고, 상방으로 홀소자(7)의 활성영역(7)을 완전히 덮고 있다. 층(12)은 홀소자의 활성영역(7)의 도전형과 반대의 도전형 재료로 구성되며, 따라서, P 재료로 구성된다. P-형 층(12)과 N-형 기판(6)의 경계부에 형성된 P-N 접합은 공핍 또는 장벽영역을 한정하며, 또한 상방으로 홀소자의 활성영역(7)을 거의 완전히 덮고 있다. 간단히 하기 위하여, 도면상에서 층(12)과 링(8)은 동일한 도전형 즉 P-형 재료로 만들어져 있기 때문에 층(12)은 또한 링(8)의 상부를 덮고 있으며, 이는 단점이 아니다. 그것에 의해서, 층(12)과 링(8) 및 그 링 결선(R)간에 전기 접촉이 제공된다. 공핍영역의 두께는 링 결선(R)에 인가된 전압에 의해서 제어된다. 링(8)이 제공되지 않으면, 층(12) 자체는 링 결선(R)을 갖추고 있다.

제5도에 설명된 수직 홀소자는 제3 및 4도에 설명된 수직 홀소자의 개선된 변형예이다. 제5도는 제4도와 함께 고려되어야 한다. 제5도는 층(12)의 바로 밑면에 나란하게 취해진 홀소자의 단면을 나타낸다(제4도 참조).

제5도에 예시된 홀소자는 홀소자의 모든 전류 및 센서 결선접촉부(1~5)가 장방향으로 길게 늘어져 있다는 점에서 제3도에 나타낸 것과 다르다. 링(8)은 전류 및 센서 결선접촉부(1~5)의 장방향과 거의 수직으로 연장된 중간의 P-형 영역(13 및 14)에 의해 서브-링(I,II,III)으로 분할된다. 일반적으로, m 중간영역은(m+1) 서브-링을 형성한다. m=1이면 2개의 서브-링이 형성된다. 서브-링의 갯수(m+1)는 바라는 바대로 선택될 수 있다. 제5도에는 3개의 서브링(I,II,III)이 제공되어 있다. 이런 방식으로, 홀소자의 "샌드위치"형 구조가 이루어진다. 이 때문에, 제5도의 상단에서 하단까지의 예시에 있어서, P 및 N 영역은 전류 및 센서 결선접촉부 (1~5)의 부근에 번갈아 나타난다(제5도는 제4도의 층(12)의 아래에서 취한 단면도 임을 참조). 모든 전류 및 센서 결선접촉부(1~5)는 서브-링에 의해 둘러싸인 N-형 영역을 브리지(bridge)하기 위하여 충분히 길어야 할 필요가 있다. N 영역의 두께는 제5도에서 t₁,t₂및 t₃로 설계되었으며, 그중에 t₁~t₂~t₃이다. 제5도 및 4도의 홀소자에 있어서, 활성영역(7)의 사이즈는 링(8)과 층(12)의 결선(R)을 통하여 인가된 전압에 따른다. N-형 기판과 P-형 링(8) 및 층(12)간의 P-N 접합에 의해 형성된 공핍층이 클수록 활성영역(7)은 작아진다. 중간의 P-형 영역(13 및 14)을 사용하므로써, 활성영역의 사이즈가 결선(R)에 인가된 전압의 변화에 더욱 민감하게 변한다.

제6도 및 7도에 있어서, 거기에 예시된 홀소자는 제3 및 4도에 예시된 홀소자와 유사하게 구성되어 있으며, 링(8)이 저부의 P-형 영역(15)으로 서로 연결된다는 중요한 차이점이 있다. 링(8)과 저부영역(15)의 결합체는 활성영역(7)의 주변뿐만 아니라 그 하부까지 에워싸고 있다. 홀소자의 활성영역(7)과 저부영역(15)간의 경계부에는 불순물 원자로 강하게 도우핑되고 기판(6)과 동일한 형의 도전형(N)을 갖는 재료로 된 "매몰 층"(16)이 또한 구비되어 있다. 기판(6)은 홀소자의 표면에서 기판(6) 속으로 건조된 불순물 원자로 강하게 도우핑된 재료의 결선접촉부(17)를 갖는다. 그리고 이 기판 결선접촉부(17)는 외부결선(SUB)에 접속된다. 결선접촉부(17)는 기판(6)과 동일한 형의 도전형(N)을 갖는 재료로 만들어진다.

제8도 및 9도는 저부영역(15)이 동시에 홀소자에 대해서 기계적인 캐리어 (Mechanical Carrier)로써 작용하므로써 기판(6)을 대신한다는 점과 양쪽의 외부전류 결선접촉부(2 및 3)가 매몰된 N⁺층(16)과 접촉할 수 있는 점까지 깊이 들어간다는 점을 제외하면, 제6도 및 7도에 나타낸 것과 유사하게 구성된 수직 홀소자의 평면도 및 수직 단면도이다. 또한, 대응하는 결선접촉부(17)와 함께 기판(6)을 뺐다. 도면을 간단히 하기 위하여, 제7도에 나타낸 링(8)에 대비하여, 링(8)은 그 기능과 관련이 없는 사각형의 단면을 갖도록 제9에 도시되어 있다. 제8도 및 9도의 링(8)은 불순물 원자들로 강하게 도우핑되어 있다.

제10 및 11도의 바이폴라 트랜지스터의 평면도와 수직 단면도를 나타낸다. 기판(6), 링(8), 저부영역(15), 매몰층(16) 및 결선접촉부(17)와 관련된 그 구조는 제6도 및 7도에 예시된 홀소자의 구조와 정확하게 동일하다. 그러나, 바이폴라 트랜지스터는 5개의 결선 대신 단지 3개의 결선, 즉 콜렉터 결선 G, 에미터 결선 E 및 베이스 결선 B를 갖는다. 베이스 결선 B는 참고부호 18을 통해서 베이스에 접속되며, 이는 기판(6)과는 반대형의 도전형을 갖는 재료, 즉 P 재료로 만들어진다. 콜렉터 접속 C와 에미터 접속 E는 각각 불순물 원자로 강하게 도우핑된 재료로 만들어진 결선접촉부(19 또는 20)를 갖는다. 결선접촉부(19)는 기판(6)의 표면상에 설치되어 있으며, 결선접촉부(20)는 참고부호 18을 통해 베이스의 표면상에 설치되어 있다. 2개의 결선접촉부(19 및 20)는 기판(6)과 동일형의 도전형을 갖는 재료로 만들어진다. 즉, 그들은 N 재료로 구성된다. 링(8)은 제7도에 있어서, 결선접촉부 (1~5)를 에워싸는 것과 동일한 방법으로 참고부호 18을 통해 베이스와 결선접촉부 (19)를 주변으로 에워싼다. 여기서, P 재료로 형성된 표면층은 구비되지 않는다. 한편으로는 제6도와 7도를 비교하고, 다른 한편으로는 제10도와 11도를 비교함으로써 그안에 나타낸 구성요소들이 유사한 방법으로 설치되어 있으므로 제17도에 예시된 회로를 실현하기 위한 기술과 동일한 기술에 의해 2가지 형의 구성요소 모두를 1개의 집적회로에 구성하는 데에는 별문제가 없다는 것을 알수 있다.

전술한 바와 같이 제1~9도에 예시된 5개의 전류 또는 센서 결선 C₁,C'₂,C"₂,S₁및 S₂를 갖는 홀소자들는 제16도에 나타낸 바와 같이 외부적으로 개폐되어야 한다. 측정될 자계 H_N은 홀소자를 구성하는 집적회로의 표면에 나란한 방향으로 놓여야 한다. 공급전압 V_DD/V_SS의 V_DD극은 전류발생기(21)와 직렬로 홀소자(22)의 중심의 전류 결선 C₁에 접속된다. 반면 공급 전압 V_DD/V_SS의 다른극 V_SS는 저항기 R₁및 R₂를 통해서 홀소자(22)의 다른 두 전류결선 C'₂및 C"₂에 접속된다(제16도 참조). 홀소자(22)의 전류 발생기(21)에 의해 공급된 공급전류 i는 홀소자(22)의 내부에서 반으로 나뉘어져서 전류

의 형태로 2개의 저항기(R₁및 R₂)를 통해 홀소자(22)를 빠져나온다.

제12도 및 13도는 수평 홀소자의 평면도 및 수직 단면도를 나타낸다. 그리고, 이 홀소자는 결선접촉부(1,2,4 및 5)의 십자형의 배열을 제외하고는, 제1 및 2도에 나타낸 수직 홀소자와 유사한 방식으로 구성되어 있다. 그러나, 제12 및 13도의 홀소자에 있어서, 링(8)은 그와 함께 결합된 저부영역(15)을 가지며, 이 저부영역(15)은 링(8)과 동일형의 도전성을 갖는 재료, 즉 P 재료로 형성됨을 주의하라, 저부영역(15)이 제공됨에 따라, 공핍영역(11)은 이제 홀소자의 활성영역(7)을 그 주변부와 상부 뿐만아니라 그 저부까지도 둘러싸게 되어 있다. 제13도에서, 저부영역(15)은 홀소자 전체에 대해서 기계적인 캐리어의 대용이 된다.

제14 및 15도는 수평 홀소자의 상면도 및 수직 단면도를 나타내며, 결선접촉부(1,2,4 및 5)의 십자형의 배열을 무시하면, 수평 홀소자는 제6 및 7도에 나타낸 수직 홀소자와 유사한 방식으로 구성되어 있다. 제14 및 15도의 홀소자에 있어서, 제6 및 7도의 매몰층(16)은 누락되었다. 제14도 및 15도는 그속에 나타낸 홀소자에게 2개의 결선접촉부(4 및 5)와 그들의 센서 결선(S₁및 S₂)이 빠지면 전계효과 트랜지스터가 산출되다는 것을 분명하게 한다. 이 전계효과 트랜지스터는 대응하는 홀소자와 동일한 기술에 의해 제작되어도 된다. 따라서 전계효과 트랜지스터, 예를 들면 제17도에 나타낸 전계효과 트랜지스터(32)와 홀소자는 동일한 기술에 의해 1개의 집적회로 내에 제작될 수 있다.

제17도에 나타낸 회로는 홀소자(22)와 전류원(21) 이외에, 제어회로 (24,25,26,27)를 포함한다. 제17도에 있어서, 홀소자(22)는 제12~15도에 예시된 홀소자들중의 하나이며, 이들 홀소자들 모두는 링 결선(R) 이외에 단지 4개의 전류 또는 센서 결선(C₁,C₂,S₁및 S₂)을 갖는다고 가정한다. 이 경우에 있어서, 2개의 전류 결선(C₁및 C₂)은 전류원(21)의 1개의 극에 각각 접속된다. 그러나, 만약 제17도에 나타낸 홀소자(22)가 제1~9도에 나타낸 홀소자들중의 하나이며, 이들 소자들 전부가, 링 결선(R) 이외에 5개의 전류 또는 센서 결선(C₁,C'₂,C"₂,S₁및 S₂)을 갖는다면, 전술한 바와 같이, 제16도에 나타낸 홀소자용 결선들이 택해진다. 2개의 경우에 있어서, 2개의 센서 결선중의 하나, 예를 들면 제2센서 결선 S₂가 접지되고 그때 다른 하나의 센서 결선 S₁은 홀소자(22)의 출력(S₁)을 형성한다.

게이트층(10)과 함께 게이트 결선(G)은 제1 및 2도 또는 제12 및 13도에 나타낸 홀소자들 중의 하나가 사용될때만 설치된다. 이 경우에 있어서, 게이트 결선(G)은 소정의 고정 전압이 유지되어야 한다. 모든 경우에 있어서, 다시말하면, 제1~9도 또는 제12~15도에 나타낸 홀소자들 활용함에 있어서, 링 결선(R)은 홀소자(22)의 제어입력(M)이 있다. 모든 경우에 있어서, 공핍영역은 활성영역(7)과 홀소자(22)의 표면간에 설치되며, 이것은 전술한 바와 같이, 홀소자(22)의 활성영역(7)을 덮으며 만약 가능하면 상부를 완전히 덮는다(그리고 몇몇 실시예에 있어서는 저부 또한 덮는다).

공핍영역은 홀소자(22)의 활성영역(7)을 절연하고 완전히 보호하므로 홀소자(22)의 활성영역(7)과 직접 접해 있는 산화규소로 형성된 절연층을 구비할 필요가 없다. 따라서, 그런 산화규소의 절연층에 보통 존재하는 전하 캐리어의 가변수는 이 경우에 있어서, 존재하지 않으며, 따라서 홀소자의 장시간 안정에 유해한 영향을 미치지는 않는다. 제1, 2, 12 및 13도에 설명된 SiO₂로 된 산화층은 2차적인 기능만 가니며, 홀소자(22)의 활성영역(7)과 직접 접촉해 있지 않고 오히려 공핍영역(11)에 의해 상기 활성영역(7)과 분리되어 있다. 공핍영역(11)의 보호작용은 공핍영역이 홀소자(22)의 활성영역(7)을 사방으로 완전히 둘러쌀때 더욱 효과적이다. 공핍영역(11)의 두께는 주변온도의 변화와 같은 방해요인의 발생에도 불구하고 항상 일정해야 한다. 이를 달성하기 위하여, 제17도에 도시된 홀소자는 공핍영역의 깊이를 적당한 값에 유지하는 제어회로(24,25,26,27)로써 항상 개폐되야 한다.

제17도에 있어서, 홀소자(22)의 출력(S₁)은 제어회로(24,25,26,27)를 통해서 홀소자(22)의 제어 입력(M)에 접속된다. 제어회로(24,25,26,27)는 적어도 하나의 실제치 발생기(actual value generator)(24), 기준치 발생기(reference or should-be value generator)(25) 및 기준치/실제치 차분 발생기(26,27)를 포함한다. 홀소자(22)의 출력(S₁)은 실제치 발생기(24)를 경유하여 기준치/실제치 차분 발생기 (26,27)의 입력(E₁)에 접속되며, 기준치 발생기(25)의 출력은 차분 발생기(26,27)의 입력(E₂)에 직접 접속된다. 기준치/실제치 차분 발생기(26,27)의 출력은 홀소자(22)의 제어입력(M)에 공급된다. 실제치 발생기(24)는 가장 간단한 경우에 절대치 발생기, 예를 들면 정류기 이어도 되며, 그 출력 전압은 항상 그 입력 전압의 절대치와 동일하다.

실제치 발생기(24)는, 제17도에 도시된 바와 같이, 제어장치(28)에 의해 작동되는 적어도 1개의 스위치(29)와 반전 증폭기(30)을 포함한다. 제17도의 실제치 발생기(24)는 또한 전압 증폭기(31)를 구비해도 된다. 실제치 발생기(24)로의 입력은 스위치(29)의 포지션에 따라, 반전 증폭기(30)의 출력 또는 입력과 접속된다. 반전증폭기(30)의 출력은 실제치 발생기(24)의 출력을 형성하며, 이에 따라, 기준치/실제치 차분 발생기(26,27)의 입력(E₁)에 접속된다. 실제치 발생기(24)의 입력은 또한 전압 증폭기(31)를 경유하여 제어장치(28)의 입력에 직접적으로 접속되며, 제어장치(28)의 출력은 스위치(29)의 제어입력에 접속된다. 제어장치(28)는, 예를들면, 실제치 발생기(24)의 입력 전압 극성을 검출하고 그것에 의해 또한 홀소자(22)의 출력 전압(V_H)의 극성을 검출하는 비교기를 1개만 구비해도 된다. 이 출력전압 (V_H)의 극성에 따라, 스위치(29)는 반전증폭기(30)를 브리지하거나 또는 동작시킨다. 환언하면, 홀소자(22)의 출력전압(V_H)이 정일때 부호 반전없이 직접 접속되며, 부일때 제1반전 증폭기(30)를 경유하여 부호 반전되어 기준치/실제치 차분 발생기 (26,27)의 입력(E₁)에 접속된다.

기준치 발생기(25)는 저항(R')과 전계효과 트랜지스터(32)의 "소스-드레인"경로를 구비하며, 그 접속극을 기준치 발생기(25)의 출력을 구성하며, 따라서, 기준치/실제치-차분 발생기(26,27)의 입력(E₂)에 접속된다. 저항(R')의 다른 단자는 제1기준 전압 V_REF.1에 접속된다. 전계 효과 트랜지스터(32)의 게이트 결선은 제2기준전압 V_Ref.2에 접속되며, 전계효과 트랜지스터(32)의 소스-드레인 경로의 다른극은 제3기준전압V_Ref.3에 접속된다.

기준치/실제치 차분 발생기(26,27)는 적어도 1개의 차동증폭기(26)를 구비하며, 이 증폭기는 예를들면, 연산증폭기(33)를 사용하여 공지의 방법으로 조립되어도 좋다. 여기서, 각 경우에 있어서, 연산증폭기(33)의 반전입력은 제1입력저항(R₃)을 통해서 제1입력(E₁)과 접속되고, 제2입력저항(R₄)을 통해서 제2입력(E₂)과 접속되며, 궤환 저항(R₅)을 통해서 차동증폭기(26)의 출력(F)과 접속된다. 이 출력(F)은 또한 연산증폭기(33)의 출력이다. 연산증폭기(33)의 비반전 입력은 차동증폭기(26)의 제3입력(E₃)을 통해서 제4 기준전압(V_Ref.4)에 접속된다. 따라서, 차동증폭기(26)는 또한 반전 증폭기로서 설치된다. 다음단의 증폭기(27)는 차동증폭기(26)에 의해 유발된 반전을 보상하기 위하여 차동증폭기(26)에 접속된다. 이들 2개의 증폭기(27,30)는 예를들면 이득(gain)이 -1이여도 되며, 공지된 유형의 연산증폭기로 각각 구성하여도 된다.

전계효과 트랜지스터(32)는 온도 감응소자의 역할을 하며, 그것의 핀치 오프-전압(pinch off-voltage)은 주변온도의 제곱에 반비례한다. 홀소자(22)와 전계 효과 트랜지스터(32)의 온도는 실질적으로 동일하며, 이는 이들 2개의 부품들이 동일한 집적회로의 부분을 구성하고 있으며, 서로 매우 가깝게 놓여있기 때문이다. 이는 홀소자(22) 뿐만아니라 트랜지스터, 예를들어 전계효과 트랜지스터(32)가 동일한 기술에 의해 동일한 반도체에 집적할 수 있음이 얼마나 중요한가를 다시금 보여준다.

제어회로(24,25,26,27)는 차분발생기(26,27)에 의해서 실제치 발생기(24)의 출력전압을 기준치 발생기(25)에 의해 공급된 기준치와 비교하여서 홀소자(22)에 있는 공핍영역의 두께를 조절한다. 따라서, 획득된 기준치/실제치 차분은 홀소자 (22)의 제어입력(M)에 공급된다. 전계효과 트랜지스터(32)가 온도감응 소자이기 때문에 기준치는 온도에 좌우된다. 이것은 제어회로(24,25,26,27)로 하여금 홀소자 (22)의 자계감도를 온도와 독립되게 유지할 수 있게 하는 값으로 공핍영역의 두께를 조절할 수 있게 한다. 홀소자(22)가 본질적으로 온도에 대해 충분히 안정하다면, 전계 효과 트랜지스터(32)가 불필요하며 제어되어도 된다.

스위치(29)는 제17도에서 릴레이 콘택트로 표시되어 있다. 그러나, 사실상 일반적으로 이것은 제어할수 있는 반도체 스위치이며, 예를들면 CMOS 기술을 이용하여 제작된다.

제17도에 도시된 회로는 홀소자(22)의 특성곡선 V_H=f(B)은 주어진 공급전류 i에서 선형화될 수 있으며, 그것에 의하여 짝수-패러티와 또한 홀수-패러티 비선형성이 보상될 수 있는 장점을 갖고 있다. 비선형성의 정의는 제18도에 도시되어 있다. 제18도에 주어진 공급전류 i에 대한 비선형 특성 곡선 V_H=f(B)가 표현되어 있다. 선형화된 특성곡선은 제18도에 점선으로 표시되어 있다. 유도 B의 소정치 B=B₁에서, 홀 출력전압 V_H의 비선형화 특성곡선은 동작점 X 를 가지며, 그 세로 좌표는 V_H(B₁)이다. 그에대해 선형 특성곡선상의 대응 동작점 Y는 세로좌표 [

V_H/

B]_B=0·B₁을 가지며, 여기서 계수 [

V_H/

B]_B=0는 원점, 즉 B=0에서의 선형 특성 곡선의 기울기와 비선형특성 곡선의 기울기이다. 값 B=B₁에서의 비선형성 ε(B₁)는 동작점 Y 및 X의 2개의 세로좌표간의 차이로 정의된다.

따라서,

만약

이면,

비선형성은 짝수-패러티이다.

만약

이면,

비선형성은 홀수-패리티이다.

제18도에 예시된 비선형성은 홀수-패러티형이다.

제17도에 예시된 회로에 홀소자(22)를 조립하기 전에, 측정해서 주어진 홀소자(22)의 비선형성이 짝수-패러티형인지 홀수-패러티형인지를 결정해야만 한다. 다음의 동작설명은 유도 B의 정의값에 대해서는 홀소자(22)의 출력전압(V_H)도 정의값이 대응하며, 유도 B의 부위값에 대해서는 출력전압 V_H도 부의값이 대응하는 것으로 가정한다(제18도 참조).

짝수 패러티형의 홀소자에 있어서, 대개, 유도 B의 함수인 비선형성 ε(B)는 실선의 특성곡선으로 제19도에 표시된 바와같이 항상 정의값이거나, 또는 점선의 특성곡선으로 제19도에 표시된 바와같이 항상 부의 값이다.

홀수 패러티 비선형성을 갖는 홀소자에 있어서, 대개, 유도 B의 함수인 비선형성 ε(B)는, 실선의 특성 곡선으로 제20도에 도시된 바와같이, B의 정의값에 대해서는 정의값이고, B의 부의값에 대해서는 부의값이거나, 또는 반대로 점선의 특성곡선으로 제20도에 도시된 바와같이 B의 정의값에 대해서는 부의 값이고, B의 부의값에 대해서는 정의 값이다.

홀소자(22)가 이상적으로 짝수-패러티형의 것이며 차동증폭기(26)의 제4입력 (E₄)은 쓰이지 않는다. 즉, 제17도에 전압증폭기(31)의 출력과 차동증폭기(26)의 제4입력(E₄) 간에 점선으로 표시되어 있는 선택 결선은 무시되며, 홀소자(22)의 출력전압 V_H의 절대치만이 실제치 발생기(24)를 경유하여 차동증폭기(26)의 제1입력 (E₁)에 도달한다.

이 경우에 있어서, 홀소자가 실선으로 제19도에 설명된 것과 유사한 특성곡선을 가지며 또 전압증폭기(31)가 단위 이득 계수 +1을 갖는 상태에 있으면, 증폭기(27)는 반전증폭기일 필요가 있으므로 직렬회로(24,25,27)는 전압의 반전을 일으키지 않는다. 그러나, 대조적으로 홀소자(22)가 제19도에서 점선으로 표시된 것과 유사한 특성곡선을 가지면, 증폭기(27)는 동일한 상태가 부여되면 비반전 증폭기여야 하므로 직렬회로(24,26,27)는 전압의 반전을 일으킬 것이다.

이상적으로, 홀소자(22)가 홀수-패러티형의 것이면, 제어장치(28), 전환스위치(29) 및 반전증폭기(30)는 제거되어도 된다. 즉 절대치는 홀소자(22)의 출력전압 (V_H)으로 구성되지 않는다. 그리고 이 출력 전압(V_H)은 제17도에 점선으로 도시된 바와같이 선택적으로 주어진 결선과 전압증폭기(31)를 통해서 차동증폭기 (26)의 제4입력(E₄)에 접속된다. 이 경우에 있어서, 제4입력(E₄)은 제3입력 저항(R₆)을 통해서 연산증폭기(33)의 반전입력에 접속된다.

이 경우에 있어서, 홀소자(22)가 제20도에 실선으로 표시된 것과 유사한 특성 곡선을 가지면, 다시 전압 증폭기(31)가 이득 계수 +1을 갖는 상태에 있으면, 증폭기(27)는 반전증폭기 임에 틀림이 없으므로 회로(31,26,27)는 전압의 반전을 일으키지 않을 것이다. 그러나, 홀소자(22)가 제20도에 점선으로 도시된 것과 유사한 특성곡선을 가지면, 증폭기(27)는 동일한 상태가 주어지면, 비반전 증폭기임에 틀림이 없으므로 회로(31,26,27)는 전압의 반전을 일으키지 않을 것이다.

제19도 및 제20도에 도시된 특성곡선은 이상곡선이다. 실제에 있어서, 이들 특성곡선은 세로축에 대해서 완전하게 대칭 또는 역대칭이 되는 것은 아니다. 즉, 사실상 비선형성은 항상 짝수-패러티와 홀수-패러티 비선형성의 조합이된다. 이 경우에 있어서, 홀소자(22)의 출력전압(V_H)은 실제치 발생기(24)를 통해서 차분 발생기(26)의 제1입력(E₁)에 도달해야 하며, 또한 전압증폭기(31)를 경유하여 차분 발생기(26)의 제4입력(E₄)에 도달해야 한다. 짝수-패러티 및 홀수-패러티 비선 형성이 절대적으로 동일한 크기일 필요는 없다. 동등하지 않은 짝수-패러티 및 홀수-패러티 비선형성은 입력저항(R₃와 R₆)에 대한 값을 다르게 선택하므로써 차동적으로 보상될 수 있다. 그러므로, 차동증폭기(26)의 제1 및 제4입력(E₁및 E₄)은 2개의 실제치 입력들중의 1개를 각각 구성한다. 제4입력(E₄)에는 항상 그 실제신호를 갖는 홀소자(22)의 출력전압(V_H)이 나타나며, 그 반면 차동증폭기(26)의 제1입력(E₁)에는 항상 이 출력 전압의 절대치가 생길것이다. 차동증폭기(26)의 입력(E₁및 E₄)에 발생한 2개의 전압의 합은 제어회로(24,25,26,27)의 실제치를 구성한다.

요약하자면, 제17도에 예시된 회로의 동작 모우드는 다음과 같이 설명될 수 있다.

증폭기(27)가 반전일때 증폭기(27)의 입력측에 정의 기준치가 발생하고, 증폭기(27)가 비반전일때 부의 기준치가 발생하므로써, 이들 2개의 경우에 있어서, 홀소자(22)의 제어입력(M)측에 기준치로써 부의 기본 전압이 발생하는 방식으로 기준치(V_Ref.1, V_Ref.2, V_Ref.3및 V_Ref.4)가 선택된다. 홀소자(22)에 의해 측정된 자계가 예를들면, 사인파형교류 자계라면, 홀소자(22)의 출력전압(V_H)은 사인파형교류 전압이다.

이상적인 홀수-패러티 비선형성을 갖는 홀소자(22)에 있어서, 이 사인파형교류 전압(V_H)은 실제치로서 차동증폭기(26)의 제4입력(E₄)에 변화되지 않은채 공급된다. 그리고 상기 전압은 증폭기(27)의 정의 또는 부의 이득계수에 따라 홀소자(22)의 제어입력(M) 측의 부의 전압이 정방향으로 다소 부의 값으로 되는 방식으로 반전하거나 또는 반전없이 일정기준치에 부가되며, 그중에 어떤 경우에는 제어입력(M)측의 총전압이 여전히 음의값 이어야 한다.

이상적인 짝수-패러티 비선형성을 갖는 홀소자(22)에 있어서 홀소자(22)의 출력전압(V

)의 부의 반파가 스위치(29)와 반전증폭기(30)에 의해서 정류된다는 점을 제외하고는 전술한 바와 같은 현상이 발생한다. 따라서, 정류된 출력전압(V_H)은 실제치로서 차동증폭기(26)의 제1입력(E₁)에 전도된다. 반전증폭기(30)의 이득계수가 -1이면, 정류된 부의 반파는 정의 반파만큼 크며, 만약 그렇지 않으면 같지않게 크다.

비대칭적인 비선형성을 갖는 홀소자(22)에 있어서, 즉 짝수-패러티 및 홀수-패러티 비선형의 조합이 존재할때, 또한, 실제치는 전술한 2개의 실제치의 조합입에 틀림이 없다. 즉, 불변한 출력전압(V_H)은 입력(E₄)에, 동시에 정류된 출력전압 (V_H)은 입력(E₁)에 전도될 필요가 있다. 이 경우에 있어서, 가중출력전압 (V_H)과 가중정류출력전압(V_H)의 합이 전체의 실제치로써 실시되며, 그중에 입력저항(R₆또는 R₃)의 값은 각 경우에 있어서, 2개의 형의 비선형성에 대한 가중 계수의 구성요소가 된다.

주어진 자계에 있어서, 홀소자의 출력전압(V_H)이 공핍영역의 두께에 거의 반비례하며, 이 두께가 제어입력(M)측에 발생하는 전압에 비례하기 때문에, 홀소자 (22)의 제어입력(M)측의 전압이 적절히 조절될때 출력전압(V_H)의 비선형성이 정정된다.

제21도는 제1도와 거의 일치하면, 제22도는 제2도와 거의 일치한다. 제1 및 2도에 도시된 홀소자와의 차이점은 전기적 전도 게이트층이 3개의 병렬 및 분리 게이트층(10a,10b 및 10c)으로 바뀌어져 있다는 것이다. 중심이 게이트층(10b)의 맨윗부분은 전체적으로 활성영역(7)의 부분을 덮고 있으며, 이중에 결선접촉부(1,4 및 5)가 포함되어 있다. 중심의 게이트층은 게이트결선(G)을 갖는다. 게이트층 (10a)의 맨윗부분은 결선접촉부(2)를 포함한 활성영역(7)부분을 덮고 있으며, 게이트 결선(OL)을 갖는다. 게이트층(10c)의 맨윗부분은 결선접촉부(3)를 포함한 활성영역(7)의 부분을 덮고 있으며, 게이트 결선(OR)을 갖는다.

제23도는 제3도와 거의 일치하며, 제24도는 제4도와 거의 일치한다. 차이점은 2개의 외부전류 결선접촉부(2 및 3)가 직사각형 링모양이란 점이다. 접촉부(2)는 접촉영역(2a)를 둘러싸며, 접촉부(3)는 접촉영역(3a)을 둘러싼다. 접촉 영역 (2a)은 게이트 결선(OL)을 가지며, 접촉영역(3a)은 게이트결선(OR)을 갖는다. 2개의 접촉영역(2a,3a)은 불순물 원자로 강하게 도우핑되어 있으며 결선접촉부(2,3)와 반대의 도전형(P)의 것이다. 즉, 접촉영역(2a 및 3a)은 P⁺-재료로 구성되어 있으며, 반면 결선접촉부(2 및 3)는 N⁺-재료로 구성되어 있다.

제25도에 예시된 바와 같이, 제21,22,23 및 24도에 도시된 홀소자는 제16도의 홀소자의 접속형태와 비슷한 형태로 접속되어 있다. 그러나, 제25도에는 홀소자의 오프셋 전압의 보상을 위해 소용되는 부가된 2개의 게이트결선(OL 및 OR)이 있다. 제25도의 회로는 4개의 저항(R₇,R₈,R₉및 R₁₀)과 2개의 전계효과 트랜지스터(34 및 35)로 구성되어 있다. 전계효과 트랜지스터(34 및 35)의 게이트 결선은 각각 홀소자의 게이트 결선(OL 및 OR)이다. 저항(R₇), 전계효과 트랜지스터(34)를 지나는 "소스-드레인"경로와 저항(R₉)은 직렬로 접속되어 있다. 저항(R₈), 전계효과 트랜지스터(35)를 지나는 "소스-드레인"경로와 저항(R₁₀)도 직렬로 접속되어 있다. 2개의 저항(R₇및 R₈)의 자유단은 서로간에 접속되어 있으며, 외부전류원(21)에 의해 전류(i)가 공급되는 홀소자의 결선접촉부(1)를 형성한다. 저항(R₉)의 자유결선은 홀소자의 결선접촉부(2)을 형성하며, 저항(R₁₀)의 자유 결선은 홀소자의 결선접촉부 (3)을 형성한다. 2개의 결선접촉부(2 및 3)는 외부에서 각각 저항(R₁및 R₂)을 거쳐서 전압 V_DD: V_STV①각 접속된다. 반면 전류발생기(21)의 제2극은 V_DD극으로 향한다. 저항(R₇)과 전계효과 트랜지스터(35)에 의해 공유된 결선은 홀소자의 제1센서결선(S₁)을 형성하며, 저항 (R₈)과 전계효과 트랜지스터(35)에 의해 공유된 결선은 홀소자의 제2센서 결선(S₂)을 형성한다. 더우기 R₁=R₂이며, R₇=R₈. 오프셋 전압이 없는 이상적인 홀소자의 경우에는 R₁₀=R₇일때 R₉=R₁₀이다. 동일한 전압이 2개의 게이트 결선(OL 및 OR)에 나타날때, 2개의 전계효과 트랜지스터(34 및 35)의 "소스-드레인"저항은 R_T로 특정지워진다.

오프셋 전압을 갖는 비이상적인 홀소자의 경우에(예를들면 R₉=R₁₀+△R 그리고 측정브리지(R₇: 34 : R^~: R₁: R₂: R₁₀; 35 : R₈가 비대칭이다) 홀소자의 출력(S₁: S₂)은 자계가 존재하지 않을때에 영전압이 아닌 어떤 전압이다. 이 오프셋 전압은 "소스-드레인"저항이 저항치 R_J+△R을 취하도록 하는 방식으로 전계효과 트랜지스터 (35)의 게이트 결선(OR)측에서 전압을 변화시키므로서 보상된다. 이 경우에 저항기(R₉)의 △R이 전계효과 트랜지스터(35)의 "소스-드레인"저항의 △R에 의해서 보상되기 때문에 측정 브리지는 다시 대칭을 이룬다. 따라서, 자계가 존재하지 않을때에 홀소자의 출력(S₁: S₂)측의 전압은 영이된다. 이는 홀소자의 오프셋 전압의 홀소자의 2개의 게이트 결선(OR 및 OL)측의 전압에 의해서 보상될 수 있음을 의미한다.

Claims (6)

1. 표면과 그 표면밑에 활성영역을 갖고 집접회로에 집적가능한 홀소자를 구비한 장치에 있어서, 적어도 2개의 센서결선 접촉부와 적어도 2개의 전류결선 접촉부가 표면상에 설치되어 있음과, 홀소자가 표면과 활성영역 사이에 설치된 공핍영역을 포함함을 특징으로 하는 직접회로에 집적가능한 홀소자를 구비한 장치.
2. 제1항에 있어서 홀소자가 표면상에 설치된 산화층과, 산화층의 맨윗부분에 설치된 게이트 결선을 갖는 전도 게이트층과, 활성영역의 도전형과 반대의 도전형의 재료로된 링과, 그 링이 활성영역을 둘러싸고 있음과 홀소자의 제어 입력을 포함하는 링 결선을 포함하고, 그것에 의해서 전위가 게이트 결선에 인가될때 공핍영역 부분이 발생되며, 공핍영역이 상기 활성영역을 덮고 있음을 특징으로 하는 직접회로에 집적 가능한 홀소자를 구비한 장치.
3. 제1항에 있어서, 표면부에 형성되고 활성영역의 도전형과 반대의 도전형의 재료로 된 층과, 층과의 전기접촉부에 층의 도전형와 동일한 도전형의 재료로된 링을 포함하며, 링이 활성영역의 주변을 에워싸고 홀소자의 제어입력을 구성하는 링 결선을 가지며, 그것에 의해서 적어도 공핍영역 부분이 층과 활성영역 사이의 접촉부에 형성됨을 특징으로 하는 집적회로에 집적 가능한 홀소자를 구비한 장치.
4. 제3항에 있어서, 집적회로에 병입된 적어도 2개의 홀소자로 구성된 것으로서, 각 홀소자가 표면과 그 표면밑에 활성 영역을 가지며, 표면에 설치된 적어도 2개의 전류결선과 적어도 2개의 센서결선을 각각 가지면, 각 홀소자가 공통측을 따라 정렬되고 표면과 활성영역의 사이에 위치한 각각의 공핍영역을 가지며, 각 홀소자와 그 활성영역이 도전형과 반대의 도전형의 재료로 된 직사각형 링에 의해 주변으로 둘러싸여 있으며, 홀소자와 그 주변링이 집적회로에 설치되어 있으므로 그들의 공통축이 본질적으로 나란하며, 그들의 표면이 동일평면에 놓여있으며, 주변링이 인접한 홀소자의 링과 전기적으로 접촉되어 있으며, 그것에 의해서 홀소자를 둘러싼 1개의 확장된 직사각형 링을 형성함을 특징으로 하는 직접회로에 집적 가능한 홀소자를 구비한 장치.
5. 제2항에 있어서, 전도게이트층이 3개의 나란하고 분리된 게이트층에 의해서 형성되며, 중심게이트층이 홀소자의 3개의 결선접촉부를 병입한 활성영역의 일부를 덮고 있으며, 각각의 다른 2개의 게이트층의 홀소자의 다른 하나의 결선 접촉부를 병입한 활성영역의 일부를 덮고 있으며, 3개의 게이트층 모두가 게이트 결선을 가지고 있음을 특징으로 하는 집적회로에 집적 가능한 홀소자를 구비한 장치.
6. 제3항에 있어서, 2개의 외부 결선 접촉부가 링 모양을 갖고 있으며, 각각이 게이트 결선의 접촉영역을 둘러싸고 있으며, 게이트 결선의 접촉영역이 불순물 원자로 강하게 도우핑되어 있으며, 2개의 주변결선 접촉부의 도전형과 반대의 도전형을 갖고 있음을 특징으로 하는 집적회로에 집적가능한 홀소자를 구비한 장치.

Images