KR20120003819A

KR20120003819A - 홀 센서

Info

Publication number: KR20120003819A
Application number: KR1020110066069A
Authority: KR
Inventors: 다카아키 히오카; 도시히코 오미
Original assignee: 세이코 인스트루 가부시키가이샤
Priority date: 2010-07-05
Filing date: 2011-07-04
Publication date: 2012-01-11
Also published as: US8466526B2; JP2012032382A; TWI536623B; US20120001279A1; CN102315382B; JP5815986B2; TW201216537A; KR101788876B1; CN102315382A

Abstract

(과제)
칩 사이즈의 증가가 없고, 고감도이고 오프셋 전압의 제거가 가능한 홀 소자를 제공한다.
(해결 수단)
정사각형의 홀 소자 감수부의 4 개의 정점에 홀 전압 출력 단자와 제어 전류 입력 단자를 각각 독립적으로 배치한다. 홀 전압 출력 단자는 모두 동일 형상이며, 제어 전류 입력 단자는 홀 전압 출력 단자 각각의 양측에, 상기 홀 전압 출력 단자와는 도통하지 않도록 간격을 두고 배치되고, 상기 4 개의 정점에 있어서 동일 형상을 갖는다.

Description

홀 센서{HALL SENSOR}

본 발명은, 반도체 홀 소자에 관한 것으로, 고감도이고 또한 오프셋 전압의 제거가 가능한 홀 센서에 관한 것이다.

먼저, 홀 소자의 자기 검출 원리에 대해 설명한다. 물질 중에 흐르는 전류에 대해 수직인 자계를 인가하면 그 전류와 자계의 쌍방에 대해 수직인 방향으로 전계 (홀 전압) 가 발생한다.

도 2 와 같은 홀 소자를 고려한다. 자계에 따라 홀 전압을 발생하는 홀 소자 감수부 (1) 의 폭을 W, 길이를 L, 전자 이동도를 μ, 전류를 흘리기 위한 전원 (2) 의 인가 전압을 Vdd, 인가 자장을 B 로 했을 때, 전압계 (3) 로부터 출력되는 홀 전압 (VH) 은

VH=μB(W/L)Vdd

로 나타낸다. 이 홀 소자의 자기 감도 (Kh) 는,

Kh=μ(W/L)Vdd

로 나타낸다. 이 관계식으로부터 홀 소자를 고감도로 하기 위한 방법의 하나는 W/L 비를 크게 하는 것임을 알 수 있다.

한편, 실제의 홀 소자에서는 자계가 인가되어 있지 않을 때에도, 출력 전압이 발생한다. 이 자장이 0 일 때에 출력되는 전압을 오프셋 전압이라고 한다. 오프셋 전압이 발생하는 원인은, 외부로부터 소자에 가해지는 기계적인 응력이나 제조 과정에서의 얼라이먼트 어긋남 등에 의한 소자 내부의 전위 분포의 불균형에 의한 것이라고 생각되고 있다.

오프셋 전압을 응용상 문제가 되지 않는 크기가 되도록 상쇄하는 것 등에 의해 보상하는 경우, 일반적으로 이하의 방법으로 실시하고 있다.

하나는, 도 3 에 나타내는 스피닝 커런트 (spinning current) 에 의한 오프셋 캔슬 회로를 사용하는 방법이다.

홀 소자 감수부 (10) 는 대칭적인 형상으로, 1 쌍의 입력 단자에 제어 전류를 흘리고, 다른 1 쌍의 출력 단자로부터 출력 전압을 얻는 4 단자 (T1, T2, T3, T4) 를 가지고 있다. 홀 소자 감수부의 일방의 1 쌍의 단자 (T1, T2) 가 제어 전류 입력 단자가 되는 경우, 타방의 1 쌍의 단자 (T3, T4) 가 홀 전압 출력 단자가 된다. 이 때, 입력 단자에 전압 (Vin) 을 인가하면, 출력 단자에는 출력 전압 (Vh+Vos) 이 발생한다. 여기서 Vh 는 홀 소자의 자장에 비례한 홀 전압을 나타내고, Vos 는 오프셋 전압을 나타내고 있다. 다음으로, T3, T4 를 제어 전류 입력 단자, T1, T2 를 홀 전압 출력 단자로 하여, T3, T4 사이에 입력 전압 (Vin) 을 인가하면, 출력 단자에 전압 (-Vh+Vos) 이 발생한다. 이상의 2 방향으로 전류를 흘렸을 때의 출력 전압을 감산함으로써 오프셋 전압 (Vos) 은 캔슬되고, 자장에 비례한 출력 전압 (2Vh) 을 얻을 수 있다 (예를 들어, 특허문헌 1 참조).

두 번째는, 동일 형상의 홀 소자 2 개를 직렬 접속하고, 홀 소자 감수부는 서로 직교하는 방향에 근접하여 배치함으로써, 응력에 의해 발생하는 전압의 불균형을 제거하는 방법이 있다 (예를 들어, 특허문헌 2 참조).

일본 공개특허공보 평06-186103호 일본 공개특허공보 소62-208683호

그러나, 특허문헌 1 의 방법에서는, 홀 소자 감수부에 입력하는 2 방향의 전류나 출력되는 홀 전압이 형상에 의존하면, 스피닝 커런트에 의한 오프셋 전압 제거를 할 수 없기 때문에, 소자의 형상은 대칭형이고, 4 개의 단자도 동일 형상일 필요가 있다. 종래의 방법에서는, 홀 전압 출력 단자와 제어 전류 입력 단자의 역할을 동일 단자에 겸하게 하고 있었기 때문에, 오프셋 전압을 제거하기 위해서는, 이 2 개의 역할을 가지는 단자는 모두 동일 형상이어야 했다. 홀 전압 출력 단자와 제어 전류 입력 단자로서의 역할이 바뀌기 때문에, 각각의 기능에 적합한 형상 및 배치를 분담시킬 수는 없었다. 이와 같이 4 개의 단자의 형상 및 배치에 따라서도 홀 소자의 감도 및 오프셋 전압은 변화되기 때문에, 이들 단자의 형상 및 배치를 어떻게 선택할 것인가라는 과제가 있다.

또, 특허문헌 2 의 방법에서는, W/L 을 임의로 결정할 수 있기 때문에, 고감도화는 가능하다. 그러나, 복수의 홀 소자를 사용하므로, 칩 사이즈가 커져 비용 상승으로 이어진다는 과제가 있다.

또한, 스피닝 커런트에 의한 오프셋 전압 제거만으로는 오프셋 전압을 제거할 수 없는 경우가 있다. 그 이유를 이하에서 설명한다.

홀 소자는 도 4 에 나타내는 등가 회로로 나타낸다. 홀 소자는 4 개의 단자를 4 개의 저항 (R1, R2, R3, R4) 으로 접속한 브릿지 회로로서 나타낸다. 홀 소자가 대칭형인 경우, 4 개의 저항 (R1, R2, R3, R4) 의 저항값은 동일해진다. 그러나, 실제로는 응력이나 제조상의 가공 정밀도 등에 따라 상이하다. 상기와 같이 2 방향으로 전류를 흘렸을 때 각각 얻어지는 출력 전압을 감산함으로써 오프셋 전압을 캔슬한다.

인가 자장이 제로일 때를 고려한다. 홀 소자의 1 쌍의 단자 (T1, T2) 에 전압 (Vin) 을 인가하면, 타방의 1 쌍의 단자 (T3, T4) 사이에는, 홀 전압 Vouta=(R2*R4-R1*R3)/(R1+R4)/(R2+R3)*Vin 이 출력된다. 한편, 단자 (T3, T4) 에 전압 (Vin) 을 인가하면, T1, T2 에는 홀 전압 Voutb=(R1*R3-R2*R4)/(R3+R4)/(R1+R2)*Vin 이 출력된다. 2 방향의 출력 전압의 차이, 요컨대 오프셋 전압은, Vos=Vouta-Voutb=(R1-R3)*(R2-R4)*(R2*R4-R1*R3)/(R1+R4)/(R2+R3)/(R3+R4)/(R1+R2)*Vin 이 된다. 여기서, 우변의 분모 (R1-R3)*(R2-R4)*(R2*R4-R1*R3)=0 이 되는 조건에서 오프셋 전압은 제거할 수 있다. 따라서, 오프셋 전압은 각각의 등가 회로의 저항 (R1, R2, R3, R4) 이 상이한 경우에도 캔슬할 수 있다. 그러나, 저항 (R1, R2, R3, R4) 이 전류 인가 방향에 따라 값이 상이한 경우, 요컨대, 홀 소자의 1 쌍의 단자 (T1, T2) 에 전압 (Vin) 을 인가하는 경우와 단자 (T3, T4) 에 전압 (Vin) 을 인가하는 경우에 4 개의 저항 (R1, R2, R3, R4) 의 값이 상이할 때, 오프셋 전압 (Vos) 은 전술한 식이 성립되지 않기 때문에, 캔슬할 수 없게 된다.

도 5 는 일반적인 홀 소자의 단면도이다. 홀 소자 감수부가 되는 N 형 불순물 영역 (102) 의 주변부는 분리를 위해 P 형 불순물 영역에 둘러싸여 있다. 홀 전류 인가 단자에 전압을 인가하면, 홀 소자 감수부와 그 주변부의 경계에서는 공핍층이 넓어진다. 공핍층 내에는 홀 전류는 흐르지 않기 때문에, 공핍층이 넓어진 영역에서는 홀 전류는 억제되고, 저항은 증가한다. 또, 공핍층 폭은 인가 전압에 의존한다. 그 때문에, 도 4 에서 나타내는 등가 회로의 저항 (R1, R2, R3, R4) 이 전압 인가 방향에 따라 값이 변화하기 때문에 오프셋 캔슬 회로에서 자기 오프셋의 캔슬을 할 수 없다.

상기 과제를 해결하기 위해, 본 발명은 이하와 같이 구성하였다.

홀 소자 감수부의 제어 전류 입력 단자와 홀 전압 출력 단자를 독립적으로 배치한 것을 특징으로 한다.

홀 소자 감수부의 형상은 정사각형이며, 그 각 정점에 제어 전류 입력 단자와 홀 전압 출력 단자의 양방을 갖는 것을 특징으로 한다.

배치된 단자의 형상은, 제어 전류 입력 단자 폭이 크고, 홀 전압 출력 단자 폭이 작은 것을 특징으로 한다.

그리고, 제어 전류 입력 단자와 전원 사이에는 스위치를 갖는 것을 특징으로 한다.

또, 스피닝 커런트에 의해 오프셋 전압을 제거할 수 있는 것을 특징으로 한다.

또한 스피닝 커런트에 의한 오프셋 전압 제거를 가능하게 하기 위해, P 형 반도체 기판 표면에 형성된 N 형 불순물 영역으로 이루어지는 홀 소자 감수부와, N 형 불순물 영역의 측면 및 저면을 둘러싸도록 형성된 N 형 저농도 불순물 영역으로 이루어지는 공핍층 억제 영역과, N 형 불순물 영역의 단부에 형성된 N 고농도 불순물 영역으로 이루어지는 제어 전류 입력 단자로 이루어지는 것을 특징으로 한다.

공핍층 억제 영역인 N 형 저농도 불순물 영역은 홀 소자 감수부의 N 형 불순물 영역보다 깊고, 또한 농도가 엷게 형성되어 있는 것을 특징으로 한다.

상기 수단을 사용함으로써, 스피닝 커런트에 의해 오프셋 전압을 제거할 수 있다. 또, 제어 전류 입력 단자와 홀 전압 출력 단자를 독립적으로 배치함으로써, 입력 단자를 크게 하고 출력 단자를 작게 할 수 있기 때문에, 홀 소자의 감도를 증대시킬 수 있다. 또한 홀 소자 1 개로 상기의 것이 가능하기 때문에, 칩 사이즈를 작게 할 수 있다.

도 1 은 본 발명의 홀 소자의 구성을 나타내는 도면이다.
도 2 는 이상적인 홀 효과의 원리에 대해 설명하기 위한 도면이다.
도 3 은 스피닝 커런트에 의한 오프셋 전압의 제거 방법을 설명하기 위한 도면이다.
도 4 는 홀 소자의 오프셋 전압을 설명하기 위한 등가 회로를 나타내는 도면이다.
도 5 는 일반적인 홀 소자의 단면 구조를 나타내는 도면이다.
도 6 은 스피닝 커런트에 의한 오프셋 전압의 제거가 가능한 홀 소자의 단면 구조를 나타내는 도면이다.

도 1 은 본 발명에 관련된 홀 소자의 일 실시예의 구성을 나타내는 평면도이다. 본 발명의 홀 소자는 정사각형의 홀 소자 감수부 (100) 의 4 개의 각 정점에 홀 전압 출력 단자 (111, 112, 113, 114) 와 그 홀 전압 출력 단자를 사이에 두는 제어 전류 입력 단자 (121, 122, 123, 124) 를 갖는다. 요컨대, 홀 소자 감수부에 접속하는 단자에 대해 홀 전압 출력 단자와 제어 전류 입력 단자를 상이한 단자로서 독립적으로 배치하는 것이다.

종래의 방법에서는, 홀 전압 출력 단자와 제어 전류 입력 단자의 역할을 동일 단자에 겸하게 하고 있었기 때문에, 오프셋 전압을 제거하기 위해서는 이 2 개의 역할을 갖는 단자는 모두 동일 형상이어야 했다. 홀 전압 출력 단자와 제어 전류 입력 단자로서의 역할이 바뀌기 때문에, 각각의 기능에 적합한 형상 및 배치를 분담시킬 수는 없었다. 그러나, 본 발명에 있어서는 홀 전압 출력 단자와 제어 전류 입력 단자를 독립적으로 배치함으로써, 이 2 개의 단자의 형상은 독립적으로 결정할 수 있다.

여기서, 오프셋 전압을 제거하기 위해, 홀 전압 출력 단자 (111, 112, 113, 114) 는 동일 형상이며, 마찬가지로 제어 전류 입력 단자 (121, 122, 123, 124) 는 동일 형상이다.

또한, 본 실시예에 있어서는, 홀 전압 출력 단자는 도 1 에 나타내는 바와 같이 직사각형이며, 홀 전압 출력 단자가 위치하는 정점에서 나오는 대각선 방향을 따라 장변이 배치된다. 대각선에 직교하는 단변의 길이인 단자 폭은 장변에 비해 작게 한다. 이것은, 홀 전압 출력 단자는 도전성이 높기 때문에 그 부근이 동 전위 상태가 되어, 그 부근에서 홀 효과를 얻을 수 없게 되는 것을 피하기 위해서이다. 홀 전압 출력 단자 폭을 작게 함으로써, 홀 감도의 저하를 억제할 수 있다.

한편, 전극 폭을 크게 할 수 있도록 제어 전류 입력 단자는 형상을 삼각형으로 하고, 홀 전압 출력 단자를 사이에 두고 양측에 배치한다. 본 실시예에 있어서는, 삼각형의 한 변은 홀 소자 감수부의 가장자리와 겹치고, 다른 2 변은 각각 홀 소자 감수부의 대각선에 평행하게 배치되어 있다. 형상을 삼각형으로 함으로써 제어 전류 입력 단자 폭을 크게 할 수 있고, 홀 소자 (100) 내에 흐르는 전류 방향의 균일성을 향상시킬 수 있다. 각 제어 전류 입력 단자에는 인가되는 전류를 차단하기 위한 스위치 (131, 132, 133, 134) 가 접속되어 있다.

이와 같이, 제어 전류 입력 단자와 홀 전압 출력 단자를 독립시키고, 제어 전류 입력 단자 폭을 크게, 홀 전압 출력 단자 폭을 작게 함으로써, 1 개의 홀 소자로 고감도인 홀 센서를 제공할 수 있다. 각 정점에 있어서의 제어 전류 입력 단자 폭과 홀 전압 출력 단자 폭의 비는 2:1 내지 20:1 의 범위에 있는 것이 바람직하다.

그러나, 제어 전류 입력 단자의 치수를 너무 크게 하면, 이웃하는 정점에 있는 제어 전류 입력 단자끼리가 근접하고, 그곳을 통과하여 전류가 흐른다. 그것에 의해 홀 소자 감수부에 전류가 흐르지 않아 출력 전압이 저하된다. 따라서, 이웃하는 정점에 있는 제어 전류 입력 단자끼리의 간격으로는 정사각형 홀 소자 감수부 (100) 의 한 변의 길이의 50 내지 60 퍼센트정도 떼어 놓는 것이 바람직하다.

또, 제어 전류 입력 단자와 홀 전압 출력 단자는 서로 도통하지 않도록 간격을 두고 떼어 놓아 배치한다.

다음으로 홀 소자의 구조에 대해 설명한다. 홀 소자 감수부는, 반도체 재료 (예를 들어 실리콘 기판) 를 이용하고, 전자 이동도를 높게 하여 감도를 높이기 때문에, 불순물 농도를 낮게 한다. 그러나, 홀 소자 감수부의 N 형 불순물 영역 (102) 의 농도를 낮출수록, 홀 소자 감수부와 그 주변부의 경계에서는 공핍층이 커진다. 이로써 스피닝 커런트 (spinning current) 에 의한 오프셋 전압을 제거할 수 없게 되는 것을 방지하기 위해, 본 발명에서는 도 6 과 같은 구조로 하였다.

도 6 에 나타내는 홀 소자는, P 형 반도체 기판 (101) 의 표면에 형성된 N 형 불순물 영역 (102) 으로 이루어지는 홀 소자 감수부와, N 형 불순물 영역 (102) 의 주위 즉 N 형 불순물 영역 (102) 의 측면 및 저면을 둘러싸도록 형성된 N 형 저농도 불순물 영역 (103) 으로 이루어지는 공핍층 억제 영역과, N 형 불순물 영역 (102) 의 단부에 형성된 N 형 고농도 불순물 영역 (110) 으로 이루어지는 제어 전류 입력 단자를 갖는 구성이다.

여기서, 도 6 의 단면도와 도 1 의 평면도를 대비하여 조금 설명한다. 도 6 에 나타내는 N 형 불순물 영역 (102) 으로 이루어지는 홀 소자 감수부는, 도 1 에 있어서는 부호 100 에 상당하고, 평면도에서는 정사각형이다. 그 정점인 네 코너에 N 고농도 불순물 영역 (110) 으로 이루어지는 제어 전류 입력 단자가 배치되어 있다. 또한, N 형 저농도 불순물 영역 (103) 으로 이루어지는 공핍층 억제 영역은, 정사각형의 홀 소자 감수부의 주위에 형성되는데, 도 1 에서는 생략했다.

홀 소자 감수부의 N 형 불순물 영역 (102) 은 깊이 300∼500 ㎚ 정도, 농도는 1×10¹⁶ (atoms/㎤) 내지 5×10¹⁶ (atoms/㎤) 이고, 공핍층 억제 영역인 N 형 저농도 불순물 영역 (103) 은 깊이 2∼3 ㎛ 정도, 농도는 8×10¹⁴ (atoms/㎤) 내지 3×10¹⁵ (atoms/㎤) 인 것이 바람직하다. 또, 홀 전압 출력 단자, 제어 전류 입력 단자부는, 반도체 재료 표면의 불순물 농도 (N 형) 가 선택적으로 높아지고, 컨택트 영역이 형성되어 있다. 이로써, 컨택트 영역과 그곳에 배선되는 전극 (배선) 을 접속한다. 그리고, 각각의 단자는, 그곳에 배치되는 각 배선을 개재하여 전기적으로 접속된다. 제어 전류 입력 단자 및 홀 전압 출력 단자가 되는 N 형 고농도 불순물 영역 (110) 의 깊이는 300 ㎚∼500 ㎚ 정도로 하는 것이 바람직하다. 요컨대, 공핍층 억제 영역은 홀 소자 감수부보다 깊고, 농도를 엷게 한다. 또, 제어 전류 입력 단자 및 홀 전압 출력 단자는, 홀 소자 감수부와 깊이를 동일한 정도로 한다.

이상의 관계를 유지함으로써 공핍층 억제 영역과 그 주변부의 P 형 기판 영역 사이의 접합부에서 생성되는 공핍층에 영향을 미치지 않고, 제어 전류를 홀 소자 감수부에 흘릴 수 있다. 홀 소자를 이와 같은 구조로 함으로써 스피닝 커런트에 의한 오프셋 전압의 제거를 할 수 있다.

또, 본 발명의 홀 소자의 제조 방법도 용이하다. 먼저, P 형 기판에 공핍층 억제층이 되는 N 형 저농도 불순물 영역 (103) 을 형성한다. 이 때, N 형 저농도 불순물 영역 (103) 은 깊이 2∼3 ㎛, 농도는 8×10¹⁴ (atoms/㎤) 내지 3×10¹⁵ (atoms/㎤) 이다. 이것은 N 웰 (well) 과 동일한 정도의 농도이며, 동일한 정도의 깊이이다. 또한, N 형 저농도 불순물 영역 (103) 은 공핍층 억제 영역으로서 사용되므로, N 웰의 제조 편차가 커도 홀 소자의 감도나 그 밖의 특성에 영향을 미치지 않는다. 그 때문에, 다른 요소의 N 웰과 동시에 형성할 수 있다.

다음으로, 홀 소자 감수부인 N 형 불순물 영역 (102) 을 형성한다. 이 때, N 형 저농도 불순물 영역 (103) 은 깊이 300∼500 ㎚, 농도는 1×10¹⁶ (atoms/㎤) 내지 5×10¹⁶ (atoms/㎤) 으로 한다. 이 깊이, 농도의 불순물 영역은 통상적인 이온 주입 장치로 형성 가능하고, N 웰보다 농도, 깊이의 편차를 작게 할 수 있다. 홀 소자 감수부를 이온 주입으로 형성함으로써, 감도의 편차가 작은 홀 소자를 형성한다.

마지막으로, 제어 전류 입력 단자 및 홀 전압 출력 단자가 되는 고농도 불순물 영역을 형성한다. 고농도 불순물 영역은 깊이 300 ㎚∼500 ㎚ 이며, 다른 요소와 특별히 상이한 공정을 필요로 하지 않아, 용이하게 형성 가능하다.

이상 나타낸 홀 소자에서는 홀 소자 감수부의 형상을 정사각형으로 했는데, 완전한 정사각형일 필요는 없고, 홀 소자 감수부가 4 회 회전축을 갖는 형상이면 된다.

다음으로 오프셋 전압의 제거 방법에 대해 설명한다.

먼저, 제어 전류 입력 단자 (121, 122) 사이에 전압 (Vdd) 을 인가하고, 제어 전류를 흘린다 (전류 방향 1). 전류가 흐르면, 홀 전압 출력 단자 (113, 114) 사이에 홀 전압이 발생한다. 이 때, 홀 소자 감수부 이외에 전류가 흐르면 홀 감도가 저하되기 때문에, 스위치 (133, 134) 를 오프로 하여, 제어 전류 입력 단자 (121) 로부터 단자 (123, 124) 를 통과하여 제어 전류 입력 단자 (122) 에 흐르는 전류 경로를 차단한다.

여기서 홀 전압 출력 단자 (113, 114) 사이에 출력되는 전압에는, 자장의 크기에 비례한 홀 전압과 오프셋 전압이 포함되어 있고, 출력 전압을 V34, 홀 전압을 VH34, 오프셋 전압을 Vos34 로 하면,

V34=VH34+Vos34

로 나타낼 수 있다.

다음으로, 제어 전류 입력 단자 (123, 124) 사이에 전압 (Vdd) 을 인가하고, 제어 전류를 흘린다 (전류 방향 2). 전류가 흐르면, 홀 전압 출력 단자 (111, 112) 사이에 홀 전압이 발생한다. 동일하게 하여, 스위치 (131, 132) 를 오프로 하여, 제어 전류 입력 단자 (123) 로부터 단자 (121, 122) 를 통과하여 제어 전류 입력 단자 (124) 에 흐르는 전류 경로를 차단한다. 홀 전압 출력 단자 (111, 112) 사이에 발생하는 전압에는, 자장의 크기에 비례한 홀 전압과 오프셋 전압이 포함되어 있고, 출력 전압을 V12, 홀 전압을 VH12, 오프셋 전압을 Vos12 로 하면,

V12=VH12+Vos12

로 나타낼 수 있다.

여기서 홀 소자의 형상은 도 1 에서 나타내는 바와 같이 정사각형이고, 홀 전압 출력 단자 (111, 112, 113, 114) 및 제어 전류 입력 단자 (121, 122, 123, 124) 는 소자의 4 개의 정점에 각각의 단자는 동일 형상을 하고 있다. 그 때문에, 발생하는 홀 전압 (VH) 은, 전류를 전류 방향 1 에서 흘린 경우의 홀 전압 (V12) 과 전류 방향 2 에서 흘린 경우의 홀 전압 (V34) 의 관계는, 전류 방향이 상이할 뿐, 흘리는 전류량이나 홀 전압 출력 단자 간격 등은 동일하므로,

VH=VH34=-VH12

로 할 수 있다. 오프셋 전압 (Vos) 에 대해서도 동일하다고 할 수 있으므로,

Vos=Vos34=Vos12

로 할 수 있다.

요컨대 홀 전압 출력 단자 (111, 112) 사이에 발생하는 전압 (V12) 과 홀 전압 출력 단자 (113, 114) 사이에 발생하는 전압 (V34) 은,

V34=VH+Vos

V12=-VH+Vos

로 나타낸다. 이 전류 방향 1 에서 얻어진 출력 전압 (V34) 과 전류 방향 2 에서 얻어진 출력 전압 (V12) 을 감산시킨 전압 (Vout) 은

Vout=V34-V12=2VH

가 되고, 오프셋 전압이 제거되고, 2 배의 홀 전압을 얻을 수 있다.

이상에 의해, 도 1 과 같은 구성에 의해, 칩 사이즈가 작고, 고감도이고 오프셋 전압을 제거할 수 있는 홀 센서를 실현할 수 있다.

1, 10, 100 : 홀 소자 감수부
101 : P 형 반도체 기판
102 : N 형 불순물 영역
103 : N 형 저농도 불순물 영역
110 : N 형 고농도 불순물 영역
111, 112, 113, 114 : 홀 전압 출력 단자
121, 122, 123, 124 : 제어 전류 입력 단자
131, 132, 133, 134 : 스위치
2, 12 : 전원
3, 13 : 전압계
11 : 전환 신호 발생기
S1, S2, S3, S4 : 센서 단자 전환 수단
T1, T2, T3, T4 : 단자
R1, R2, R3, R4 : 저항

Claims

정사각형의 홀 소자 감수부 (感受部)와,
상기 홀 소자 감수부의 4 개의 정점 각각에 배치된 동일 형상을 갖는 홀 전압 출력 단자와,
상기 홀 전압 출력 단자 각각의 양측에, 상기 홀 전압 출력 단자와는 도통하지 않도록 간격을 두고 배치된, 상기 4 개의 정점에 있어서 동일 형상을 갖는 제어 전류 입력 단자를 갖는, 홀 센서.
4 개의 정점 및 4 회 회전축을 갖는 형상인 홀 소자 감수부와,
상기 4 개의 정점 각각에 배치된 동일 형상을 갖는 홀 전압 출력 단자와,
상기 홀 전압 출력 단자 각각의 양측에, 상기 홀 전압 출력 단자와는 도통하지 않도록 간격을 두고 배치된, 상기 4 개의 정점에 있어서 동일 형상을 갖는 제어 전류 입력 단자를 갖는, 홀 센서.
제 1 항 또는 제 2 항에 있어서,
상기 제어 전류 입력 단자는, 그것이 배치된 정점에서 나오는 대각선에 직행하는 방향을 따른 폭이, 동일한 정점에 배치된 상기 홀 전압 출력 단자의 폭보다 큰 것을 특징으로 하는 홀 센서.
제 1 항 또는 제 2 항에 있어서,
상기 제어 전류 입력 단자는, 인가되는 전류를 차단하기 위한 스위치를 각각 갖는 것을 특징으로 하는 홀 센서.
제 1 항 또는 제 2 항에 있어서,
상기 홀 소자 감수부는, P 형 반도체 기판 표면에 형성된 N 형 불순물 영역으로 이루어지고, 추가로 상기 N 형 불순물 영역의 측면 및 저면을 둘러싸도록 형성된 N 형 저농도 불순물 영역으로 이루어지는 공핍층 억제 영역을 갖고,
상기 제 1 의 N 형 불순물 영역의 단부에 형성된 상기 홀 전압 출력 단자 및 그 양측에 배치된 상기 제어 전류 입력 단자는 N 형 고농도 불순물 영역으로 이루어지는 것을 특징으로 하는 홀 센서.
제 5 항에 있어서,
상기 제어 전류 입력 단자 및 상기 홀 전압 출력 단자는, 상기 P 형 반도체 기판 표면으로부터의 깊이가 상기 홀 소자 감수부와 동일한 것을 특징으로 하는 홀 센서.
제 1 항 또는 제 2 항에 있어서,
스피닝 커런트 (spinning current) 에 의해 오프셋 전압을 제거할 수 있는 것을 특징으로 하는 홀 센서.