JP4994365B2 - ホール素子及び磁気センサ - Google Patents

Description

本発明は、ホール素子及び磁気センサに関し、より詳細には、ｐ型のシリコンからなるｐ型半導体基板層の表面にｎ型不純物領域を設け、このｎ型不純物領域が感磁部として機能するホール素子及びそのホール素子を用いた磁気センサに関する。特に、方位角センサに用いられるものである。

従来から地磁気を検出して方位を求める方位角センサは、微小な地磁気を検出するために感度の高いホール素子が採用されてきた。この種のホール素子としては、基板表面（チップ面）に対して垂直な磁界成分を検出する従来良く知られているホール素子と、基板表面（チップ面）に水平な磁界成分を検出する縦型ホール素子とがある。

図１は、従来の縦型ホール素子を説明するための構成図である。この縦型ホール素子は、特許文献１に記載されているもので、ｐ型のシリコンからなる半導体基板層１１と、基板表面にｎ型の導電型不純物が導入されて拡散層（ウェル）として形成されたｎ型の半導体領域（ｎウェル）１２とを備えている。また、この半導体領域１２に隣接してホール素子を他のホール素子と素子分離するためのｐ型拡散層（ｐウェル）１４が設けられていて、このｐ型拡散層１４は、半導体基板層１１に囲繞されるように形成されている。

また、この半導体領域１２の不純物濃度が低く（薄く）なるほど、同領域におけるキャリア移動度は大きくなるため、磁気検出素子としての感度を上げるためには、すなわち、出力電圧として大きな電圧を得るためには、この半導体領域１２の不純物濃度を低く（薄く）することが望ましい。そのために、半導体領域１２の不純物濃度は、例えば、１．０×１０^１４／ｃｍ^３〜１．０×１０^１７／ｃｍ^３に設定されている。

そして、半導体領域１２の表面においてこの拡散層１４にて囲まれる領域（活性領域）には、同表面の不純物濃度（ｎ型）が選択的に高められるようにコンタクト領域（ｎ＋拡散層）１３ａ，１３ｄ，１３ｅが設けられている。

特開２００５−３３３１０３号公報

これまでに開発されてきた方位角センサは、いずれも磁気抵抗素子やフラックスゲートなどホール効果とは別の原理に基づいてもので、信号処理チップと方位角センサは、別置きの構成を採らざるを得なかったため、その構成が煩雑であった。そこで、Ｓｉモノリシックな方位角センサの開発が望まれていたが、Ｓｉホール素子の感度の低さからくるＳ／Ｎ比の不足が実用を阻んでいたという現状がある。

図１に示した従来のホール素子は、半導体基板層１１の表面にｎ型の導電型不純物を添加、拡散して半導体領域１２を拡散層（ウェル）として形成し、単一の導電型からなる基板層についてもこれをホール素子の半導体基板層として採用することができるようになり、ホール素子の形成に用いる基板層の選択自由度が高められるという効果を奏するものである。

しかしながら、本願発明のように、濃度が薄いｎウェルを適切な範囲で用いることにより、高感度でかつ電流当たりのＳ／Ｎ比の向上に資するホール素子を実現し、また、高耐圧でかつ高信頼性を有するホール素子が実現するには依然として問題が残されていた。さらに、感磁部の周辺の接合容量を減少させて、カップリングによるノイズの影響を受けづらくするという工夫はなされていなかった。

本発明は、このような状況に鑑みてなされたもので、その目的とするところは、濃度が薄いｎウェルを適切な範囲に限定することにより、高感度でかつ電流当たりのＳ／Ｎ比の向上に資するようなホール素子及び磁気センサを提供することにある。

本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、ｐ型半導体基板層の表面にｎ型不純物領域を設け、該ｎ型不純物領域が感磁部として機能する、前記ｐ型半導体基板層に対して垂直な磁界成分を検出するホール素子において、前記ｎ型不純物領域の表面にｐ型不純物領域を設けるとともに、前記ｎ型不純物領域が、前記ｐ型半導体基板層のｐ型基板領域で囲まれており、前記ｎ型不純物領域の表面の不純物濃度Ｎが、１×１０^１６（ａｔｏｍｓ／ｃｍ^３）≦Ｎ≦３×１０^１６（ａｔｏｍｓ／ｃｍ^３）であり、かつ前記ｎ型不純物領域の表面から前記ｎ型不純物領域の表面の不純物濃度が一桁下がる深さまでの分布深さＤが、３．０μｍ≦Ｄ≦５．０μｍであることを特徴とする。

また、請求項２に記載の発明は、請求項１に記載の発明において、前記ｐ型基板領域が、前記ｐ型半導体基板層と同じ抵抗率を有していることを特徴とする。

また、請求項３に記載の発明は、請求項１又は２に記載のホール素子を半導体基板上に複数個設け、該ホール素子上に磁気収束機能を有する磁性体を設けたことを特徴とする磁気センサである。

また、請求項４に記載の発明は、請求項３に記載の磁気センサを用いたことを特徴とする方位計測装置である。

本発明によれば、ｎ型不純物領域の表面にｐ型不純物領域を設けるとともに、ｎ型不純物領域が、ｐ型半導体基板層のｐ型基板領域で囲まれているようにしたので、濃度が薄いｎウェルを適切な範囲に限定することにより、高感度でかつ電流当たりのＳ／Ｎ比の向上に資するホール素子を実現するとともに、高耐圧でかつ高信頼性を有するホール素子が実現できるという効果を奏する。

また、ｐ型基板領域に感磁部が囲まれるように構成されているため、高耐圧でかつ高信頼性を有するホール素子が実現できるばかりでなく、感磁部の周辺の接合容量が減少するため、カップリングによるノイズの影響を受けづらいという効果を奏する。

従来の縦型ホール素子を説明するための構成図である。 本発明のホール素子の実施例１を説明するための構成図で、（ａ）は上面図、（ｂ）は（ａ）のＡ−Ｂ線断面図である。 本発明のホール素子の抵抗値と磁気感度の関係を示す図である。 本発明のホール素子におけるｎ型不純物領域の不純物濃度の分布深さを説明するためのグラフを示す図である。 本発明のホール素子におけるｎ型不純物領域の不純物濃度の分布深さと比較するための従来のホール素子における不純物濃度の分布深さを説明するためのグラフを示す図（その１）である。 本発明のホール素子におけるｎ型不純物領域の不純物濃度の分布深さと比較するための従来のホール素子における不純物濃度の分布深さを説明するためのグラフを示す図（その２）である。 本発明のホール素子の実施例２を説明するための構成図である。 本発明のホール素子を磁気センサに適用した場合を示す図である。 図８に示した磁気センサコアの動作原理を説明するための図である。 図８に示した方位角センサを用いた方位角計測装置の回路ブロック図である。 （ａ）乃至（ｄ）は、図１０に示した方位角計測装置の回路に用いられるオフセットキャンセルの方法を説明するための図である。 図１０に示した回路ブロック図の動作を説明するためのＳ／Ｎ測定シーケンスの一例を示す図である。 図８に示した方位角センサとして実用的なホール素子の抵抗値を示した図である。

以下、図面を参照して本発明の実施例について説明する。

図２（ａ），（ｂ）は、本発明のホール素子の実施例１を説明するための構成図で、図２（ａ）は上面図、図２（ｂ）は、図２（ａ）のＡ−Ｂ線断面図である。図中符号２１はｐ型半導体基板層、２１ａはｐ型基板領域、２２はｎ型不純物領域（ｎウェル）、２３はｐ型不純物領域（ｐ＋拡散層）、２４はｎ型領域（ｎ＋拡散層）、２５はｐ型領域（ｐ＋拡散層）、２６は感磁部、２７は電極を示している。

本発明のホール素子は、ｐ型のシリコンからなるｐ型半導体基板層２１と、このｐ型半導体基板層２１の表面に設けられたｎ型不純物領域２２を備えている。そして、このｎ型不純物領域２２は感磁部２６として機能するものである。

また、ｎ型不純物領域２２の表面には、ｐ型不純物領域２３が設けられ、このｐ型不純物領域２３の側部にはｎ型領域２４が設けられている。また、ｎ型不純物領域２２の周辺には、ｐ型半導体基板層２１と同じ抵抗率を有するｐ型基板領域２１ａが配置されている。

ｐ型基板領域２１ａに感磁部が囲まれるように構成されていることは、２つの優位性を有する。その一つは、ｐウェルよりも不純物濃度が低いｐ型基板領域２１ａで囲まれることにより、横方向の空乏層の広がりが大きくなるため、ｐ型基板領域２１ａとｎウェル領域２２の間の耐圧が向上し、高耐圧でかつ高信頼性を有するホール素子が実現できる。もう一つは、感磁部の周辺の接合容量が減少するため、容量を通して周辺からカップリングするノイズの影響を受けづらいという利点を有する。このｐ型基板領域２１ａの表面にはｐ型領域（ｐ＋拡散層）２５が設けられており、基板電位を決定する。

感磁部２６として機能するｎ型不純物領域２２の不純物濃度Ｎは、１×１０^１６（ａｔｏｍｓ／ｃｍ^３）≦Ｎ≦３×１０^１６（ａｔｏｍｓ／ｃｍ^３）であることが好ましく、不純物濃度の分布深さＤは、３．０μｍ≦Ｄ≦５．０μｍであることが好ましい。このように、上述した特許文献１に記載されたホール素子における半導体領域１２の不純物濃度が、１．０×１０^１４／ｃｍ^３〜１．０×１０^１７／ｃｍ^３であるのに対して、本発明におけるｎ型不純物領域２２の不純物濃度Ｎを、１×１０^１６（ａｔｏｍｓ／ｃｍ^３）≦Ｎ≦３×１０^１６（ａｔｏｍｓ／ｃｍ^３）としたので、従来のものよりも薄いｎウェル濃度の適切な範囲が限定されたホール素子を実現することができる。

次に、その根拠を図３に基づいて説明する。
図３は、本発明のホール素子の抵抗値と磁気感度の関係を示す図で、低濃度のｎウェルが感度上昇に及ぼす影響を示すグラフを示している。図中の実線丸印がクロス型、破線丸印が角型のホール素子を示し、右上の丸印が本発明のホール素子、左下の丸印がノーマルなホール素子を示している。ホール素子は、一定電流で駆動されており、磁気感度は単位電流、単位磁場当たりの出力電圧で表されている。より理解しやすくするために、数値を表１に示す。この表１は、本発明のホール素子の抵抗値と磁気感度をまとめた表である。

この図３及び表１によれば、クロス型のノーマルなホール素子の抵抗値が約２．０ｋΩで、感度が約０．０９５（ｍＶ／ｍＴ）であるのに対して、クロス型の本発明のホール素子の抵抗値が約４．３０ｋΩで、感度が約０．２５（ｍＶ／ｍＴ）である。ホール素子の理論によれば、一定電流で駆動されたホール素子の磁気感度はその抵抗値に比例するが、これら２つのホール素子を比較すると、抵抗値が４．３０／２．０＝２．１５倍に上昇している一方、磁気感度は０．２５／０．０９５＝２．６３倍に上昇している。低濃度のｎウェルを備えた本発明のホール素子の方が、理論値以上に感度が上昇していることが分かる。適切な信号処理を行えば、ホール素子のフリッカーノイズは除去でき、熱雑音が支配的となる。熱雑音は抵抗値の１／２乗に比例することが理論的に知られている。

これら２つのホール素子を比較すると、抵抗値は２．１５倍上昇しているので、熱雑音は√（２．１５）倍に上昇するが、感度は２．６３倍に上昇しているので、Ｓ／Ｎ比でいえば２．６３／√（２.１５）＝１．７９倍向上することになる。ホール素子の理論の教えるところに従えば、Ｓ／Ｎ比は２．０／√（２.１５）＝１．３６倍の向上が予想されるが、本発明のホール素子ではそれ以上の向上が見られることがわかる。角型のホール素子においても、程度の違いはあるが同様な効果が見られる。

このような効果は、本発明の低濃度ｎウェルを用いたホール素子で顕著である。その証拠は、ノーマルなホール素子のクロス型と角型を比較してみるとよく理解できる。ノーマルなクロス型ホール素子の抵抗値は、角型の抵抗値の約１．８倍なのに対して、磁気感度は０．０９５／０．０５３=１．７９倍となっており、ほぼ抵抗値倍されていることがわかる。

図４は、本発明のホール素子におけるｎ型不純物領域の不純物濃度の分布深さを説明するためのグラフを示す図である。ホール素子の感磁部２６をＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔrｏｍｅｔｒｙ）分析の結果（燐（Ｐ）濃度）を示している。深さＤは、不純物濃度Ｎが一桁下がる点、つまり、１．５×１０^１５から１．５×１０^１６で定義してある。本発明においては、不純物濃度の分布深さＤは、３．０μｍ≦Ｄ≦５．０μｍの範囲が好ましい。

図５及び図６は、本発明のホール素子におけるｎ型不純物領域の不純物濃度の分布深さと比較するための従来のホール素子における不純物濃度の分布深さを説明するためのグラフを示す図である。ホール素子の感磁部をＳＩＭＳ分析の結果（燐（Ｐ）濃度）を示している。

図５においては、深さＤは、不純物濃度Ｎが一桁下がる点、つまり、３．５×１０^１５から３．５×１０^１６で定義してある。この場合、深さが３．７μｍにおける不純物濃度Ｎは３．５×１０^１５を示している。また、図６においては、深さＤは、不純物濃度Ｎが一桁下がる点、つまり、７×１０^１５から７×１０^１６で定義してある。この場合、深さが１．８μｍにおける不純物濃度Ｎは７×１０^１５を示している。

このように、図３に示した本発明においては、この場合、深さが３．７μｍにおける不純物濃度Ｎは１．５×１０^１５を示しているように、図５及び図６と比較して、感磁部がさらに低濃度で実現されていることが分かる。この濃度領域では、上述したように、抵抗値の上昇以上に磁気感度が上昇するという効果が顕著であり、更に薄い濃度では効果はより一層大きいと考えられるが、抵抗値の上昇をもたらす。方位計測装置の実用的な観点から、抵抗値には制限がある。これは後述の実施例２においても説明してあるが、抵抗値Ｒの好適な範囲は、１ｋΩ≦Ｒ≦５．３ｋΩであることを我々は見出している。ホール素子の抵抗値は、ｎウェルの濃度を不純物の深さで決定される。薄い濃度であっても、深さが深ければ抵抗値を下げることは可能であるが、高エネルギーのインプラント等特殊なプロセスを要求することになる。

本発明では、このような特殊プロセスを使用せず、方位計測装置として実用的かつ磁気感度上昇効果が大きなホール素子を実現するという観点から、濃度範囲を１×１０^１６（ａｔｏｍｓ／ｃｍ^３）≦Ｎ≦３×１０^１６（ａｔｏｍｓ／ｃｍ^３）、不純物濃度の分布深さＤは、３．０μｍ≦Ｄ≦５．０μｍとした。上述したように、ノーマルなｎウェルの濃度領域である３．５×１０^１５では抵抗値の上昇以上に磁気感度が上昇するという効果は見られない。

また、Ｓ／Ｎ比を向上のためにｐ＋拡散層２３をｎウェル２２上に形成することによりＳ／Ｎ比を改善することができる。ｐ＋拡散層の存在により、ｎウェルとの界面に空乏層が形成され、ホール素子のキャリアは欠陥の多い界面を避けて流れるようになり、キャリアの散乱ならびに再結合によるノイズが抑制される効果があるためである。

図７は、本発明のホール素子の実施例２を説明するための構成図で、図２（ａ）のＡ−Ｂ線断面図である。図中符号２８は空乏層、Ｃ１，Ｃ２，Ｃ３は接合容量を示している。なお、その他の符号は、図２（ｂ）に示したものと同じである。

この実施例２においては、ｎ型不純物領域２２とｐ型半導体基板層２１との界面には、空乏層２８の幅の大きな領域が設けられている。つまり、低濃度のｐ型半導体基板層２１と低濃度のｎウェル２２との界面での空乏層幅を大きくしているため、接合容量Ｃ１，Ｃ２，Ｃ３が減少して、ｐ型半導体基板層２１からのカップリングノイズが減少し、Ｓ／Ｎ比が改善されている。また、耐圧向上による高信頼性が得られ、Ｓ／Ｎ比の向上のためにホール素子の印加電圧をチャージポンプなどで昇圧することも可能になる。このように、接合容量の減少によりｐ型半導体基板層２１からのカップリングノイズの回り込みが少なくなって感度が上昇する。

図８は、本発明のホール素子を磁気センサに適用した場合を示す図で、Ｓｉモノリシックな方位角センサのコア部分を示している。図中符号３１ａ乃至３１ｈはクロス型のホール素子、３２は磁性体、３３は配線パターンを示している。なお、図中の矢印が電流方向を示している。

ホール素子３１ａ乃至３１ｈを半導体基板上に複数個設け、このホール素子３１ａ乃至３１ｈ上に磁気収束機能を有する円形の磁性体３２（以下、磁気収束板と称する）が設けられている。つまり、Ｘ−Ｘ方向に４つのホール素子３１ａ，３１ｂ，３１ｃ，３１ｄが設けられ、Ｙ−Ｙ方向に４つのホール素子３１ｅ，３１ｆ，３１ｇ，３１ｈが設けられていて、合計８個のホール素子が設けられている。

図９は、図８に示した磁気センサコアの動作原理を説明するための図である。なお、符号３０はＩＣチップを示している。磁気収束板３２により、横方向（図中ＸあるいはＹ）から進入した磁束は、縦方向に偏向され、ホール素子に入力される。磁気収束板３２を挟んで対称に配置されたホール素子が受ける磁場の方向は、逆方向となる。また、縦方向（Ｚ方向）から進入した磁束に関しては、磁気収束板３２は偏向作用を持たない。従って、磁気収束板３２を挟んで対称に配置されたホール素子が受ける磁場の方向は、同方向となる。適切な信号処理により、各ホール素子の出力電圧の差分を取れば、横方向（ＸＹ方向）の磁場を検出する。このとき、縦方向（Ｚ）の磁場成分は同方向の入力なのでキャンセルされる。また、各ホール素子の出力電圧の和を取れば、縦方向（Ｚ）方向の磁場を検出し、横方向成分はキャンセルされる。このように、ホール素子出力の和あるいは差を取る演算を切り替えることによって、ＸＹＺ方向の磁場検出が可能である。

図１０は、図８に示した方位角センサを用いた方位角計測装置の回路ブロック図である。図中符号４１は回路ユニット、４２ａはＶＤＰ端子、４２ｂはＶＤＮ端子、４２ｃはＭＣＬＫ端子、４２ｄはＶ１５０ＰＲＥ端子、４２ｅはＶＤＤ端子、４２ｆはＶＳＳ端子、４２ｇはＶ１５０Ｂ端子、４２ｈは出力端子、５１ａはＸ方向ホール素子（４個）とそれらに直結された駆動用スイッチ、５１ｂはＹ方向ホール素子（４個）とそれらに直結された駆動用スイッチ、５２ａ，５２ｂ，５２ｃ，５２ｄはＸＹＺ各チャネルの４個のホール素子のうちどのチャネルを測定するかを選択するチャネル選択用マルチプレクサ、５３はプレアンプであるＤＤＡ（Ｄｉｆｆｅｒｅｎｔｉａｌ Ｄｉｆｆｅｒｅｎｃｅ Ａｍｐｌｉｆｉｅｒ）の基準電圧発生回路、５４はクロック発生回路、５５ａ，５５ｂはＺ方向検出用極性切替スイッチ、５６はプレアンプであるＤＤＡ、５７はチョッパスイッチ（動作は後述）、５８はモニタスイッチ、５９はバッファアンプの基準電圧発生回路、６０はバッファアンプを示している。

続いて、本回路の動作を、図１２の測定シーケンスを含めて説明する。図８に示されるＸＹ方向合計８個のホール素子は、ＶＤＰ端子４２ａ及びＶＤＮ端子４２ｂを介して一定電流値で駆動される。それぞれのホール素子には、図８の矢印で示される方向に電流駆動される。電流の方向は、ＳＷとＭＣＬＫを元に生成された、クロック信号によって切り替えられる。これは、ホール素子のオフセットならびにフリッカーノイズをキャンセル方法としてよく知られたスピニングカレントメソッドにより、ホール素子並びにプレアンプであるＤＤＡ５６のオフセットとフリッカーノイズをキャンセルする目的で行われる。

図１１（ａ）乃至（ｄ）は、図１０に示した方位角計測装置の回路に用いられるオフセットキャンセルの方法を説明するための図である。ホール素子の駆動方向とＤＤＡ５６の出力の極性をチョッパスイッチ５７により切り替えることでホール素子の駆動方向を３６０度方向に切り替えられる。各フェーズの出力を加算すると、最終的にはＤＤＡ５６とホール素子のオフセットがキャンセルされ、ホール電圧が４倍に増幅されて出力される。加算処理の方法は色々な方法が考えられるが、積分器を用いる方式や、サンプルアンドホールド回路を用いる方式が好適である。ＸＹＺ方向のホール電圧は、選択器であるＭＵＸ（マルチプレクサ）によりいずれか１つのチャネルのホール電圧のみがＤＤＡ５６に入力され、Ｘ→Ｙ→Ｚというように逐次切り替えられ、ＤＤＡ５６に入力される。このＤＤＡ５６により増幅されたホール電圧は、バッファアンプ６０を通してアナログ電圧として出力される。

図１２は、具体的な測定シーケンスの一例を示す図である。選択され、ＤＤＡ５６にて増幅されたＸ方向のホール素子の出力電圧は、ノイズ低減と増幅のために積分器で１０ｍｓの積分を行い、Ａ／Ｄ変換される。逐次Ｙ、Ｚと切り替え、同様の処理を行い、ＺのＡ／Ｄ変換を終えた時点で１回の測定が終了する。１回の測定から次の測定までのインターバルは２００ｍｓで行われている。この処理は、図１０に示した回路と連結された別基板により行われている。本方式により、地磁気のような微小な磁気信号をホール素子により実用的なＳ／Ｎ比で検出することが可能である。

図１３は、図８に示された方位角センサを図１０に示した方位角計測器の回路ブロックとして実現した場合の実用的なホール素子の抵抗値の範囲を示した図である。図３に示したように、図中の実線丸印がクロス型、破線丸印が角型のホール素子を示し、右上の丸印が本発明のホール素子、左下の丸印がノーマルなホール素子を示している。なお、図中の破線で示した領域は、携帯機器に使用な範囲の抵抗値として１ｋΩ乃至５．３ｋΩの範囲を示している。

この実用範囲規定の根拠を以下に説明する。方位角計測装置として、その実用性を示す指標としてＳ／Ｎ比があるが、携帯機器でのアプリケーションでは、Ｓ／Ｎ＝３０を一つの指標として考えられる。周知のように、携帯機器では部品の消費電流が小さいことが必要条件である。

例えば、抵抗値が低いホール素子があった場合、熱雑音が小さいという利点があるわけであるが、感度は小さいという欠点を同時に有する。感度が小さいという欠点は、ホール素子の駆動電流を増加することで克服できるわけであるが、携帯機器への応用としては消費電流増大という欠点を有する。実用的に、ホール素子での消費電流が５ｍＡ以下という指標を設けた場合、Ｓ／Ｎ比が３０以上という値が得られる抵抗値は、本発明で開示されたホール素子の場合においては１ｋΩ以上となる。

一方、抵抗値が高いホール素子があった場合、熱雑音が大きいという欠点を有する一方、感度が高いという利点を有する。抵抗が低いホール素子に比して、同じ駆動電流で駆動した場合、高いＳ／Ｎ比が得られる。ところが、実際にホール素子を駆動する電流は、回路設計上制約を受ける。同じ電流で駆動することを考えた場合、抵抗値の高いホール素子の方がホール素子による電圧降下（抵抗値×駆動電流）が大きい。実際の回路設計を考える場合、この電圧降下が決められた電圧（例えば、電源電圧）を超えることは許されない。従って、抵抗値が高いホール素子は、駆動電流は制限を受けやすい。例えば、抵抗値がＲと２Ｒのホール素子があった場合、理論上感度はＳと２Ｓとなる。駆動電流は電圧降下の制限を考えると、２ＩとＩとなり、実際に得られるホール電圧は同じとなってしまう。

一方、熱雑音という観点では、抵抗値が低いホール素子の方が√２倍小さいので、最終的なＳ／Ｎ比は、抵抗値の低いホール素子の方が有利になる。このような制約を考えると、ホール素子の抵抗はある上限を持ち、Ｓ／Ｎ比３０を確保し、３．０Ｖという電源電圧と、それに伴いホール素子による電圧降下を２．０Ｖとした場合、本実施例では５．３ｋΩとなる。図１３によれば、クロス型のノーマルなホール素子の抵抗値が約２．０ｋΩで、電流当たりのＳ／Ｎ比が約９であるのに対して、クロス型の本発明のホール素子の抵抗値が約４．３０ｋΩで、電流当たりのＳ／Ｎ比が約１８である。

図１３中には、本発明で開示したホール素子と、ノーマルなホール素子がプロットされているが、形状によらず低濃度のｎウェルの方が単位電流当たりのＳ／Ｎ的に有利であり、図６に示した効果も併せて考えると、クロス型のホール素子で効果が大きく、携帯機器用途の方位角計測装置には特に好適である。

高感度でかつ電流当たりのＳ／Ｎ比の向上に資するホール素子を実現するとともに、高耐圧でかつ高信頼性を有するホール素子が実現できる。

また、ｐ型基板領域に感磁部が囲まれるように構成されているため、高耐圧でかつ高信頼性を有するホール素子が実現できる。

１１ 半導体基板層
１２ ｎ型の半導体領域（ｎウェル）
１３ａ，１３ｄ，１３ｅ コンタクト領域（ｎ＋拡散層）
１４ ｐ型拡散層（ｐウェル）
２１ ｐ型半導体基板層
２１ａ ｐ型基板領域
２２ ｎ型不純物領域（ｎウェル）
２３ ｐ型不純物領域（ｐ＋拡散層）
２４ ｎ型領域（ｎ＋拡散層）
２５ ｐ型領域（ｐ＋拡散層）
２６ 感磁部
２７ 電極
２８ 空乏層
Ｃ１，Ｃ２，Ｃ３ 接合容量
３１ａ〜３１ｈ ホール素子（クロス型）
３２ 磁性体
３３ 配線パターン
４１ 回路ユニット
４２ａ〜４２ｈ 端子
５１ａ Ｘ方向ホール素子（４個）とその駆動用スイッチ
５１ｂ Ｙ方向ホール素子（４個）とその駆動用スイッチ
５２ａ，５２ｂ，５２ｃ，５２ｄ チャネル選択用マルチプレクサ
５３ プレアンプの基準電圧発生回路
５４ クロック
５５ａ，５５ｂ Ｚ方向検出用極性切り替えスイッチ
５６ プレアンプ（ＤＤＡ）
５７ チョッパスイッチ
５８ モニタスイッチ
５９ バッファアンプの基準電圧発生回路
６０ バッファアンプ

Claims (4)

1. ｐ型半導体基板層の表面にｎ型不純物領域を設け、該ｎ型不純物領域が感磁部として機能する、前記ｐ型半導体基板層に対して垂直な磁界成分を検出するホール素子において、
   前記ｎ型不純物領域の表面にｐ型不純物領域を設けるとともに、前記ｎ型不純物領域が、前記ｐ型半導体基板層のｐ型基板領域で囲まれており、前記ｎ型不純物領域の表面の不純物濃度Ｎが、１×１０ ^１６ （ａｔｏｍｓ／ｃｍ ^３ ）≦Ｎ≦３×１０ ^１６ （ａｔｏｍｓ／ｃｍ ^３ ）であり、かつ前記ｎ型不純物領域の表面から前記ｎ型不純物領域の表面の不純物濃度が一桁下がる深さまでの分布深さＤが、３．０μｍ≦Ｄ≦５．０μｍであることを特徴とするホール素子。
2. 前記ｐ型基板領域が、前記ｐ型半導体基板層と同じ抵抗率を有していることを特徴とする請求項１に記載のホール素子。
3. 請求項１又は２に記載のホール素子を半導体基板上に複数個設け、該ホール素子上に磁気収束機能を有する磁性体を設けたことを特徴とする磁気センサ。
4. 請求項３に記載の磁気センサを用いたことを特徴とする方位計測装置。

Images