JPH08213669A - ホール素子および電気量測定装置 - Google Patents
ホール素子および電気量測定装置Info
- Publication number
- JPH08213669A JPH08213669A JP7014847A JP1484795A JPH08213669A JP H08213669 A JPH08213669 A JP H08213669A JP 7014847 A JP7014847 A JP 7014847A JP 1484795 A JP1484795 A JP 1484795A JP H08213669 A JPH08213669 A JP H08213669A
- Authority
- JP
- Japan
- Prior art keywords
- pair
- current input
- electrodes
- hall element
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measuring Magnetic Variables (AREA)
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】
【目的】 空乏層が形成されず特性のばらつきが少ない
ホール素子、および測定誤差が少ない電気量測定装置を
提供する。 【構成】 不純物濃度が低い半導体基板上に形成された
一対の電流入力電極と、この一対の電流入力電極間を流
れる電流と直交する位置に設けられた一対の電圧出力電
極と、前記一対の電流入力電極の近傍に形成されて前記
半導体基板に接触する一対のサブストレート電極とを有
する。 【効果】 空乏層の形成によって生じる非線形性および
特性のばらつきが少ないホール素子を得ることができ
る。また、このホール素子を用いて精度が高い電気量測
定装置を構成することができる。
ホール素子、および測定誤差が少ない電気量測定装置を
提供する。 【構成】 不純物濃度が低い半導体基板上に形成された
一対の電流入力電極と、この一対の電流入力電極間を流
れる電流と直交する位置に設けられた一対の電圧出力電
極と、前記一対の電流入力電極の近傍に形成されて前記
半導体基板に接触する一対のサブストレート電極とを有
する。 【効果】 空乏層の形成によって生じる非線形性および
特性のばらつきが少ないホール素子を得ることができ
る。また、このホール素子を用いて精度が高い電気量測
定装置を構成することができる。
Description
【０００１】
【産業上の利用分野】本発明はホール素子の出力電圧が
入力電流あるいは磁界に比例することを利用した電流
計、磁束計、角変位計および出力電圧が入力電流と磁界
の積に比例することを利用した乗算器、電力計、位相計
などの電気量測定装置、およびこれらの電気量測定装置
に使用するホール素子の特性改善に関する。
入力電流あるいは磁界に比例することを利用した電流
計、磁束計、角変位計および出力電圧が入力電流と磁界
の積に比例することを利用した乗算器、電力計、位相計
などの電気量測定装置、およびこれらの電気量測定装置
に使用するホール素子の特性改善に関する。
【０００２】
【従来の技術】半導体のホール効果を利用したホール素
子が各種の電気量測定装置に広く用いられている。以
下、このようなホール素子について図５を用いて説明す
る。同図（ａ）は平面図、同図（ｂ）はＡ−Ａ′の縦断
面図である。ホール素子１１はアクセプタ濃度が高いｐ
+ 基板１２の上にｎ- 層１３を成長させ、その上に電流
入力端子Ｉ1 ，Ｉ2 および電流が流れる方向に直交する
位置に電圧出力端子Ｖ1 ，Ｖ2 を設けている。Ｓは基板
１２に接続されているサブストレート端子である。磁界
は同図（ａ）において紙面と直交する方向に加えられ
る。電流計として利用する場合は磁界強度を一定にして
出力電圧を測定し、磁束計として利用する場合は入力電
流を一定にして出力電圧を測定する。また、乗算器や電
力計として利用する場合は被測定系の電圧に比例した電
流と被測定系の電流に比例した磁界を加えて出力電圧を
測定する。
子が各種の電気量測定装置に広く用いられている。以
下、このようなホール素子について図５を用いて説明す
る。同図（ａ）は平面図、同図（ｂ）はＡ−Ａ′の縦断
面図である。ホール素子１１はアクセプタ濃度が高いｐ
+ 基板１２の上にｎ- 層１３を成長させ、その上に電流
入力端子Ｉ1 ，Ｉ2 および電流が流れる方向に直交する
位置に電圧出力端子Ｖ1 ，Ｖ2 を設けている。Ｓは基板
１２に接続されているサブストレート端子である。磁界
は同図（ａ）において紙面と直交する方向に加えられ
る。電流計として利用する場合は磁界強度を一定にして
出力電圧を測定し、磁束計として利用する場合は入力電
流を一定にして出力電圧を測定する。また、乗算器や電
力計として利用する場合は被測定系の電圧に比例した電
流と被測定系の電流に比例した磁界を加えて出力電圧を
測定する。
【０００３】
【発明が解決しようとする課題】しかし、上述した従来
のホール素子では、基板１２上のｎ- 層にキャリアがほ
とんど存在しない空乏層１４が形成されるため、電流通
路の抵抗値が大きく変化するという問題があった。その
ため、被測定系の電圧を電流入力端子に印加したとき電
圧に比例する電流が流れず測定誤差を生じる。ｐｎ接合
における空乏層の厚さＬは次式で表されるように、ｐｎ
接合面の拡散電位差Ｖo の平方根に比例する。
のホール素子では、基板１２上のｎ- 層にキャリアがほ
とんど存在しない空乏層１４が形成されるため、電流通
路の抵抗値が大きく変化するという問題があった。その
ため、被測定系の電圧を電流入力端子に印加したとき電
圧に比例する電流が流れず測定誤差を生じる。ｐｎ接合
における空乏層の厚さＬは次式で表されるように、ｐｎ
接合面の拡散電位差Ｖo の平方根に比例する。
【０００４】
【数１】 ただし、εは誘電率、ｑは電子の電荷、ＮA ，ＮD はそ
れぞれｐ形領域のアクセプタ濃度、ｎ形領域のドナー濃
度である。たとえば、図６（ａ）に示すように、サブス
トレート端子Ｓを使用電源の最低電位である−５Ｖに接
続し電流入力端子Ｉ1 ，Ｉ2 にそれぞれ＋２Ｖおよび０
Ｖを与えると、同図（ａ）のように電流入力端子Ｉ1 側
の空乏層１４が厚くなる。また、電流入力端子Ｉ1 ，Ｉ
2 にそれぞれ−２Ｖおよび０Ｖを与えると、同図（ｂ）
のように電流入力端子Ｉ2 側の空乏層１４が厚くなる。
このように電流入力端子Ｉ1 ，Ｉ2 に印加される電圧に
よって電流が流れない空乏層の厚さが変動するので、電
流入力端子Ｉ1 ，Ｉ2 間の抵抗値が変動する。
れぞれｐ形領域のアクセプタ濃度、ｎ形領域のドナー濃
度である。たとえば、図６（ａ）に示すように、サブス
トレート端子Ｓを使用電源の最低電位である−５Ｖに接
続し電流入力端子Ｉ1 ，Ｉ2 にそれぞれ＋２Ｖおよび０
Ｖを与えると、同図（ａ）のように電流入力端子Ｉ1 側
の空乏層１４が厚くなる。また、電流入力端子Ｉ1 ，Ｉ
2 にそれぞれ−２Ｖおよび０Ｖを与えると、同図（ｂ）
のように電流入力端子Ｉ2 側の空乏層１４が厚くなる。
このように電流入力端子Ｉ1 ，Ｉ2 に印加される電圧に
よって電流が流れない空乏層の厚さが変動するので、電
流入力端子Ｉ1 ，Ｉ2 間の抵抗値が変動する。
【０００５】また、半導体製造時のマスクパターンのず
れに伴うホール素子の特性のばらつき、および製造後の
機械的なひずみによるピエゾ効果のためのオフセットの
発生、電気抵抗のばらつきが生じるという問題があっ
た。
れに伴うホール素子の特性のばらつき、および製造後の
機械的なひずみによるピエゾ効果のためのオフセットの
発生、電気抵抗のばらつきが生じるという問題があっ
た。
【０００６】本発明はこのような従来の問題を解決する
ためになされたものであり、空乏層が形成されず、特性
のばらつきが少ないホール素子、および空乏層の形成に
よって生じる測定誤差ならびにホール素子の特性のばら
つきによる測定誤差を減少させることができる電気量測
定装置を提供することを目的とする。
ためになされたものであり、空乏層が形成されず、特性
のばらつきが少ないホール素子、および空乏層の形成に
よって生じる測定誤差ならびにホール素子の特性のばら
つきによる測定誤差を減少させることができる電気量測
定装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の発明は、不純物濃度が低い半導体基
板上に形成された一対の電流入力電極と、この一対の電
流入力電極にそれぞれ接続された一対の電流入力端子
と、前記一対の電流入力電極間を流れる電流と直交する
位置に設けられた一対の電圧出力電極と、この一対の電
圧出力電極にそれぞれ接続された一対の電圧出力端子
と、前記一対の電流入力電極の近傍に形成されて前記半
導体基板に接触する一対のサブストレート電極と、この
一対のサブストレート電極にそれぞれ接続された一対の
サブストレート端子とを備えたことを要旨とする。
め、請求項１記載の発明は、不純物濃度が低い半導体基
板上に形成された一対の電流入力電極と、この一対の電
流入力電極にそれぞれ接続された一対の電流入力端子
と、前記一対の電流入力電極間を流れる電流と直交する
位置に設けられた一対の電圧出力電極と、この一対の電
圧出力電極にそれぞれ接続された一対の電圧出力端子
と、前記一対の電流入力電極の近傍に形成されて前記半
導体基板に接触する一対のサブストレート電極と、この
一対のサブストレート電極にそれぞれ接続された一対の
サブストレート端子とを備えたことを要旨とする。
【０００８】また、請求項２記載の発明は、不純物濃度
が低い半導体基板上に形成された一対の電流入力電極
と、この一対の電流入力電極間を流れる電流と直交する
位置に設けられた一対の電圧出力電極と、この一対の電
圧出力電極にそれぞれ接続された一対の電圧出力端子
と、前記一対の電流入力電極の近傍に形成されて前記半
導体基板に接触する一対のサブストレート電極と、前記
一対の電流入力電極とそれぞれ近傍の前記一対のサブス
トレート電極とが接続された一対の電流入力端子とを備
えたことを要旨とする。
が低い半導体基板上に形成された一対の電流入力電極
と、この一対の電流入力電極間を流れる電流と直交する
位置に設けられた一対の電圧出力電極と、この一対の電
圧出力電極にそれぞれ接続された一対の電圧出力端子
と、前記一対の電流入力電極の近傍に形成されて前記半
導体基板に接触する一対のサブストレート電極と、前記
一対の電流入力電極とそれぞれ近傍の前記一対のサブス
トレート電極とが接続された一対の電流入力端子とを備
えたことを要旨とする。
【０００９】また、請求項３記載の発明は、請求項１ま
たは請求項２記載のホール素子を同一の半導体基板上
に、点対称の位置に複数個形成したことを要旨とする。
また、請求項４記載の発明は、請求項１、請求項２また
は請求項３記載のホール素子を備えたことを要旨とす
る。
たは請求項２記載のホール素子を同一の半導体基板上
に、点対称の位置に複数個形成したことを要旨とする。
また、請求項４記載の発明は、請求項１、請求項２また
は請求項３記載のホール素子を備えたことを要旨とす
る。
【００１０】
【作用】請求項１および請求項２記載の発明はこのよう
な手段を講じたことにより、ｐｎ接合面に空乏層が形成
されないので抵抗値の変動による誤差の発生を未然に防
止することができる。
な手段を講じたことにより、ｐｎ接合面に空乏層が形成
されないので抵抗値の変動による誤差の発生を未然に防
止することができる。
【００１１】また、請求項３記載の発明はこのような手
段を講じたことにより、半導体製造時のホール素子の幾
何学的配置に伴う誤差を減少させることができる。ま
た、請求項４記載の発明はこのような手段を講じたこと
により、電流量測定装置におけるホール素子の空乏層の
発生、および特性のばらつきに伴う誤差を減少させるこ
とができる。
段を講じたことにより、半導体製造時のホール素子の幾
何学的配置に伴う誤差を減少させることができる。ま
た、請求項４記載の発明はこのような手段を講じたこと
により、電流量測定装置におけるホール素子の空乏層の
発生、および特性のばらつきに伴う誤差を減少させるこ
とができる。
【００１２】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は請求項１記載の発明のホール素子の一実施
例における構造を示す平面図（図１（ａ））およびＡ−
Ａ′における縦断面図（図１（ｂ））である。同図にお
いて、１はホール素子、２はアクセプタ濃度が低く抵抗
値が大きいｐ- 形半導体からなる基板、３は基板２上に
形成されホール効果を呈するｎ- 層である。ＰＩ1 ，Ｐ
Ｉ2 は電流入力電極であって接続部は抵抗値が低いｎ+
層が形成されている。ＰＶ1 ，ＰＶ2 は電流の流れ方向
に直交する位置に設けられた電圧出力電極であって接続
部は抵抗値が低いｎ+ 層が形成されている。電流入力電
極ＰＩ1 ，ＰＩ2 および電圧出力電極ＰＶ1 ，ＰＶ2 は
それぞれ電流入力端子Ｉ1 ，Ｉ2 および電圧出力端子Ｖ
1 ，Ｖ2 に接続されている。ＰＳ1 ，ＰＳ2 は電流入力
電極ＰＩ1 ，ＰＩ2 の近傍に（本実施例の場合は電流入
力電極ＰＩ1 ，ＰＩ2 のそれぞれ外側に平行して）設け
られたサブストレート電極であって、ｐ- 形半導体基板
２に接続されている。また、それぞれの電極はサブスト
レート端子Ｓ1 ，Ｓ2 に接続されている。
する。図１は請求項１記載の発明のホール素子の一実施
例における構造を示す平面図（図１（ａ））およびＡ−
Ａ′における縦断面図（図１（ｂ））である。同図にお
いて、１はホール素子、２はアクセプタ濃度が低く抵抗
値が大きいｐ- 形半導体からなる基板、３は基板２上に
形成されホール効果を呈するｎ- 層である。ＰＩ1 ，Ｐ
Ｉ2 は電流入力電極であって接続部は抵抗値が低いｎ+
層が形成されている。ＰＶ1 ，ＰＶ2 は電流の流れ方向
に直交する位置に設けられた電圧出力電極であって接続
部は抵抗値が低いｎ+ 層が形成されている。電流入力電
極ＰＩ1 ，ＰＩ2 および電圧出力電極ＰＶ1 ，ＰＶ2 は
それぞれ電流入力端子Ｉ1 ，Ｉ2 および電圧出力端子Ｖ
1 ，Ｖ2 に接続されている。ＰＳ1 ，ＰＳ2 は電流入力
電極ＰＩ1 ，ＰＩ2 の近傍に（本実施例の場合は電流入
力電極ＰＩ1 ，ＰＩ2 のそれぞれ外側に平行して）設け
られたサブストレート電極であって、ｐ- 形半導体基板
２に接続されている。また、それぞれの電極はサブスト
レート端子Ｓ1 ，Ｓ2 に接続されている。
【００１３】次に、以上のように構成されたホール素子
の動作について電力計として使用する場合を例にとり、
図２を参照して説明する。被測定系の電流は磁界強度に
変換されて同図（ａ）の紙面と直交する方向に磁界が加
えられる。また、電流入力端子Ｉ1 とサブストレート端
子Ｓ1 を、電流入力端子Ｉ2 とサブストレート端子Ｓ2
をそれぞれ接続し、被測定系の電源電圧を印加する。た
とえば、同図（ａ）は電流入力端子Ｉ1 とサブストレー
ト端子Ｓ1 に使用電源の最低電位である０Ｖを接続し、
電流入力端子Ｉ2 とサブストレート端子Ｓ2 にそれぞれ
＋２Ｖを接続した場合であり、同図（ｂ）は電流入力端
子Ｉ1 とサブストレート端子Ｓ1 に使用電源の最低電位
である０Ｖを接続し、電流入力端子Ｉ2 とサブストレー
ト端子Ｓ2 にそれぞれ−２Ｖを接続した場合である。電
流入力電極ＰＩ1 とサブストレート電極ＰＳ1 とが接近
し、電流入力電極ＰＩ2 とサブストレート電極ＰＳ2 が
接近しているので、ｐ- 形半導体からなる基板２の電位
勾配と基板２上に形成されたｎ- 層の電位勾配とはほと
んど一致するので、空乏層が形成されない。そのため、
電流入力端子Ｉ1 ，Ｉ2 間の抵抗値は印加される被測定
電圧の影響を受けず一定であるから、ホール素子を流れ
る電流は印加電圧に正しく比例する。したがって、以上
のような実施例の構成によれば、被測定電圧の値の如何
に関わらず電力値に正しく比例する電圧出力を得ること
ができる。
の動作について電力計として使用する場合を例にとり、
図２を参照して説明する。被測定系の電流は磁界強度に
変換されて同図（ａ）の紙面と直交する方向に磁界が加
えられる。また、電流入力端子Ｉ1 とサブストレート端
子Ｓ1 を、電流入力端子Ｉ2 とサブストレート端子Ｓ2
をそれぞれ接続し、被測定系の電源電圧を印加する。た
とえば、同図（ａ）は電流入力端子Ｉ1 とサブストレー
ト端子Ｓ1 に使用電源の最低電位である０Ｖを接続し、
電流入力端子Ｉ2 とサブストレート端子Ｓ2 にそれぞれ
＋２Ｖを接続した場合であり、同図（ｂ）は電流入力端
子Ｉ1 とサブストレート端子Ｓ1 に使用電源の最低電位
である０Ｖを接続し、電流入力端子Ｉ2 とサブストレー
ト端子Ｓ2 にそれぞれ−２Ｖを接続した場合である。電
流入力電極ＰＩ1 とサブストレート電極ＰＳ1 とが接近
し、電流入力電極ＰＩ2 とサブストレート電極ＰＳ2 が
接近しているので、ｐ- 形半導体からなる基板２の電位
勾配と基板２上に形成されたｎ- 層の電位勾配とはほと
んど一致するので、空乏層が形成されない。そのため、
電流入力端子Ｉ1 ，Ｉ2 間の抵抗値は印加される被測定
電圧の影響を受けず一定であるから、ホール素子を流れ
る電流は印加電圧に正しく比例する。したがって、以上
のような実施例の構成によれば、被測定電圧の値の如何
に関わらず電力値に正しく比例する電圧出力を得ること
ができる。
【００１４】図３は請求項２記載の発明のホール素子の
一実施例における構造を示す平面図（図３（ａ））およ
びＡ−Ａ′における縦断面図（図３（ｂ））である。同
図において、１はホール素子、２はアクセプタ濃度が低
く抵抗値が大きいｐ- 形半導体からなる基板、３は基板
２上に形成されホール効果を呈するｎ- 層である。電流
入力端子ＩＳ1 とＩＳ2 は電流入力電極ＰＩ1 ，ＰＩ2
とそれぞれ対応するサブストレート電極ＰＳ1 ，ＰＳ2
とをあらかじめ接続済みの一対の電流入力端子であっ
て、その動作は図１における上述の説明と同一である。
したがって、このような実施例の構成では電流入力端子
とサブストレート端子を外部で接続する必要がない。
一実施例における構造を示す平面図（図３（ａ））およ
びＡ−Ａ′における縦断面図（図３（ｂ））である。同
図において、１はホール素子、２はアクセプタ濃度が低
く抵抗値が大きいｐ- 形半導体からなる基板、３は基板
２上に形成されホール効果を呈するｎ- 層である。電流
入力端子ＩＳ1 とＩＳ2 は電流入力電極ＰＩ1 ，ＰＩ2
とそれぞれ対応するサブストレート電極ＰＳ1 ，ＰＳ2
とをあらかじめ接続済みの一対の電流入力端子であっ
て、その動作は図１における上述の説明と同一である。
したがって、このような実施例の構成では電流入力端子
とサブストレート端子を外部で接続する必要がない。
【００１５】図４は請求項３記載の発明の一実施例であ
って、同一の半導体基板４上に請求項２記載の４個のホ
ール素子１−１，１−２，１−３および１−４を点対称
の位置に形成した構造を示す平面図である。ホール素子
１−ｉ（ｉ＝１，２，３，４）の電流入力電極をＰ
Ｉ1i，ＰＩ2i、電圧出力電極をＰＶ1i，ＰＶ2i、サブス
トレート電極をＰＳ1i，ＰＳ2iとするとき、電圧出力端
子Ｖ1 には４個の電圧出力電極ＰＶ1i（ｉ＝１，２，
３，４）がすべて並列に接続され、同様に、電圧出力端
子Ｖ2 には４個の電圧出力電極ＰＶ2i（ｉ＝１，２，
３，４）がすべて並列に接続されている。また、電流入
力端子ＩＳ1 には４個の電流入力電極ＰＩ1i（ｉ＝１，
２，３，４）と４個のサブストレート電極ＰＳ1i（ｉ＝
１，２，３，４）がすべて並列に接続され、同様に、電
流入力端子ＩＳ2 には４個の電流入力電極ＰＩ2i（ｉ＝
１，２，３，４）と４個のサブストレート電極ＰＳ
2i（ｉ＝１，２，３，４）がすべて並列に接続されてい
る。したがって、このような実施例の構成では、半導体
製造時のマスクパターンのずれに伴うホール素子の特性
のばらつき、および製造後の機械的なひずみによる起電
力や電気抵抗が相殺されるのでオフセットを減少させる
ことができる。電気量測定装置の構成についてはとくに
図示しないが、本発明によるホール素子の特性改善が電
気量測定装置の精度向上に寄与することは明らかであ
る。
って、同一の半導体基板４上に請求項２記載の４個のホ
ール素子１−１，１−２，１−３および１−４を点対称
の位置に形成した構造を示す平面図である。ホール素子
１−ｉ（ｉ＝１，２，３，４）の電流入力電極をＰ
Ｉ1i，ＰＩ2i、電圧出力電極をＰＶ1i，ＰＶ2i、サブス
トレート電極をＰＳ1i，ＰＳ2iとするとき、電圧出力端
子Ｖ1 には４個の電圧出力電極ＰＶ1i（ｉ＝１，２，
３，４）がすべて並列に接続され、同様に、電圧出力端
子Ｖ2 には４個の電圧出力電極ＰＶ2i（ｉ＝１，２，
３，４）がすべて並列に接続されている。また、電流入
力端子ＩＳ1 には４個の電流入力電極ＰＩ1i（ｉ＝１，
２，３，４）と４個のサブストレート電極ＰＳ1i（ｉ＝
１，２，３，４）がすべて並列に接続され、同様に、電
流入力端子ＩＳ2 には４個の電流入力電極ＰＩ2i（ｉ＝
１，２，３，４）と４個のサブストレート電極ＰＳ
2i（ｉ＝１，２，３，４）がすべて並列に接続されてい
る。したがって、このような実施例の構成では、半導体
製造時のマスクパターンのずれに伴うホール素子の特性
のばらつき、および製造後の機械的なひずみによる起電
力や電気抵抗が相殺されるのでオフセットを減少させる
ことができる。電気量測定装置の構成についてはとくに
図示しないが、本発明によるホール素子の特性改善が電
気量測定装置の精度向上に寄与することは明らかであ
る。
【００１６】
【発明の効果】以上説明したように請求項１および請求
項２記載の発明によれば、ｐｎ接合面に空乏層を形成し
ないので抵抗値の変動による誤差の発生を未然に防止す
ることができる。
項２記載の発明によれば、ｐｎ接合面に空乏層を形成し
ないので抵抗値の変動による誤差の発生を未然に防止す
ることができる。
【００１７】また、請求項３記載の発明によれば、ホー
ル素子の特性のばらつき、および機械的なひずみによる
起電力や電気抵抗を相殺し、オフセットが少ないホール
素子を構成することができる。また、請求項４記載の発
明によれば、精度の高い電気量測定装置を構成すること
ができる。
ル素子の特性のばらつき、および機械的なひずみによる
起電力や電気抵抗を相殺し、オフセットが少ないホール
素子を構成することができる。また、請求項４記載の発
明によれば、精度の高い電気量測定装置を構成すること
ができる。
【図１】請求項１記載の発明のホール素子の一実施例に
おける構造を示す平面図および縦断面図である。
おける構造を示す平面図および縦断面図である。
【図２】本発明のホール素子の動作説明図である。
【図３】請求項２記載の発明のホール素子の一実施例に
おける構造を示す平面図および縦断面図である。
おける構造を示す平面図および縦断面図である。
【図４】請求項３記載の発明のホール素子の一実施例に
おける構造を示す平面図である。
おける構造を示す平面図である。
【図５】従来のホール素子の構造を示す平面図および縦
断面図である。
断面図である。
【図６】従来のホール素子の動作説明図である。
１ ホール素子 ２ ｐ- 形半導体からなるホール素子の基板 ３ 基板２上に形成されホール効果を呈するｎ- 層 ４ ４個のホール素子を点対称の位置に形成したホール
素子 Ｉ1 ，Ｉ2 電流入力端子 Ｖ1 ，Ｖ2 電圧出力端子 Ｓ1 ，Ｓ2 サブストレート端子 ＰＩ1 ，ＰＩ2 電流入力電極 ＰＶ1 ，ＰＶ2 電圧出力電極 ＰＳ1 ，ＰＳ2 サブストレート電極
素子 Ｉ1 ，Ｉ2 電流入力端子 Ｖ1 ，Ｖ2 電圧出力端子 Ｓ1 ，Ｓ2 サブストレート端子 ＰＩ1 ，ＰＩ2 電流入力電極 ＰＶ1 ，ＰＶ2 電圧出力電極 ＰＳ1 ，ＰＳ2 サブストレート電極
Claims (4)
- 【請求項１】 不純物濃度が低い半導体基板上に形成さ
れた一対の電流入力電極と、この一対の電流入力電極に
それぞれ接続された一対の電流入力端子と、前記一対の
電流入力電極間を流れる電流と直交する位置に設けられ
た一対の電圧出力電極と、この一対の電圧出力電極にそ
れぞれ接続された一対の電圧出力端子と、前記一対の電
流入力電極の近傍に形成されて前記半導体基板に接触す
る一対のサブストレート電極と、この一対のサブストレ
ート電極にそれぞれ接続された一対のサブストレート端
子とを備えたことを特徴とするホール素子。 - 【請求項２】 不純物濃度が低い半導体基板上に形成さ
れた一対の電流入力電極と、この一対の電流入力電極間
を流れる電流と直交する位置に設けられた一対の電圧出
力電極と、この一対の電圧出力電極にそれぞれ接続され
た一対の電圧出力端子と、前記一対の電流入力電極の近
傍に形成されて前記半導体基板に接触する一対のサブス
トレート電極と、前記一対の電流入力電極とそれぞれ近
傍の前記一対のサブストレート電極とが接続された一対
の電流入力端子とを備えたことを特徴とするホール素
子。 - 【請求項３】 請求項１または請求項２記載のホール素
子を同一の半導体基板上に点対称の位置に複数個形成し
たことを特徴とするホール素子。 - 【請求項４】 請求項１、請求項２または請求項３記載
のホール素子を備えたことを特徴とする電気量測定装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01484795A JP3431326B2 (ja) | 1995-02-01 | 1995-02-01 | ホール素子および電気量測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01484795A JP3431326B2 (ja) | 1995-02-01 | 1995-02-01 | ホール素子および電気量測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08213669A true JPH08213669A (ja) | 1996-08-20 |
| JP3431326B2 JP3431326B2 (ja) | 2003-07-28 |
Family
ID=11872438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01484795A Expired - Fee Related JP3431326B2 (ja) | 1995-02-01 | 1995-02-01 | ホール素子および電気量測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3431326B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8901923B2 (en) | 2011-06-03 | 2014-12-02 | Micronas Gmbh | Magnetic field sensor |
| DE102011101604B4 (de) * | 2010-06-02 | 2016-06-09 | Albert-Ludwigs-Universität Freiburg | Magnetfeldsensor |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52139390A (en) * | 1976-05-17 | 1977-11-21 | Hitachi Ltd | Semiconductor integrated circuit device |
| JPS58157151A (ja) * | 1982-03-15 | 1983-09-19 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JPS62502927A (ja) * | 1985-05-22 | 1987-11-19 | エルゲ−ツェット・ランディス・ウント・ギ−ル・ツ−ク・アクチエンゲゼルシャフト | 集積回路に集積可能なホール素子 |
| JPH0311679A (ja) * | 1989-06-08 | 1991-01-18 | Mitsubishi Petrochem Co Ltd | ホールデバイス |
-
1995
- 1995-02-01 JP JP01484795A patent/JP3431326B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52139390A (en) * | 1976-05-17 | 1977-11-21 | Hitachi Ltd | Semiconductor integrated circuit device |
| JPS58157151A (ja) * | 1982-03-15 | 1983-09-19 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JPS62502927A (ja) * | 1985-05-22 | 1987-11-19 | エルゲ−ツェット・ランディス・ウント・ギ−ル・ツ−ク・アクチエンゲゼルシャフト | 集積回路に集積可能なホール素子 |
| JPH0311679A (ja) * | 1989-06-08 | 1991-01-18 | Mitsubishi Petrochem Co Ltd | ホールデバイス |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102011101604B4 (de) * | 2010-06-02 | 2016-06-09 | Albert-Ludwigs-Universität Freiburg | Magnetfeldsensor |
| US8901923B2 (en) | 2011-06-03 | 2014-12-02 | Micronas Gmbh | Magnetic field sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3431326B2 (ja) | 2003-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9285439B2 (en) | Vertical hall sensor with series-connected hall effect regions | |
| JP3602611B2 (ja) | 横型ホール素子 | |
| US9735345B2 (en) | Vertical hall effect sensor | |
| CN100374838C (zh) | 单片硅基soi高温低漂移压力传感器 | |
| US20120001280A1 (en) | Hall sensor | |
| JP2008008883A (ja) | 磁気センサ及びセンサ | |
| US9316705B2 (en) | Vertical hall effect-device | |
| JPH01251763A (ja) | 縦型ホール素子と集積化磁気センサ | |
| EP3282265B3 (en) | Semiconductor circuits, devices and methods | |
| JP3431326B2 (ja) | ホール素子および電気量測定装置 | |
| RU2422943C1 (ru) | Планарный магнитотранзисторный преобразователь | |
| US20120038356A1 (en) | Methods and Apparatuses for Low-Noise Magnetic Sensors | |
| RU2550756C1 (ru) | Трехколлекторный биполярный магнитотранзистор с ортогональными потоками носителей заряда | |
| US20170038439A9 (en) | Low-noise magnetic sensors | |
| RU2284612C2 (ru) | Полупроводниковый магнитный преобразователь | |
| Fujisada | Effects of diffusion current on galvanomagnetic properties in thin intrinsic InSb at room temperature | |
| US9581620B2 (en) | Integrated semiconductor device comprising a hall effect current sensor | |
| JPH0337750B2 (ja) | ||
| JPH0997895A (ja) | ホール素子及びそれを用いた電力量計 | |
| Harten | The surface recombination on silicon contacting an electrolyte | |
| RU2498457C1 (ru) | Трехколлекторный биполярный магнитотранзистор | |
| JP2004296469A (ja) | ホール素子 | |
| RU204992U1 (ru) | Датчик давления с интегральным преобразователем температуры пониженного энергопотребления и с повышенным пробивным обратным напряжением | |
| US11372061B2 (en) | Hall effect sensor devices and methods of forming hall effect sensor devices | |
| RU2591736C1 (ru) | Магнитотранзистор с компенсацией коллекторного тока |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |