JPH0232795B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、ホール素子の内部にトランジスタ
を設置してホール電圧の検出を可能にしたホール
素子に関する。

従来、ホール素子では、半導体基板のエピタキ
シヤル層に形成されたオーミツクコンタクトによ
つてホール電圧を検出している。第１図及び第２
図は従来のホール素子を示しており、第１図はそ
の平面構造、第２図は第１図の〜線断面を示
す。即ち、Ｐ型の半導体基板２の表面部にエピタ
キシヤル層４が形成され、このエピタキシヤル層
４はP⁺型拡散を半導体基板２を直交する方向に
形成した分離領域６で区画されて他の領域と分離
されている。このように分離領域６で区画された
エピタキシヤル層４の長手方向の縁部には、ホー
ル電流供給用の拡散領域８，１０が形成され、各
拡散領域８，１０には電極１２，１４がそれぞれ
形成されている。また、エピタキシヤル層４の幅
方向の縁部分には、ホール電圧を検出するための
ホール電圧検出部１６，１８が形成され、このホ
ール電圧検出部１６，１８にはＰ型の拡散領域２
０，２２が形成されている。各拡散領域２０，２
２からエピタキシヤル層４の表面層に臨む部分に
は、エピタキシヤル層４と同電型であるN⁺型の
オーミツクコンタクト部２４，２６が形成され、
各オーミツクコンタクト部２４，２６の表面部に
は検出されるホール電圧を取り出すための電極２
８，３０が形成されている。なお、３２は酸化膜
である。

そこで、各拡散領域８，１０の間にホール電流
を流すとともに、このホール電流に直交する方向
に磁束を鎖交させると、ホール電圧検出部１６，
１８の拡散領域２０，２２の間にホール電圧が発
生し、電極２８，３０の間からかかるホール電圧
を取り出すことができる。

このようなホール素子では、ホール電圧検出の
ために設置されたオーミツクコンタクト部２４，
２６は、検出精度を高めるため、その形状を小さ
くし、ホール電流の分布を乱さないように、その
大きさ等において相当な精度が必要とされるが、
十分な精度が得られない場合には、ホール電流の
電流分布が乱れ、ホール電圧の低下や十分なゲイ
ンが得られない等の欠点がある。

そこで、この発明は、トランジスタを以てホー
ル電圧を高効率で検出可能にしたホール素子の提
供を目的とする。

即ち、この発明のホール素子は、分離領域６で
区画された半導体領域（エピタキシヤル層４）に
ホール電流を流す拡散領域８，１０を一定の間隔
を置いて形成するとともに、前記半導体領域に流
れる前記ホール電流の流れ方向と直交方向にホー
ル電圧を検出する一対のホール電圧検出部１６，
１８が設定されたホール素子において、前記ホー
ル電圧検出部の前記半導体領域をベースに設定
し、かつ、その半導体領域にエミツタ３７，４４
及びコレクタ３８，４６を形成して成るトランジ
スタ３４，３６を設置し、前記ホール電圧検出部
に発生した前記ホール電圧を前記トランジスタを
通して取り出すようにしたものである。

以下、この発明を図面に示した実施例を参照し
て詳細に説明する。

第３図ないし第５図はこの発明のホール素子の
実施例を示し、第３図はその平面形状、第４図は
第３図の−線断面、第５図はホール電圧検出
回路を示す。この実施例において、第１図及び第
２図に示したホール素子と同一部分には同一符号
が付されている。

第３図及び第５図に示すように、Ｐ型半導体で
形成された半導体基板２の表面層には半導体領域
としてのエピタキシヤル層４が形成され、このエ
ピタキシヤル層４は、半導体基板２に直交する方
向に形成されたP⁺型の分離領域６で区画され、
半導体基板２上に形成されるエピタキシヤル層４
の他の領域と分離されている。

このように区画されたエピタキシヤル層４の長
手方向の縁部近傍には、ホール電流供給用の拡散
領域８，１０が形成され、また、エピタキシヤル
層４の幅方向には、ホール電圧の検出領域として
ホール電圧検出部１６，１８が設定されている。
ホール電圧検出部１６，１８には、その領域のエ
ピタキシヤル層４をベースとしたホール電圧検出
用のトランジスタ３４，３６が形成されている。
即ち、ホール電圧検出部１６には、ベースとなる
エピタキシヤル層４を挟んで一定の間隔でＰ型拡
散によりエミツタ３７及びコレクタ３８が形成さ
れ、同様にホール電圧検出部１８にもエミツタ４
４及びコレクタ４６が形成されている。したがつ
て、トランジスタ３４，３６は、エピタキシヤル
層４をベースとするラテラル型のトランジスタを
構成している。そして、エミツタ３７，４４には
エミツタ電極４０，４８、また、コレクタ３８，
４６にはコレクタ電極４２，５０が形成されてい
る。なお、５２は酸化膜である。

そして、各ホール電圧検出部１６，１８に形成
された各トランジスタ３４，３６は、第５図に示
すように、差動増幅器を成すホール電圧検出回路
として構成される。即ち、エミツタ電極４０，４
８は共通に接続されるとともに、各エミツタ電極
４０，４８に抵抗５４が接続され、電源端子５６
を通して電源電圧Vccが加えられ、また、各コレ
クタ電極４２，５０は、抵抗５８，６０を介して
接地されている。

このように構成すると、拡散領域８，１０の間
にホール電流を流すとともに、このホール電流に
直交する方向、即ち、エピタキシヤル層４の垂直
方向に磁界を鎖交させれば、ホール電圧検出部１
６，１８間には磁界に応じたホール電圧が発生す
る。

このホール電圧は、ホール電圧検出部１６，１
８に形成されているトランジスタ３４，３６のベ
ース間に生じることになる。トランジスタ３４，
３６は、直列に接続されて差動増幅器を構成して
いることから、トランジスタ３４，３６のベース
間にホール電圧が加わると、各ベース入力電圧が
ホール電圧によつて相対的に変化することにな
る。この結果、ホール電圧に応じた出力がコレク
タ電極４２，５０から何等外部回路を伴うことな
く、差動増幅されて取り出されることになる。

このため、このホール素子では、ホール電圧検
出部１６，１８にトランジスタ３４，３６を形成
してホール電圧を検出するので、従来のようなポ
イントコンタクトを形成する必要はなく、従来の
ポイントコンタクトと異なつて、ホール電圧の検
出がエミツタ注入による各トランジスタ３４，３
６に対するベースインピーダンスとなるため、各
トランジスタ３４，３６がホール電流分布を乱す
ことがなく、トランジスタ３４，３６では、ポイ
ントコンタクトと異なり、ホール電圧の検出効率
を高めることができる。

そして、実施例のようにトランジスタ３４，３
６で差動増幅器を構成すれば、ホール素子上にホ
ール電圧の検出とともに、その出力増幅を行うこ
とができるので、従来のホール素子のように、別
に増幅器を必要とするものに比較して、回路構成
の簡略化を図ることができ、省面積型のホール素
子を形成することができる。

なお、実施例では半導体基板２をＰ型半導体と
した一導電型のものについて説明したが、反対導
電型のホール素子に実施しても同様の効果が期待
できる。

また、ホール電圧検出部には、ホール電圧検出
のための検出素子として電界効果トランジスタを
設置しても同様の効果が得られる。

以上説明したように、この発明によれば、ホー
ル電圧検出部に該検出部の半導体領域をベースに
設定して形成されたトランジスタを設置し、ホー
ル電圧検出部に発生したホール電圧をトランジス
タを通して取り出すようにしたので、従来のポイ
ントコンタクトによるものに比較し、ホール電流
に影響を与える等の不都合がなく、ホール電圧の
検出効率を高めることができる。

【図面の簡単な説明】

第１図は従来のホール素子の平面図、第２図は
第１図に示すホール素子の−線断面図、第３
図はこの発明のホール素子の実施例を示す平面
図、第４図は第３図に示したホール素子の−
線断面図、第５図は第３図に示したホール素子を
用いたホール電圧検出回路を示す回路図である。 ４……エピタキシヤル層（半導体領域）、６…
…分離領域、８，１０……拡散領域、１６，１８
……ホール電圧検出部、３４，３６……トランジ
スタ、３７，４４……エミツタ、３８，４６……
コレクタ。

Claims (1)

1. 【特許請求の範囲】 １ 分離領域で区画された半導体領域にホール電
   流を流す拡散領域を一定の間隔を置いて形成する
   とともに、前記半導体領域に流れる前記ホール電
   流の流れ方向と直交方向にホール電圧を検出する
   一対のホール電圧検出部が設定されたホール素子
   において、 前記ホール電圧検出部の前記半導体領域をベー
   スに設定し、かつ、その半導体領域にエミツタ及
   びコレクタを形成して成るトランジスタを設置
   し、前記ホール電圧検出部に発生した前記ホール
   電圧を前記トランジスタを通して取り出すように
   したことを特徴とするホール素子。