JPS586310B2 - ハンドウタイソウチ - Google Patents
ハンドウタイソウチInfo
- Publication number
- JPS586310B2 JPS586310B2 JP50039344A JP3934475A JPS586310B2 JP S586310 B2 JPS586310 B2 JP S586310B2 JP 50039344 A JP50039344 A JP 50039344A JP 3934475 A JP3934475 A JP 3934475A JP S586310 B2 JPS586310 B2 JP S586310B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- emitter
- collector
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置、特にエミッタ領域直下のベース領
域の抵抗変化を利用した半導体装置に関するものである
。
域の抵抗変化を利用した半導体装置に関するものである
。
一般のバイボーラ・トランジスタは、コレクク、ベース
、エミッタからなる３端子素子であり、通常はベース又
はエミッタが入力端子となって、入力電流により出力電
流を制御して増幅・スイッチング等の動作を行なうもの
である。
、エミッタからなる３端子素子であり、通常はベース又
はエミッタが入力端子となって、入力電流により出力電
流を制御して増幅・スイッチング等の動作を行なうもの
である。
このようなトランジスタの概略上面図は第１図に示すも
のであり、又第１図のＡ−Ａ’線に沿った断面図は第２
図に示すものとなる。
のであり、又第１図のＡ−Ａ’線に沿った断面図は第２
図に示すものとなる。
なおｎｐｎトランジスタを例示したものであり、ｎ型の
シリコン（Ｓｉ）等の半導体基板又はエビタキシャル成
長層がコレクタ領域Ｃを形成し、そのコレクタ領域Ｃに
ベース領域Ｂが拡散処理等により形成され、このベース
領域Ｂにエミッタ領域Ｅが形成されているのが一般的で
あって、ＢＣはベース・コンタクト領域を示すものであ
る。
シリコン（Ｓｉ）等の半導体基板又はエビタキシャル成
長層がコレクタ領域Ｃを形成し、そのコレクタ領域Ｃに
ベース領域Ｂが拡散処理等により形成され、このベース
領域Ｂにエミッタ領域Ｅが形成されているのが一般的で
あって、ＢＣはベース・コンタクト領域を示すものであ
る。
そしてこのようなトランジスタの動作は周知の如くベー
ス電流によってコレクタ・エミツタ間に流れる電流を制
御することができるものである。
ス電流によってコレクタ・エミツタ間に流れる電流を制
御することができるものである。
又論理回路等に於いては、マルチエミッタ・トランジス
タが用いられる場合があるが、これはベース領域内に複
数のエミッタ領域を形成し、各エミツタを入力端子とす
るもので、複数のトランジスタのベース・コレクタを共
通化したものに相当するものである。
タが用いられる場合があるが、これはベース領域内に複
数のエミッタ領域を形成し、各エミツタを入力端子とす
るもので、複数のトランジスタのベース・コレクタを共
通化したものに相当するものである。
本発明は、前述の如き従来のトランジスタとは動作原理
が異なるものであり、エミッタの両側のベース間の抵抗
が、コレクタ・エミッタ間を流れる電流によって変化す
ることを利用して種々の動作を行なわせることを目的と
するものである。
が異なるものであり、エミッタの両側のベース間の抵抗
が、コレクタ・エミッタ間を流れる電流によって変化す
ることを利用して種々の動作を行なわせることを目的と
するものである。
その目的を達成する為、本発明の半導体装置は、エミッ
タ領域によりベース領域表面を２分して、前記エミッタ
領域の両側の前記ベース領域にそれぞれ第１及び第２の
ベース電極を形成し、一方のベース電極を出力端子とし
、他方のベース電極を接地端子とし、更にコレクタある
いはエミッタを入力端子として、コレクタとエミッタと
の間に流れる電流により前記第１及び第２のベース電極
間の抵抗値を制御するように構成したことを特徴とする
ものであり、以下実施例について詳細に説明する。
タ領域によりベース領域表面を２分して、前記エミッタ
領域の両側の前記ベース領域にそれぞれ第１及び第２の
ベース電極を形成し、一方のベース電極を出力端子とし
、他方のベース電極を接地端子とし、更にコレクタある
いはエミッタを入力端子として、コレクタとエミッタと
の間に流れる電流により前記第１及び第２のベース電極
間の抵抗値を制御するように構成したことを特徴とする
ものであり、以下実施例について詳細に説明する。
第３図は本発明の原理説明図であり、ｎｐｎ構造の場合
についてのものである。
についてのものである。
端子１，２間に電圧を印加して電流ＩＥを流したとする
と、斜線を施した空乏層は、抵抗ｒｃによる電圧降下に
よってｎ−領域とｐ領域との間の逆バイアスが小さくな
り、且つｐ領域とｎ＋領域との間の順バイアスが大きく
なる為に、ｎ＋領域直下のｐ領域が広くなるように変化
する。
と、斜線を施した空乏層は、抵抗ｒｃによる電圧降下に
よってｎ−領域とｐ領域との間の逆バイアスが小さくな
り、且つｐ領域とｎ＋領域との間の順バイアスが大きく
なる為に、ｎ＋領域直下のｐ領域が広くなるように変化
する。
又ｎ＋領域直下のｐ領域にはｎ＋領域から注入される電
子数と同数の正孔が発生して導電率が増大することにな
る。
子数と同数の正孔が発生して導電率が増大することにな
る。
前述の如き作用により電流ＩＥを流すことによりｎ＋領
域直下の抵抗値が小さくなる。
域直下の抵抗値が小さくなる。
即ち端子Ｂ１，Ｂ２間の抵抗ｒｂが電流ＩＥにより制御
されることになる。
されることになる。
前述の如くｎ＋領域即ちエミツタ領域の両側のｐ領域即
ちベース領域に端子Ｂ１，Ｂ２即ち第１及び第２のベー
ス電極を設けて、ｎ＋領域とｎ−領域の間即ちエミツタ
領域とコレクタ領域との間に流れる電流ＩＥにより、端
子Ｂ１，Ｂ２間の抵抗値−を制御するものであるから、
第１図及び第２図に示すような従来の構造に於いては、
エミツタ領域ＥのＡ−Ａ’線に沿った両端のベース領域
Ｂが比較的大きな面積を有する為、エミツタ領域Ｅ直下
のベース領域Ｅの抵抗値が変化したとしても、エミツタ
領域Ｅの両側のベース領域Ｂからみた抵抗値は殆んど変
化しないものとなる。
ちベース領域に端子Ｂ１，Ｂ２即ち第１及び第２のベー
ス電極を設けて、ｎ＋領域とｎ−領域の間即ちエミツタ
領域とコレクタ領域との間に流れる電流ＩＥにより、端
子Ｂ１，Ｂ２間の抵抗値−を制御するものであるから、
第１図及び第２図に示すような従来の構造に於いては、
エミツタ領域ＥのＡ−Ａ’線に沿った両端のベース領域
Ｂが比較的大きな面積を有する為、エミツタ領域Ｅ直下
のベース領域Ｅの抵抗値が変化したとしても、エミツタ
領域Ｅの両側のベース領域Ｂからみた抵抗値は殆んど変
化しないものとなる。
そこで本発明は第４図へ第７図に示すように、エミツタ
領域Ｅの両端のベース領域Ｂの抵抗値をエミツタ領域Ｅ
直下のベース領域Ｂの抵抗値と同程度或はそれ以下とな
るような構成とするものである。
領域Ｅの両端のベース領域Ｂの抵抗値をエミツタ領域Ｅ
直下のベース領域Ｂの抵抗値と同程度或はそれ以下とな
るような構成とするものである。
例えば第４図の概略上面図及び第４図のＢ−Ｂ’線に沿
った第５図の断面図に示すように、エミツタ領域ＥのＢ
−Ｂ’線に沿った長さをベース領域ＢのＢ−Ｂ線に沿っ
た長さに近い値として、工ミツタ領域Ｅによりベース領
域Ｂを表面で２分する構成とするものである。
った第５図の断面図に示すように、エミツタ領域ＥのＢ
−Ｂ’線に沿った長さをベース領域ＢのＢ−Ｂ線に沿っ
た長さに近い値として、工ミツタ領域Ｅによりベース領
域Ｂを表面で２分する構成とするものである。
なおＢＣ１，ＢＣ１はベース領域Ｂの第１及び第２のベ
ース電極のコンタクト領域を示すものである。
ース電極のコンタクト領域を示すものである。
又第６図の概略上面図及び該第６図のＣ−Ｃ’線に沿っ
た第７図の断面図に示すように、エミツタ領域Ｅのｃ−
ｃ’線に沿った両端に絶縁物ＩＳを埋込むことによりベ
ース領域Ｂを２分した構成とすることもできるものであ
る。
た第７図の断面図に示すように、エミツタ領域Ｅのｃ−
ｃ’線に沿った両端に絶縁物ＩＳを埋込むことによりベ
ース領域Ｂを２分した構成とすることもできるものであ
る。
第８図は論理回路に適用した実施例を示すもので、Ｑ１
は前述の実施例に示す半導体装置、Ｑ２は従来例のバイ
ポーラ・トランジスタ、Ｄはダイオード、Ｒ１〜Ｒ３は
抵抗、−■ＥＥは電源電圧、ＩＮは入力端子、ＯＵＴは
出力端子である。
は前述の実施例に示す半導体装置、Ｑ２は従来例のバイ
ポーラ・トランジスタ、Ｄはダイオード、Ｒ１〜Ｒ３は
抵抗、−■ＥＥは電源電圧、ＩＮは入力端子、ＯＵＴは
出力端子である。
入力端子ＩＮに“０”即ち低レベルの信号が加えられて
いると、コレクタ領域Ｃからエミツタ領域Ｅに電流が流
れ、前述の如くエミツク領域Ｅ直下のベース領域Ｂの抵
抗ｒｂが小さくなるので、その抵抗ｒｂと抵抗Ｒ２とに
より分圧されたトランジスタＱ２のベース電位が上昇し
て出力端子ＯＵＴのレベルが上昇して“１”の出力とな
る。
いると、コレクタ領域Ｃからエミツタ領域Ｅに電流が流
れ、前述の如くエミツク領域Ｅ直下のベース領域Ｂの抵
抗ｒｂが小さくなるので、その抵抗ｒｂと抵抗Ｒ２とに
より分圧されたトランジスタＱ２のベース電位が上昇し
て出力端子ＯＵＴのレベルが上昇して“１”の出力とな
る。
反対に入力端子ＩＮに“１”の信号が加えられると、コ
レクタ領域Ｃからエミツタ領域Ｅに電流が流れなくなる
ので、ベース領域Ｂの抵抗ｒｂが大きくなり、従ってト
ランジスタＱ２のベース電位は低下するから、出力端子
ＯＵＴのレベルが低くなり、“０”の出力となる。
レクタ領域Ｃからエミツタ領域Ｅに電流が流れなくなる
ので、ベース領域Ｂの抵抗ｒｂが大きくなり、従ってト
ランジスタＱ２のベース電位は低下するから、出力端子
ＯＵＴのレベルが低くなり、“０”の出力となる。
この第８図からの判るように、Ｑ１，Ｑ２のコレクタを
共通に接続することができるものであるから、両者の素
子間分離を行なう必要がなくなり、集積化が容易となる
利点がある。
共通に接続することができるものであるから、両者の素
子間分離を行なう必要がなくなり、集積化が容易となる
利点がある。
又前述の実施例に於いてはｎｐｎ構造の場合を示すもの
であるが、ｐｎｐ構造とすることができることは勿論で
ある。
であるが、ｐｎｐ構造とすることができることは勿論で
ある。
第９図ａ〜Ｃは本発明の実施例の上面図、Ｄ−Ｄ’線に
沿った断面図及びＥ−Ｅ’線に沿った断面図を示し、１
０は半導体基板、１１はエビタキシャル成長層、１２は
ベースコンタクト拡散領域、１３はベース拡散領域、１
４はエミッタ拡散領域、１５はＳｉＯ２等の絶縁層、１
６．１７は第１及び第２のベース電極、１８はエミツタ
電極、１９はコレクタ電極である。
沿った断面図及びＥ−Ｅ’線に沿った断面図を示し、１
０は半導体基板、１１はエビタキシャル成長層、１２は
ベースコンタクト拡散領域、１３はベース拡散領域、１
４はエミッタ拡散領域、１５はＳｉＯ２等の絶縁層、１
６．１７は第１及び第２のベース電極、１８はエミツタ
電極、１９はコレクタ電極である。
このような構成の半導体装置に於いて、０．０ ５ 〜
０．０１８Ωｍのｎ型のＳｉ半導体基板１０上に厚さ１
．７〜２．３μｍで０．４５〜０．５５Ωｃｍのエビタ
キシャル成長層１１を形成し、ベース拡散領域１３、ベ
ースコンタクト拡散領域１２及びエミツタ拡散領域１４
をそれぞれ形成し、ベース拡散領域１３の不純物濃度を
２×１０１９原子／ｃｍ３とし、その深さを２１００人
とし、第９図ａに於けるエミツタの寸法をＬ１＝２．５
μｍ、Ｌ２＝４．５μｍとし、第１及び第２のベース電
極１６．１７を共通に接続して通常のトランジスタと同
様に動作させたときのｈＦＥが約４０の半導体装置を製
作し、第１０図に示す測定回路で測定した結果、第１１
図に示す特性が得られた。
０．０１８Ωｍのｎ型のＳｉ半導体基板１０上に厚さ１
．７〜２．３μｍで０．４５〜０．５５Ωｃｍのエビタ
キシャル成長層１１を形成し、ベース拡散領域１３、ベ
ースコンタクト拡散領域１２及びエミツタ拡散領域１４
をそれぞれ形成し、ベース拡散領域１３の不純物濃度を
２×１０１９原子／ｃｍ３とし、その深さを２１００人
とし、第９図ａに於けるエミツタの寸法をＬ１＝２．５
μｍ、Ｌ２＝４．５μｍとし、第１及び第２のベース電
極１６．１７を共通に接続して通常のトランジスタと同
様に動作させたときのｈＦＥが約４０の半導体装置を製
作し、第１０図に示す測定回路で測定した結果、第１１
図に示す特性が得られた。
第１０図に於いて、第２のベース電極１７に定電流源を
接続して電流ＩＲを第１及び第２のベース電極１６，１
７間に流し、エミツタ電極１８に可変電流源を接続して
エミツタ電流ＩＥを変化させ第１及び第２のベース電極
１６，１７間の電圧ＶＲを測定した。
接続して電流ＩＲを第１及び第２のベース電極１６，１
７間に流し、エミツタ電極１８に可変電流源を接続して
エミツタ電流ＩＥを変化させ第１及び第２のベース電極
１６，１７間の電圧ＶＲを測定した。
即ち電流ＩＲが一定であるから、抵抗ｒｂは
となり、電圧ＶＲの測定により抵抗ｒｂの変化を測定す
ることができることになる。
ることができることになる。
又電流ＩＲを１０μＡ及び２０μＡとした場合について
測定した。
測定した。
第１１図から判るように、電流ＩＥの増加に従って電圧
ｖＲは減少しており、即ち抵抗ｒｂは電流ＩＥの緬加に
より減少することになる。
ｖＲは減少しており、即ち抵抗ｒｂは電流ＩＥの緬加に
より減少することになる。
なお各領域の不純物濃度やパターンの選定により、第１
１図に示す測定特性より更に変化率の大きい特性とする
ことも可能である。
１図に示す測定特性より更に変化率の大きい特性とする
ことも可能である。
以上説明したように、本発明は、エミツタ領域とコレク
タ領域との間に流れる電流によりエミツタ領域直下のベ
ース領域の抵抗値が制御されるように構成した４端子素
子であり、バイポーラ・トランジスタの動作と類似した
動作を行なうものであるから、動作速度が速く、且つ構
成が簡単であるから集積化も容易である利点がある。
タ領域との間に流れる電流によりエミツタ領域直下のベ
ース領域の抵抗値が制御されるように構成した４端子素
子であり、バイポーラ・トランジスタの動作と類似した
動作を行なうものであるから、動作速度が速く、且つ構
成が簡単であるから集積化も容易である利点がある。
第１図は従来のバイポーラ・トランジスタの概略上面図
、第２図は第１図のＡ−Ａ′線に沿った断面図、第３図
は本発明の原理説明図、第４図は本発明の一実施例の概
略上面図、第５図は第４図のＢ−Ｂ’線に沿った断面図
、第６図は本発明の他の実施例の概略上面図、第γ図は
第６図のＣ−Ｃ’線に沿った断面図、第８図は論理回路
に適用した本発明の実施例の回路図、第９図ａ〜ｃは本
発明の実施例のパターン説明図及び断面図、第１０図は
測定回路の説明図、第１１図は測定特性曲線図である。 Ｅはエミツタ領域、Ｂはベース領域、Ｃはコレクタ領域
、ＢＣ１，ＢＣ２は第１及び第２のベース・コンタクト
領域である。
、第２図は第１図のＡ−Ａ′線に沿った断面図、第３図
は本発明の原理説明図、第４図は本発明の一実施例の概
略上面図、第５図は第４図のＢ−Ｂ’線に沿った断面図
、第６図は本発明の他の実施例の概略上面図、第γ図は
第６図のＣ−Ｃ’線に沿った断面図、第８図は論理回路
に適用した本発明の実施例の回路図、第９図ａ〜ｃは本
発明の実施例のパターン説明図及び断面図、第１０図は
測定回路の説明図、第１１図は測定特性曲線図である。 Ｅはエミツタ領域、Ｂはベース領域、Ｃはコレクタ領域
、ＢＣ１，ＢＣ２は第１及び第２のベース・コンタクト
領域である。
Claims (1)
- １ エミッタ領域によりベニス領域の表面を２分して、
前記エミッタ領域の両側の前記ベース領域にそれぞれ第
１及び第２のベース電極を形成し、一方のベース電極を
出力端子とし、他方のベース電極を接地端子とし、更に
コレクタあるいはエミツタを入力端子として、コレクタ
とエミッタとの間に流れる電流によりエミッタ領域直下
のベース領域の抵抗値が制御されるように構成し、前記
第１及び第２のベース電極間の抵抗値を前記コレクタと
エミッタとの間の電流により制御する構成としたことを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50039344A JPS586310B2 (ja) | 1975-03-31 | 1975-03-31 | ハンドウタイソウチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50039344A JPS586310B2 (ja) | 1975-03-31 | 1975-03-31 | ハンドウタイソウチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS51114084A JPS51114084A (en) | 1976-10-07 |
| JPS586310B2 true JPS586310B2 (ja) | 1983-02-03 |
Family
ID=12550456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50039344A Expired JPS586310B2 (ja) | 1975-03-31 | 1975-03-31 | ハンドウタイソウチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS586310B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02134616U (ja) * | 1989-04-14 | 1990-11-08 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5922362A (ja) * | 1982-07-28 | 1984-02-04 | Matsushita Electric Ind Co Ltd | 半導体可変抵抗素子 |
-
1975
- 1975-03-31 JP JP50039344A patent/JPS586310B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02134616U (ja) * | 1989-04-14 | 1990-11-08 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS51114084A (en) | 1976-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4258311A (en) | Constant voltage generator for generating a constant voltage having a predetermined temperature coefficient | |
| US4011469A (en) | Hall effect-switching device | |
| JPS586310B2 (ja) | ハンドウタイソウチ | |
| JPS58170112A (ja) | 電圧変換回路 | |
| JPS5947467B2 (ja) | 温度センサ−用半導体素子 | |
| US3260900A (en) | Temperature compensating barrier layer semiconductor | |
| JPH05198584A (ja) | バイポーラ集積回路 | |
| US4051443A (en) | Differential amplifier | |
| US4814852A (en) | Controlled voltage drop diode | |
| US4160986A (en) | Bipolar transistors having fixed gain characteristics | |
| JPS6133261B2 (ja) | ||
| JPH0554628B2 (ja) | ||
| JP2778076B2 (ja) | トランジスタのコレクタ抵杭の測定方法 | |
| JPH10512103A (ja) | 半導体抵抗装置 | |
| JP2690201B2 (ja) | 半導体集積回路 | |
| JPS6030106B2 (ja) | 相補型集積回路 | |
| JPS6322686B2 (ja) | ||
| JP2671304B2 (ja) | 論理回路 | |
| JPS6128257B2 (ja) | ||
| JP2705301B2 (ja) | 定電流回路 | |
| JPH069505Y2 (ja) | パルス発生回路装置 | |
| JPH0412031B2 (ja) | ||
| JPS59229856A (ja) | 抵抗回路 | |
| JPH0232795B2 (ja) | ||
| JPS6225269B2 (ja) |