JPS62501530A - 制御されたシリコンへのホウ素ド−ピング - Google Patents
制御されたシリコンへのホウ素ド−ピングInfo
- Publication number
- JPS62501530A JPS62501530A JP61500503A JP50050385A JPS62501530A JP S62501530 A JPS62501530 A JP S62501530A JP 61500503 A JP61500503 A JP 61500503A JP 50050385 A JP50050385 A JP 50050385A JP S62501530 A JPS62501530 A JP S62501530A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- boron
- silicon
- polysilicon
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 title claims description 74
- 229910052796 boron Inorganic materials 0.000 title claims description 74
- 229910052710 silicon Inorganic materials 0.000 title claims description 49
- 239000010703 silicon Substances 0.000 title claims description 49
- 238000000034 method Methods 0.000 claims description 79
- 239000000758 substrate Substances 0.000 claims description 50
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 49
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 48
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 46
- 229920005591 polysilicon Polymers 0.000 claims description 45
- 239000012298 atmosphere Substances 0.000 claims description 33
- 239000000377 silicon dioxide Substances 0.000 claims description 23
- 235000012239 silicon dioxide Nutrition 0.000 claims description 22
- 238000009792 diffusion process Methods 0.000 claims description 17
- 238000010438 heat treatment Methods 0.000 claims description 15
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 15
- 239000003990 capacitor Substances 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 238000003860 storage Methods 0.000 claims description 4
- 230000000717 retained effect Effects 0.000 claims description 3
- 230000008569 process Effects 0.000 description 24
- 239000002019 doping agent Substances 0.000 description 16
- 238000005530 etching Methods 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 238000000151 deposition Methods 0.000 description 5
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000010884 ion-beam technique Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000002253 acid Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000005012 migration Effects 0.000 description 3
- 238000013508 migration Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 210000002784 stomach Anatomy 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- NCGICGYLBXGBGN-UHFFFAOYSA-N 3-morpholin-4-yl-1-oxa-3-azonia-2-azanidacyclopent-3-en-5-imine;hydrochloride Chemical compound Cl.[N-]1OC(=N)C=[N+]1N1CCOCC1 NCGICGYLBXGBGN-UHFFFAOYSA-N 0.000 description 1
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 206010041235 Snoring Diseases 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 150000002505 iron Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 235000015067 sauces Nutrition 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
- H01L29/945—Trench capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
- H01L21/2256—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides through the applied layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/923—Diffusion through a layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
III ?Inされたシリコンへのホウ素ドーピングオ犬週」−景
1・ 本ヌ1−Φj辷野
本発明はシリコンにホウ素をドーピングする技術に係る。
2、従未刊恢p起V(
最近半導体基板の主表面に本質的ムこ垂直なドーパント表面に関する関心が増し
てきた。これは分離のために“溝”を形成するための各種の提宰や、ダイナミッ
クランダJ・アクセスメモリーCDRAM’ S)用の垂直蓄積容量を形成する
ためである。U2かL7、溝形成技術に従来のドーピング技術を適用する時、問
題が生じた。第1に、イオン注入はそれ自身はとんどの場合不適切である。なぜ
ならば、イオンビームが直線的であることは、ドーパントはほとんどの場合、半
導体基板主表面とよばれろ水平面心このみ注入されるであろうことを暗示してい
る。このこたは垂直面が本質的にイオンビームの方向に平行であり、そのためほ
とんど部分で上にある領域が、イオン種から遮蔽してしまうためである。
溝側壁をドーピングする一つの方法は、所望のドーパントを含むガラスで溝を満
し、次に加熱工程により溝側壁中にドーパントを拡散させるものである。しかし
、その後ガラスドーパント源を除くことがしばしば望ましく、それはプロセス上
の新たな難点をつけ加える。ガスドーパント源を使用することも考えられてきた
。
しかし、最も一船的なp型ドーパントすなわちホウ素の場合、シリコン中のホ、
つ素の溶解度は非常に高く、ドーピングは制御が困難である。たとえば、約lX
l0”ないし5X10”原子/dの範囲のドーパントt14度が、典型的な場合
溝容量側壁中のp形層として望ましい、側壁をホウ素を含むガスに露出すると、
通常側壁表面で約lXl0’!原子/dのドーピングレベルが生じる。たとえそ
の後ホウ素を半導体中により深く再分布させるためドライブ−イン工程を用いた
としても、ドーピング濃度は典型的な場合高いままである。更に、最初の表面濃
度は制御が困難である。
ドーパント(たとえばヒ素)をポリシリコン層中に入れ、ポリシリコンを酸化す
ることによりシリコン基体中にホウ素を拡散させることも知られている。米国特
許第4,472.212号を参照のこと。この技術は偏析効果を用いる。すなわ
ち、ヒ素は移動する二酸化シリコン/シリコン界面から、シリコン基体中に排除
される。しかし、ホウ素ドーピングに適用した場合、この技術には拡散工程後シ
リコン基体から酸化したポリシリコン層を除去することが、ホウ素のためより困
難になるという欠点がある。しかし、垂直な形状を含むシリコン基体中にホウ素
ドープ層を得るための改善された方法をもつことが望ましい。
生3里(2)1衿
シリコン基体、典型的な場合集積回路中の垂直面にホウ素をドーピングする技術
を発明した。この技術において、二酸化シリコンの層を少くともドープすべきシ
リコン形状の上に堆積させる。
次に、ポリシリコンの層を二酸化シリコン上に堆積させる。ポリシリコンには典
型的な場合その堆積中又は堆積後、ホウ素ドーパントを供給する。酸化雰囲気中
のその後の加熱工程により、ポリシリコンを少くとも部分的に酸化させ、酸化物
層を通してシリコン基体中にホウ素を拡散させる。この加熱工程は酸化物を通し
てのホウ素の拡散速度を増すため、必要に応じてたとえば医気のような水分子源
を供給する雰囲気中で行ってもよい、必要により行う不活性雰囲気中での加熱工
程により、本質的な量の余分のホウ素をポリシリコン層から移すことな(、シリ
コン基体中に更にホウ素を拡散させることができる。少くとも部分的に酸化され
たポリシリコン及び二酸化シリコン層は、もし必要ならば除去しても、残しても
よい。
図面の簡単な説明
第1−3図は溝を有し、SiO2層を形成し、ポリシリコン石を堆積させるシリ
コン半導体基体を断面で示す図、第4図はイオン注入とそれに続く再分布により
、ポリシリコン第5−6図はシリコン中へのホウ素の移転とそれに続くドライブ
インを示す図、
第7−10図は溝容量を形成するのに適した追加された工程を示す図、
第11図はp″層を形成するため、ホウ素ドーピングする前にn″層を形成する
工程を示す図、
第12図はn及びp領域間の分離溝を示す図である、詳細な記述
以下の詳細な記述はシリコン基体にホロをドーピングするための技術に係る。第
1図を参照ジーると、シリコン半導体基体10が示されている。基体は典型的な
場合単結晶シリコン基板か、その上に形成されたエピタキシャル層である1、あ
るいはそれは多結晶又はアモルファスシリコン基体でよい。実施例において、シ
リコン基体10は低濃度ドープp形材料で、その中C,′:r′I−ヂャネル電
界効果トランジスタを形成づるのに適している、溝11は周知のエツチング技術
により、基体10中に形成される1、aを形成する技術の一つは、シリコン基体
上にシリ−フン窒化物の層を形成することから始め、次に5i02の層を形成す
る。次に溝開口がリングラフィで規定され、SiO□及び5iJa層が111を
形成するためのエッチマスクとして働く。次にSiO□層(図示されていない)
が除去され、シリコン基体10上に5iJa 13の層を残す。この層は溝形成
の目的のためには、典型的な場合、約1000オングストロームの厚さである。
これはその後、ホウ素が層13が上にあるシリコン表面中に移るのを阻止するの
に十分である。他の溝形成プロセスは5iJtをSing又は他の層で置きかえ
るか、そのよ・うな層を省いてもよい。例を示すため溝は長方形に示されている
が、図示されているように、エツチングプロセスにより平坦な表面より丸又はv
形の底面が生じてもよい。更に、溝の側面は垂直からある程度離れてもよい。こ
こで用いるように、基板の主表面に対する垂直面からプラス・マイナス20度以
内の側面は、本質的に垂直と考えられる。
第2図を参照すると、二酸化シリコン層20が底面及び側壁を含む溝表面」二に
最初に形成される。 SiO□層はまたもし必要ならば層13を先に除去するこ
とにより、溝から横方向にシリコン基体の表面に沿って延びてもよい。もしホウ
素が溝を囲む水平面中にその後移動するのを防止することが望ましいならば、シ
リコン窒化物層13は保持できる。5int層は本発明で二つの重要な目的を果
す、第1に、それはその後堆積させたポリシリコン層からのホウ素の拡散の、良
好な制御を可能にする。これはホウ素の拡散速度が、シリコン基体又はポリシリ
コンソース層中より酸化物中で本質的に小さいためである。更に、拡散の制御は
以下で述べる加熱工程中の雰囲気を選択することにより行える。すなわち、水蒸
気雰囲気は二酸化シリコン層を通してのホウ素の拡散を促進するが、乾燥雰囲気
は二酸化シリコンを通してのホウ素の拡散を、本質的に下る。たとえば、乾燥雰
囲気に比べ、水蒸気雰囲気中では10倍以上の拡散速度の差が得られる。“乾燥
雰囲気′は乾燥酸素又は不活性ガスでよい、後者はポリシリコン層30が更に酸
化されるのも防止し、下のシリコン基体10が酸化されるのを防止する。不活性
雰囲気は更に乾燥酸素雰囲気に比ベニ酸化シリコンを通してのホウ素の拡散速度
も下げる。この程度に拡散が制御できることは、以下で述べる目的に、非常に有
利である。
二酸化シリコン層20の第2の目的は、」―のポリシリコン層30を除くことが
必要な時、エツチングの1.性を作ることである。、tぜならば、周知のエツチ
ング技術により、ポリシリコンと二酸化シリコン間で、良好なエツチング選択性
が得られるからである。すなわち、二酸化シリコンは”エッチ停止″の働きをす
ることができるい更に、二酸化シリコン層それ自身を除去する必要があるならば
、それはシリコン基体をエッチ停止用に用いて、周知のエツチング技術により達
成することができる。たとえば、典型的な場合フッ化アンモニウムとフン化水素
酸の混合物である緩衝HFは、Siの存在下でSiO□をエツチングする時、非
常に大きなエツチング選択性を生じる。
5i02層20は当業者には周知のプロセスにより、シリコン基体を02ヌは水
蒸気のような酸化雰囲気中で加熱することによって形成できる。250オングス
トロームという典型的な酸化物の厚さは、乾燥02雰囲気中950℃で約30分
間加熱することにより得られる。プラズマ補助酸化を用いることも知られており
、より低い加熱温度の使用庖可能にする。Sin、層はまたテトラエチルオルト
シリケー) (TE01)の化学気相堆積のような堆積あるいは当業者には周知
の他の技術により形成し2てもよい。二酸化シリコン層の典型的な厚さは、10
0ないし500オングストローム(10ないし50ナノメータ)の範囲である。
第3図を参照すると、ポリシリコン層30が Sin1層20上に堆積されてい
る。ポリシリコン層はホウ素ドーパントの源として働き、従ってここでは“ソー
ス層”とよぶ。ポリシリコン層は当業者には周知の化学気相堆積(CVD)技術
により堆積させてもよい、これらの技術は典型的な場合、ポリシリコンを溝表面
に適合して堆積させる。2000ないし4000オングストロームの範囲のポリ
シリコンの厚さが、通常適当である。ホウ素ドーパントはポリシリコンが堆積さ
れている時、同時にドーピングすることにより、ソース層30中に導入してもよ
い。これはたとえばSiを堆積させるためにシラン(SiHa)を分解させるの
に用いられる化学気相堆積雰囲気中にBBrsを含めることにより、実現できる
。
あるいは、ポリシリコン層を層20上に層30を堆積させた後、ホウ素を含むガ
スに露出させてもよい。これにより周知の化学ブレディポジション技術によって
、ポリシリコンの表面上にホウ素ガラスが形成できる。
ソース層中にホウ素を導入する現在好ましい方法が、第4図に描かれている。こ
の図において、イオンビーム40がBFsソースからのホウ素物質、典型的な場
合B又はBhを、ポリシリコン層30中に注入する。物質及び注入エネルギーは
典型的な場合、酸化物[20中に延びることなくホウ素がポリシリコン層中に注
入されるように選択される。約30Keνの注入エネルギーが典型的である。ホ
ウ素はもしイオンビームが図示されるように基板表面に垂直に向けられるなら、
基本的には図かられかるように水平面中に注入され、垂直側壁中には最初相対的
にほとんどつかない。
(基板は側壁中に余分のホウ素を含めるため、ある程度傾けてもよい、)
注入に続き、半専体基体は高温、典型的な場合4ミクロンの深さかそれ以下の溝
に対し約950℃に4時間加熱される。これは矢印41.42により示されるよ
うに、速い固相拡散により、ポリシリコン層を通してより均一にホウ素を再分布
させる働きをする。ホウ素は溝の最上部及び底部両方で、水平表面から垂直側壁
中に拡散する。再分布を起させる加熱工程は乾燥雰囲気すなわち本質的な量の水
分子を含まない雰囲気中で行うのが望ましい、もし再分布中の温度が過度でなく
、典型的な場合1000℃以下ならば、これにより酸化物を貫いて本質的な量の
ホウ素が移動するのが防止される。雰囲気はこの工程にはまた不活性であること
が望ましい、窒素又はアルゴン雰囲気で十分である。不活性雰囲気によりポリシ
リコン層30Ly)M化又はそれ以夕(の反応を起さず、ポリシリコン層中での
再分布が進む。
ホウ素をいずれかの方法によりソース1130中に導入した後、シリコン基体は
ソース層30からシリコン基体10中へホウ素を移動させるため、高温で水蒸気
を含む雰囲気に露出させる。水蒸気を発生させるための従来技術の一つは、炉巾
に水蒸気を運ぶため、典型的な場合窒素をキャリヤガスとして用いる。もう一つ
の周知の技術は、同時に11□0を形成するため酸素と水素を高温反応で結合さ
せるものである。典型的な場合、雰囲気は全圧が1気圧(760mmHg)又は
それ以上であるとき、少くとも10パーセントの水蒸気分圧を含む。移動工程中
二つのプロセスが起る。水蒸気は酸素を供給し、それは露出された表面から始ま
り、ポリシリコン層30を酸化させる。これによりポリシリコン層30の露出さ
れた部分中に“最上部“酸化物1i52が生成する。第5図を参照のこと、 5
jOz/Si界面51はこのようにして層30の露出された表面からシリコン基
板10に向け、従っ°(Sin、層20に向は内部方向に移動する。しかし、ホ
ウ素はこの界面の酸化物側に向って偏析する。これは“最上部“酸化物が成長す
るにつれ、残ったポリシリコン中のホウ素濃度を減少させる傾向がある。ソース
層30のこの酸化は全体をSiJに変えるまで続けるか、プロセスの途中で停止
させてよい。
水蒸気雰囲気中で起る第2のプロセスは、ソース層30からSiO□層20全2
0、シリコン基体10中へのホウ素の拡散である。
これは雰囲気中に水分子が存在することにより、著しく容易になる。これはSi
O□を貫いてのホウ素の拡散速度を増す、この第2のプロセスにより、ホウ素は
最上部酸化物層20がポリシリコン上に成長するとき、それに向って拒絶される
傾向があるにもかかわらず、酸化物層20を貫いて十分なホウ素が移動すること
が本発明により見出された。この加熱工程はまた、ここでは“移動”工程とよば
れ、その結果溝の底部及び垂直側壁中に比較的薄いホウ素の1i50ができる。
第5図を参照のこと。本発明の技術は以下の例により、より十分に示されるであ
ろう。
厘工孤
350オングストロームの厚さに成長した酸化物層20を用いて、4000オン
グストロームの厚さのポリシリコン11i30に、1×10I&原子/dのホウ
素をドープした。次にシリコン基体は950℃の水蒸気雰囲気中で30分間、加
熱された。約2000オングストロームのポリシリコンを酸化した。それにより
ホウ素の一部がポリシリコン層からシリコン基体10中に移され、約6X10′
?原子/Jの表面濃度をもつホウ素ドープ層50が生じた。もしその後のドライ
ブ−イン工程を用いるならば、濃度はドライブ−インの深さに従って減少する。
移動工程はまたもし二酸化シリコンを貫くホウ素の拡散速度を下げたいなら、乾
燥雰囲気中で行ってもよい。
鼾1
150オングストロームの厚さに成長させた酸化物層20を用いて、4000オ
ングストロームの厚さのポリシリコン層30にlXl01h原子/ cdのホウ
素を注入した。それは乾燥酸素雰囲気950℃で1時間加熱された。これにより
ホウ素が下のシリコン基体10中に移され、9.lX101&ホウ素原子/dの
表面ドーピングレベルを生じた。
従って、第■例に示されるように、相対的薄いS i Oz Nと先の水蒸気酸
化の場合(第1例)に比べ、乾燥酸素中での相対的長い加熱時間を用いることに
より、有用な量のホウ素が移動する。本発明者は(酸化物層、加熱時間及び温度
など)他の条件が等しい場合、1気圧の水蒸気雰囲気を用いると乾燥酸素雰囲気
の場合より、典型的な場合約50ないし100倍のホウ素が移動すると見積る。
必要に応じて移動工程に続いて、シリコン基体10中のホウ素ドープ領域の深さ
を増すドライブ−イン工程が行われる。この拡大した領域が第6図で60と示さ
れている。拡大した領域中のホウ素濃度はそれに従い減少する。ソース層から更
にホウ素が移動するのを減すか防止するため、ドライブ−イン工程は乾燥雰囲気
中で行われる。シリコン基体10のそれ以上の酸化を防止するため、ドライブ−
イン用の雰囲気も不活性であることが望ましい。
S402層20は雰囲気の関数としてそれを貫くホウ素の移動が制御できるため
、ドーピングプロセスの制御性も改善されることは明らかである。ホウ素拡散の
程度は、当業者には周知の拡散モデルに従い、ドライブ−イン工程の与えられた
時間及び温度に対し、見積ることができる。加熱中の雰囲気を選択することに加
え、酸化物及びポリシリコン層の厚さ、及び注入ドーズにより、制御の程度が加
わる。移動及びドライブ−イン条件を適当に選ぶことにより、広範囲のホウ素濃
度、典型的な場合少くともlXl016ないしlXl0”°原子/dが得られる
。これにはlXl0”ないし5X10”原子/C艷の溝側壁ドーピングに最も適
した範囲が含まれ、ソース及びドレイン領域等の場合のより高濃度範囲も含まれ
るe 5iiNa N 13が保持されている領域(たとえば溝の最上部)にお
いては、シリコン基体10中へのホウ素の移動は阻止される。
二つの隣接した溝容量を分離することが望ましいならば、ドライブ−インは典型
的な場合、動作中隣接した溝の空乏領域の重畳を防止するのに十分なように進め
る。
各種のプロセスがホウ素ドーピング工程に続いてもよい。たとえば、容量を形成
するため、ポリシリコンソース層30及び5iO1N20の最上部酸化物部分5
2は、緩衝HF中でエツチングすることにより除去してもよい、第7図を参照の
こと。もしポリシリコンソース層の未酸化部分が存在するなら、最上部酸化物の
除去に続き、KOH化学エツチング又は当業者には周知の乾式エツチング技術に
より、それは除去してもよい。層30及び20の除去に続き、容量のプレート及
びn−チャ、ネルアクセストランジスタ(図示されていない)のソース領域に接
触させるため、また“高−C”容量セルを形成するため、n゛ ドープ領域80
を形成してもよい、第8図を参照のこと。この目的のため、領域80をn −チ
ャネルアクセストランジスタのソース/ドレイン領域に接続する目的で、溝の形
成前にもう一つのn″領域81を形成してもよい、ri”領域80.81は上で
引用した米国特許第4.472.212号に述べられているような従来技術によ
り生成してもよい。
もし、非高C容量を作成することが望ましいならば、n゛層80.81を省くこ
とができる。すると、容量はn°層の代りに・溝の周囲の駆動トランジスタのソ
ースから延びる反転層により、電気的に駆動される。いずれの場合も、層13は
必要に応じて除いてもよい、容量用の誘電体は5rOx層90を形成するため、
溝のドープされた側壁を含む露出されたシリコンを酸化することにより、形成し
てもよい。第9図を参照のこと、もし必要ならば、二重誘電体(図示されていな
い)を形成するため、その上にシリコン窒化物層を堆積させることができる。第
10図に示されるように、ドープされたポリシリコン層100のような容量の内
部プレートとして働かせるため、他の工程で導/’Ml bM域を形成すること
ができる。酸化物層1!Ji(図示されていない)とそれに続く追加された比較
的厚いポリシリコン層の堆積及びそれに続く非等方性反応性イオンエツチングは
、溝中の残った空間を満す平坦化領域101を形成するために用いることができ
る。
容量を形成するための一連のドーピング工程は、変えてもよい。
第11図に示されるように、本技術を適用する前に、シリコン溝中にn’ 71
110を最初形成してもよい。次にホウ素p° ドープ領3/i(図示されてい
ない)を得るために、第2−6図について上で述べたプロセス工程を用いてもよ
い。シリコン中のホウ素の拡散係数はn−ドーパント形素より大きいから、ドラ
イブ−イン工程によりn″領域りシリコン基体10中に更に延びるp″領域作る
ことができる。また、n゛ ドーピングレベルは典型的な場合、p゛レベルり高
いから、側壁の表面付近は正味のn゛ ドーパント形となる。これにより第3図
に示されるようなSi02層20及びソース層30が存在するとともに、第8図
に示されるようにドープされた構造が生じる0次に、これらの後者の二つの層は
、もし必要ならばシリコン基体上に残ってもよい、たとえば、層20は容量の誘
電体として働かせてもよい、また・ポリシリコンソース層30の残った未酸化部
分は、容量のプレートとLTI用いてもよい。これは最上部酸化物層52を除去
することにより、促進してもよい、もし容量をp−チャネルトランジスタにより
駆動するならば、ドライブ−イン条件を適切に選択するか、ドライブ−イン工程
を除くことにより、溝側壁の表面付近にn″領域はなく、p″領域形成するため
に本技術を用いてもよいことは明らかである。
上で述べたように、本技術はまた能動デバイス間の分局を溝の側壁をドープする
ためにも用いることができる。たとえば、相補金属酸化物シリコン(CMO3)
g積回路用の分離溝は、n及びpタブ領域間の浮遊電界による反転を防止するた
め、高温度ドープn°及びp゛側壁用いてもよい。第12図を参照すると、p’
−タブ122に接する側壁」−にp”l域120を形成するために、本技術を用
いることができる。更に、同じp−タブ内のデバイス間の分離溝の壁は、本技術
によりドープしてもよい。その場合、溝の両方の壁はp゛ ドープでよい。
これまでは本技術の利点について、比較的得にくい垂直側壁のドーピングに重点
をおいてきた。この場合、ポリシリコンが適合して堆積すること及びドーパント
の移動の制御性が、非常に有利である。しかし、本技術はp−チャネル電界効果
トランジスタのソース及びドレインのような水平シリコン表面をドープするため
に用いてもよい、ホウ素の移動の制御性も、そこでは有利である。
また、本技術はシリコン基体の直後のイオン注入を避ける。従って、本技術によ
りシリコン基体に対するイオン損傷が本質的にない。更に、もしシリコン基体中
にドーパントを直接イオン注入する場合より、接合深さはより浅くなる可能性が
ある。また、本技術により生じるホウ素ドーピング濃度は、シリコン基体の表面
付近で最も高く、その中で深さとと5)に共生する。Jのことは゛(lj:1度
ドープドレイン”椹i貴を4成するため、又はそれが表面で良好な電気的接触を
、TJ能に]るので他の目的のため、しばしば望ましい、(ぞハ、に対して、直
接のイオン注入は典型的な場合、表向以下のある点で−1最大トーバン11度を
14しる。)最後に、ホウ素の活性化は別のコー程を用いず、本技術の移動工程
中実現し′Cもよい。
国際調査報告
一一猷−−^e++1+−II−xa、PCT/Its 85102501
Claims (17)
- 1.シリコン基体10へのホウ素のドーピング方法において、前記基体の表面上 に二酸化シリコンの層20を形成し、二酸化シリコンの前記層上にポリシリコン の層30を堆積させ、前記ポリシリコン中にホウ素を導入し、ポリシリコンの前 記層から二酸化シリコンの前記層を通して前記シリコン基体中に、前記ホウ素の 一部を移動させるため、前記基体を加熱することを特徴とする方法。
- 2.請求の範囲第1項に記載された方法において、前記加熱中ホウ素の前記移動 を促進するのに有効な量だけ水分子の源を供給することを特徴とする方法。
- 3.請求の範囲第2項に記載された方法において、水分子の前記源は前記加熱中 、前記基体を囲む雰囲気中の水蒸気であることを特徴とする方法。
- 4.請求の範囲第2項に記載された方法において、前記移動の後前記シリコン基 体中に前記ホウ素を拡散させるため、不活性雰囲気中て前記シリコン基体を加熱 する工程が更に含まれることを特徴とする方法。
- 5.請求の範囲第4項に記載された方法において、前記シリコン中に拡散した前 記ホウ素の濃度は、1×1016ないし5×1017原子/cm2の範囲である ことを特徴とする方法。
- 6.請求の範囲第1項に記載された方法において、前記表面は前記シリコン基体 の主表面に本質的に垂直であることを特徴とする方法。
- 7.請求の範囲第6項に記載された方法において、前記ホウ素は前記ポリシリコ ンの前記堆積中、前記ポリシリコン中に導入されることを特徴とする方法。
- 8.請求の範囲第6項に記載された方法において、前記ホウ素は前記ポリシリコ ン層のホウ素を本質的に注入しない第3の部分により分離された第1及び第2の 部分にホウ素を注入し、その後前記第3の部分中にホウ素を再分布させるため、 前記ポリシリコン層を加熱する工程により、前記ポリシリコン中に前記ホウ素を 導入させることを特徴とする方法。
- 9.請求の範囲第6項に記載された方法において、前記第1及び第2の部分は前 記シリコン基体中に形成された溝の最上部及び底部表面上に配置され、前記第3 の部分は前記溝に本質的に垂直な側壁上に配置されていることを特徴とする方法 。
- 10.請求の範囲第1項に記載された方法において、前記シリコン基体から前記 二酸化シリコン層を除去する工程が更に含まれることを特徴とする方法。
- 11.請求の範囲第10項に記載された方法において、前記二酸化シリコン層を 除去する前記工程の後、前記シリコン基体の表面を酸化する工程が更に含まれる ことを特徴とする方法。
- 12.請求の範囲第11項に記載された方法において、前記シリコン基体の酸化 された表面上に、導電性層を形成する工程が更に含まれ、前記導電性層は蓄積容 量のプレートを形成するのに適していることを特徴とする方法。
- 13.請求の範囲第11項に記載された方法において、前記シリコン基体の酸化 された表面上に、シリコン窒化物の層を形成する工程が更に含まれることを特徴 とする方法。
- 14.請求の範囲第13項に記載された方法において、シリコン窒化物の前記層 上に導電性層を形成する工程が更に含まれ、前記導電性層は蓄積容量のプレート を形成するのに適していることを特徴とする方法。
- 15.請求の範囲第1項に記載された方法において、蓄積容量の誘電体として働 かせるため、前記シリコン基体上に二酸化シリコンの少くとも前記層を保持する ことを特徴とする方法。
- 16.請求の範囲第15項に記載された方法において、ポリシリコンの前記層の 一部は、二酸化シリコンの前記層上に保持され、蓄積容量のプレートを形成する のに適していることを特徴とする方法。
- 17.請求の範囲第1項に記載された方法において、二酸化シリコンの前記層の 厚さは少くとも100オングストロームであることを特徴とする方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/694,806 US4604150A (en) | 1985-01-25 | 1985-01-25 | Controlled boron doping of silicon |
US694806 | 1985-01-25 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62501530A true JPS62501530A (ja) | 1987-06-18 |
Family
ID=24790354
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61500503A Pending JPS62501530A (ja) | 1985-01-25 | 1985-12-16 | 制御されたシリコンへのホウ素ド−ピング |
Country Status (8)
Country | Link |
---|---|
US (1) | US4604150A (ja) |
EP (1) | EP0210190B1 (ja) |
JP (1) | JPS62501530A (ja) |
KR (2) | KR940008018B1 (ja) |
CA (1) | CA1286573C (ja) |
DE (1) | DE3583612D1 (ja) |
ES (1) | ES8704553A1 (ja) |
WO (1) | WO1986004454A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011527124A (ja) * | 2008-07-06 | 2011-10-20 | アイメック | 半導体構造のドープ方法およびその半導体デバイス |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61202426A (ja) * | 1985-03-05 | 1986-09-08 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
US4653177A (en) * | 1985-07-25 | 1987-03-31 | At&T Bell Laboratories | Method of making and selectively doping isolation trenches utilized in CMOS devices |
JPS62163338A (ja) * | 1985-10-07 | 1987-07-20 | トムソン コンポーネンツーモステック コーポレーション | トレンチアイソレ−シヨンのための側壁ド−ピング法 |
US4679300A (en) * | 1985-10-07 | 1987-07-14 | Thomson Components-Mostek Corp. | Method of making a trench capacitor and dram memory cell |
USRE35036E (en) * | 1986-06-13 | 1995-09-12 | Matsushita Electric Industrial Co., Ltd. | Method of making symmetrically controlled implanted regions using rotational angle of the substrate |
US4771012A (en) * | 1986-06-13 | 1988-09-13 | Matsushita Electric Industrial Co., Ltd. | Method of making symmetrically controlled implanted regions using rotational angle of the substrate |
JPH01287956A (ja) * | 1987-07-10 | 1989-11-20 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
US5851871A (en) * | 1987-12-23 | 1998-12-22 | Sgs-Thomson Microelectronics, S.R.L. | Process for manufacturing integrated capacitors in MOS technology |
JP2706469B2 (ja) * | 1988-06-01 | 1998-01-28 | 松下電器産業株式会社 | 半導体装置の製造方法 |
US4963502A (en) * | 1988-08-25 | 1990-10-16 | Texas Instruments, Incorporated | Method of making oxide-isolated source/drain transistor |
IT1225625B (it) * | 1988-11-03 | 1990-11-22 | Sgs Thomson Microelectronics | Procedimento per la realizzazione di strutture di isolamento incassate nel substrato di silicio per dispositivi cmos ed nmos. |
US5084418A (en) * | 1988-12-27 | 1992-01-28 | Texas Instruments Incorporated | Method of making an array device with buried interconnects |
US5143859A (en) * | 1989-01-18 | 1992-09-01 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a static induction type switching device |
US5264381A (en) * | 1989-01-18 | 1993-11-23 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing a static induction type switching device |
US5108938A (en) * | 1989-03-21 | 1992-04-28 | Grumman Aerospace Corporation | Method of making a trench gate complimentary metal oxide semiconductor transistor |
WO1990011616A1 (en) * | 1989-03-21 | 1990-10-04 | Grumman Aerospace Corporation | Trench gate complimentary metal oxide semiconductor transistor |
EP0445471A3 (en) * | 1990-03-06 | 1994-10-26 | Digital Equipment Corp | Method of forming isolation trenches in a semiconductor substrate |
US5242858A (en) * | 1990-09-07 | 1993-09-07 | Canon Kabushiki Kaisha | Process for preparing semiconductor device by use of a flattening agent and diffusion |
US5273934A (en) * | 1991-06-19 | 1993-12-28 | Siemens Aktiengesellschaft | Method for producing a doped region in a substrate |
DE59405680D1 (de) * | 1993-06-23 | 1998-05-20 | Siemens Ag | Verfahren zur Herstellung eines Isolationsgrabens in einem Substrat für Smart-Power-Technologien |
DE59409300D1 (de) * | 1993-06-23 | 2000-05-31 | Siemens Ag | Verfahren zur Herstellung von einem Isolationsgraben in einem Substrat für Smart-Power-Technologien |
US6730549B1 (en) | 1993-06-25 | 2004-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
JPH0766424A (ja) * | 1993-08-20 | 1995-03-10 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP3396553B2 (ja) * | 1994-02-04 | 2003-04-14 | 三菱電機株式会社 | 半導体装置の製造方法及び半導体装置 |
US6706572B1 (en) | 1994-08-31 | 2004-03-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film transistor using a high pressure oxidation step |
US5451809A (en) * | 1994-09-07 | 1995-09-19 | Kabushiki Kaisha Toshiba | Smooth surface doped silicon film formation |
JP3306258B2 (ja) * | 1995-03-27 | 2002-07-24 | 三洋電機株式会社 | 半導体装置の製造方法 |
US5888876A (en) * | 1996-04-09 | 1999-03-30 | Kabushiki Kaisha Toshiba | Deep trench filling method using silicon film deposition and silicon migration |
TW304293B (en) * | 1996-11-18 | 1997-05-01 | United Microelectronics Corp | Manufacturing method for shallow trench isolation |
US6326293B1 (en) * | 1997-12-19 | 2001-12-04 | Texas Instruments Incorporated | Formation of recessed polysilicon plugs using chemical-mechanical-polishing (CMP) and selective oxidation |
US6107153A (en) * | 1998-01-26 | 2000-08-22 | Texas Instruments -Acer Incorporated | Method of forming a trench capacitor for a DRAM cell |
TW379417B (en) * | 1998-06-04 | 2000-01-11 | United Semiconductor Corp | Buried bitline structure and the manufacture method |
DE19939589B4 (de) * | 1999-08-20 | 2004-08-12 | Infineon Technologies Ag | Verfahren zur Herstellung eines Grabens mit vergrabener Platte |
US6891209B2 (en) * | 2001-08-13 | 2005-05-10 | Amberwave Systems Corporation | Dynamic random access memory trench capacitors |
EP1868239B1 (en) * | 2006-06-12 | 2020-04-22 | ams AG | Method of manufacturing trenches in a semiconductor body |
KR101095802B1 (ko) * | 2010-01-07 | 2011-12-21 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조 방법 |
US8940388B2 (en) | 2011-03-02 | 2015-01-27 | Micron Technology, Inc. | Insulative elements |
CN102254801B (zh) * | 2011-08-06 | 2013-06-19 | 深圳市稳先微电子有限公司 | 一种精确控制半导体器件掺杂区掺杂浓度的方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3928095A (en) * | 1972-11-08 | 1975-12-23 | Suwa Seikosha Kk | Semiconductor device and process for manufacturing same |
JPS501986A (ja) * | 1973-05-09 | 1975-01-10 | ||
NL7604445A (nl) * | 1976-04-27 | 1977-10-31 | Philips Nv | Werkwijze ter vervaardiging van een halfgelei- derinrichting, en inrichting vervaardigd door toepassing van de werkwijze. |
NL7710635A (nl) * | 1977-09-29 | 1979-04-02 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting. |
US4353086A (en) * | 1980-05-07 | 1982-10-05 | Bell Telephone Laboratories, Incorporated | Silicon integrated circuits |
US4397075A (en) * | 1980-07-03 | 1983-08-09 | International Business Machines Corporation | FET Memory cell structure and process |
DE3129558A1 (de) * | 1980-07-28 | 1982-03-18 | Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa | Verfahren zur herstellung einer integrierten halbleiterschaltung |
US4356211A (en) * | 1980-12-19 | 1982-10-26 | International Business Machines Corporation | Forming air-dielectric isolation regions in a monocrystalline silicon substrate by differential oxidation of polysilicon |
US4407058A (en) * | 1981-05-22 | 1983-10-04 | International Business Machines Corporation | Method of making dense vertical FET's |
US4502202A (en) * | 1983-06-17 | 1985-03-05 | Texas Instruments Incorporated | Method for fabricating overlaid device in stacked CMOS |
US4502894A (en) * | 1983-08-12 | 1985-03-05 | Fairchild Camera & Instrument Corporation | Method of fabricating polycrystalline silicon resistors in integrated circuit structures using outdiffusion |
US4569850A (en) * | 1983-11-23 | 1986-02-11 | Auburn Research Foundation | Method for thermally blasting outer coverings from food products |
US4569701A (en) * | 1984-04-05 | 1986-02-11 | At&T Bell Laboratories | Technique for doping from a polysilicon transfer layer |
US4549914A (en) * | 1984-04-09 | 1985-10-29 | At&T Bell Laboratories | Integrated circuit contact technique |
US4534824A (en) * | 1984-04-16 | 1985-08-13 | Advanced Micro Devices, Inc. | Process for forming isolation slots having immunity to surface inversion |
-
1985
- 1985-01-25 US US06/694,806 patent/US4604150A/en not_active Expired - Lifetime
- 1985-12-16 EP EP86900515A patent/EP0210190B1/en not_active Expired - Lifetime
- 1985-12-16 DE DE8686900515T patent/DE3583612D1/de not_active Expired - Fee Related
- 1985-12-16 WO PCT/US1985/002501 patent/WO1986004454A1/en active IP Right Grant
- 1985-12-16 JP JP61500503A patent/JPS62501530A/ja active Pending
- 1985-12-16 KR KR1019860700659A patent/KR940008018B1/ko active
-
1986
- 1986-01-21 CA CA000500041A patent/CA1286573C/en not_active Expired - Fee Related
- 1986-01-24 ES ES551229A patent/ES8704553A1/es not_active Expired
- 1986-09-24 KR KR1019860700659A patent/KR880700452A/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011527124A (ja) * | 2008-07-06 | 2011-10-20 | アイメック | 半導体構造のドープ方法およびその半導体デバイス |
JP2016139806A (ja) * | 2008-07-06 | 2016-08-04 | アイメックImec | 半導体構造のドープ方法 |
Also Published As
Publication number | Publication date |
---|---|
EP0210190A1 (en) | 1987-02-04 |
US4604150A (en) | 1986-08-05 |
KR940008018B1 (ko) | 1994-08-31 |
DE3583612D1 (de) | 1991-08-29 |
WO1986004454A1 (en) | 1986-07-31 |
ES551229A0 (es) | 1987-04-16 |
ES8704553A1 (es) | 1987-04-16 |
EP0210190B1 (en) | 1991-07-24 |
KR880700452A (ko) | 1988-03-15 |
CA1286573C (en) | 1991-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62501530A (ja) | 制御されたシリコンへのホウ素ド−ピング | |
US4676847A (en) | Controlled boron doping of silicon | |
US4356211A (en) | Forming air-dielectric isolation regions in a monocrystalline silicon substrate by differential oxidation of polysilicon | |
JP3415459B2 (ja) | 半導体装置及びその製造方法 | |
JPS62177931A (ja) | シリコン酸化物を形成する方法 | |
JP2551940B2 (ja) | 半導体素子の製造方法 | |
US6063694A (en) | Field-effect transistor with a trench isolation structure and a method for manufacturing the same | |
JPH11510967A (ja) | 量子ドット型mosトランジスタおよびその製造方法 | |
JPH0560649B2 (ja) | ||
KR100289474B1 (ko) | Dmos 트랜지스터를 제조하기 위한 방법 | |
US3990927A (en) | Method for isolating the components of an integrated circuit | |
KR100379336B1 (ko) | 반도체 소자의 분리영역 제조방법 | |
JP4145359B2 (ja) | 半導体装置の製造方法 | |
TW452970B (en) | Structure and fabrication process of semiconductor trench-type capacitor | |
JPS62200770A (ja) | 絶縁ゲ−ト電界効果トランジスタの製造方法 | |
JPH0334541A (ja) | 半導体装置の製造方法 | |
KR0162139B1 (ko) | 반도체 장치의 소자 분리방법 | |
JPH0336309B2 (ja) | ||
JPS58200554A (ja) | 半導体装置の製造方法 | |
JPS6112390B2 (ja) | ||
JPH05121535A (ja) | 不純物拡散方法およびウエハの誘電体分離方法 | |
KR100240273B1 (ko) | 반도체 소자의 필드 산화막 형성 방법 | |
JP2529781B2 (ja) | 垂直トランジスタ―を有するスタック−トレンチ構造のdramセルおよびその製造方法 | |
JPH01239867A (ja) | 絶縁膜上半導体の形成方法 | |
KR100192164B1 (ko) | 반도체 장치의 소자 분리방법 |