JPS62500898A - トレンチ　ゲ−ト構造 - Google Patents

トレンチ　ゲ−ト構造

Info

Publication number
JPS62500898A
JPS62500898A JP60505042A JP50504285A JPS62500898A JP S62500898 A JPS62500898 A JP S62500898A JP 60505042 A JP60505042 A JP 60505042A JP 50504285 A JP50504285 A JP 50504285A JP S62500898 A JPS62500898 A JP S62500898A
Authority
JP
Japan
Prior art keywords
trench
gate
region
ion implantation
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60505042A
Other languages
English (en)
Other versions
JP2560008B2 (ja
Inventor
パナウシス，ピーター　セオドアー
Original Assignee
アメリカン テレフオン アンド テレグラフ カムパニ−
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アメリカン テレフオン アンド テレグラフ カムパニ− filed Critical アメリカン テレフオン アンド テレグラフ カムパニ−
Publication of JPS62500898A publication Critical patent/JPS62500898A/ja
Application granted granted Critical
Publication of JP2560008B2 publication Critical patent/JP2560008B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 トレンチ　ゲート構造 発明の背景 Ｍｏ５ｔ’ランジスタにおける短チヤネル効果はデバイ１スのサイズが縮小され るに伴って一層顕著となる。より高密度のデバイス　バッキングを実現するため にチャネルの長さを縮小すると、結果として、バイアスされたドレイン領域から の空乏領域がソースの空乏領域に触れて、トランジスタの短絡を起こす“パンチ スルー”が発生す、る。通常、このパンチスルーはデバイスの表面のかなり下の 所で発生する。
このパンチスルーを克服するための１つの提案がヒロシ　イワイ（Ｈｉｒｏｓｈ ｉ　Ｉｗａｊ　）Ｋ　１９８４年６月２６日に公布された合衆国特許第４．４５ ５．７４０号において開示及・び請求されている。この特許は”　トレンチ”ゲ ート構造を開示する。この構造においては、ゲートが基板表面内に後退されてい る。このトランジスタのチャネルの大部分は垂直方向に延びる。このトレンチ　 ゲート構造は、結果として、デバイスのチャネルの長さをパンチスルーを防ぐの に十分な長さに保持する一方、チャネルの表面の寸法（つまシ、基板の表面の沿 って横方向に延びるチャネルの長さ）を大きく減少し、従って、チャネルによっ て占拠されるチップ面積全減少するものと考えられる。
ソースとドレインの間にバリアーを形成してソースとトレインの間のパンチスル ーを防ぐのに十分に深いトレンチを形成できることは事実である。しかし、イワ イ（Ｉｗａｉ）によって説明される方法は、トランジスタが表面の所でオンにな るのを防ぐために極端に長いトレンチを形成しない限９機能しない。トランジス タが表面の所でオンとなると、このデバイスはゲートを回わってのパンチスルー を起こし、イワイ（Ｉｗ＋ａｉ）によって説明される長所は実現されない。ここ に説明される構造はパンチスルーの阻止を実現し、また重大な技術上の可能性を 持つ現実的なデバイスである。例えば、現実には、パンチスルーを防止するのに 十分に深いトレンチ全形成した場合、チャネルが許容できないほど長くなるとい った問題がしばしば発生する。チャネルを設ｇ４するに当っての長さの選択は、 チャネルの長さがトランジスタの動作速度全決定するために比較的に狭い範囲内 で行なわれる。パンチスルーを防ぐための周知の方法として、動作′低圧を減少 する方法があるがこれは結果として空乏領域を小さくする。さらに、基板の不純 物レベルを増加する方法も同じ結果を与える。いずれの場合も、ソースとドレイ ンが重複する傾向が減少される。しかし、ドレインの゛ｔｔｔ圧レベルを減少す ることは別の悪い結果を与え、”また基板のドーピング　レベルを高くすると、 いき値以下での漏れが増加する。
あまり知られてないパンチスルーを防ぐためのもう１つの方法として、ソース領 域とドレイン領域の間に選択的に不純物領域を提供する方法がある。この不純物 領域はデバイスのチャネルを通じての正常の動作が阻止されないように基板内の 十分に深い所に位置することが必要である。この方法は有効ではあるが、非常に 小さな寸法、つまＪ、ＶＬＳＩ技術にて実現することが困難である。
主な理由は、従来の製造工程においては、イオン打込み全行なう領域に便利なあ るいは自己調整するマスクを提供する工程が存在しないことである。
発明の要約 本トレンチ　ゲート構造においては、トレンチを形成するために使用されるマス クがパンチスルーを防ぐためにイオン打込みが行なわれる領域に対して自己整合 される。防止手段を組合せて使用することが実現可能であることを認識すること は、デバイスの設計者に追加の自由度を与える。つまシ、パンチスルーを防ぐた めに要求されるゲート長の他の設計基準からみてあまシにも長くな＃）過ぎる場 合は、トレンチを浅くシ、パンチスルーを防ぐためのイオン打込みを行なうこと ができる。トレンチマスクがこのイオン打込みのために使用できるが（重要な長 所）、このマスクは、厳密にいえば、チャネルの全領域をカバーしないため自己 整合であるとはいえない。
しかし、有効性の観点からみると、パンチスルーを防ぐためのイオン打込み領域 はチャネル内の所望の位置に存在することのみが要求される。このバンチスルー 防止イオン打込み領域がチャネル長全体を通じて間延しなくてよいという事実は 、これがソース　ドレインからパンチスルー防止イオン打込み領域への容量性結 合の可能性あるいは確率を減少することから望ｌしいことでるる。
本発明によるデバイスはより広い観点からみた」１１合、能動トレンチ　ゲート 　トランジスタである。これはトレンチの両側に沿ってガード領域を提１１ＦＣ することによって実現される。これら１１ＩＩＩ壁ガードは表面あるいは表面付 近の反転を防ぎ、有効なチャネルをトレンチの下に限定、π１図及び第１Ａ図は 深いトレンチ　ゲート構造を使用する方法によってパンチスルーを防ぐことを意 図する構造の略図を示す図； 第２図は浅いトレンチ　ゲート構造が与える結果の略図を示す図； 第２Ａ図は本発明によるパンチスルーＩ’ｌｌ止手段を持つ浅いトレンチ構造の 略図を示す図； 第３図は本発明による一例としてのデバイスの略斜視図；そして 第４Ａ図から第４Ｕ図は第３図に示さ７″しるデバイスを製造するための一例と しての製造工程の１．ｋｊ　Ｕｒ金示す簡略第１図及び第１Ａ図との関連で基本 的なトレンチ　ゲート構造が示される。第１図はトレンチ　ゲートの１す１前図 であり、基板１０、ゲート誘電体１１、ンース１２及びドレイン１３が示される 。ソースとドレインの空乏（ｉｌ城が重複するのを防ぐのに十分な深さのトレン チが示されるが、この構造はこれによって効果的にパンチ・スルーに対処できる ように設計されている。このトレンチゲート構造の図は前述の特許においてイヮ イ（Ｉｗａｉ）によって示きれるのと類似の構造を持つ。この構造は欠陥を持つ が、この欠陥はこの構造を別の方向から見ることによって明らかとなる。つまシ 、第１Ａ図かられかるように、ゲート１１がオンにされたとき、ソース１２とド レイン１３の間での導電が、イヮイ（Ｉｗａ！　）　によって説明されるように 経路“ａ″に沿ってでなく、経路Ｉｌ　ｂ　１１に沿って起こる。従って、イヮ イ（Ｉｗａｌ　）　によって主張されるようにトレンチの深さはチャネルの長さ をコントロールできず、従ってゲートを回っての（経路“ｂ″に沿っての）パン チ・スルーは防止できない。原理的には、ソースとドレインの幅はそのままとし て、′ｗ″の寸法を持つゲートを各方向にトレンチの深さを越える距離だけ延ば すことによって、トレンチの底を回っての導電を促がすことも可能である。しか し、これはトレンチゲートの目的、つまｐ小さなゲート表面積及び大きなデバイ ス　バッキング密度に反することとなる。
ここでは、トレンチの底で導′αする２つのバージョンンは、ゲートにバイアス が加えられたとき側壁が反転するのを防ぐだめの側壁ガードを持つタイプのデバ イスの一例である。片方のバージョンは反転に対するＩｌｌ　壁のいき値を増す ために厚い誘’４Ｌ　ｈ４全使用する。他方のバージョンは１１１１１壁のいき 値を増すためにｉ！！、択ドーピング金使用する。
本発明のも５１つの面は、前述したごとく、能動トレンチ　ゲートの下のゲート 　パンチ・スルーの防止にある。パンチ・スルーの防止は、設計されたトレンチ 　ゲート　デバイスが、第１図に示されるように、十分にｆｆ１ｊいトレンチを 持つ場合は、本質的に備わったものである。
しかし、本発明のゲート金浅くすることを可能とするこの一面を使用すると、設 計に追加の自由度が与えられ、従って、デバイス速度全向上させ、また他の潜在 的な利点、例えば、デバイスの収率を向上することができる。
第２図には、いき値コントロールを持たない浅いトレンチ　ゲートが示されるが 、これではパンチ・スルーが起こるのは明白である。これは、本発明のこの一面 によると、第２Ａ図の３０にみられるパンチ・スルー防止イオン打込み領域によ って阻止される。
本発明の特徴を備える設計のデバイスはさまざまな技術によって製造できる。基 本構造が第３図に示される。
ここで、３１は電界酸化物であり、３３は側壁いき値コントロールのための側壁 ガードであシ、３４はゲート誘１６体であシ、そして３５及び３６はソース及び ドレインの関連で説明する。これら全全ての方向から見ることが必要である。従 って、図面の幾つかは第３図に示される４９　Ｘ　−Ｘに沿っての断面金示し、 他の幾つかは線Ｙ　−Ｙに沿っての断面を示す。
坤込みゲート描造全製端するための典型的な実施、１！４様が第４Ａ図から第４ Ｕ図に示される。第４Ａ図には基板４０及びこれを覆う電界酸化物４１が示され る。基板４０は標準のウェーハでも良く、またエピタキシャル構造をなんでも良 い。高パック密度ＶＬＳ　Ｉのための電界酸化物は比較的薄く、例えば、０．２ から１．５μｍｓ、好ましくは、０．２から０．５μｍ　とされる。次に、第４ Ｂ図に示されるように、ＧＡＳＡＤ開口部４２が従来の技術によるマスク層４１ を使用し一乙好１しくけ異方性技法によって層４１をエツチングすることによっ てカットされる。別の方法として、従来のインプレーナ技法全使用して゛νＥ界 酸化物を形成することもできる。エツチングの結果として得ら九る構造上ｉｌこ エツチング停止層４３及び４４が形成されるが、この目的については、後に明白 となる。あると便利では、らるがオプションであるこの層は薄いパッド酸化物４ ３（第４Ｂ図）、及び、例えば、窒化けい素のようなエツチング停止材質４４か らｆｉ’７を成さルる。パッド酸化物は数百オングストロームとさｎ、塞化物層 は００３から０．３μｍｓのオーダーの厚さとされる。
エツチング停止ＩΔの上に、ｍｄＤ図に示されるように〜トレンチをエツチング するためのマスキング層４５が被着される。このマスクには従来のフォトレジス ト　エツチング　マスクを使用することもできるが、トレンチのエツチングが苛 酷であるため、もつとｉ１丈なマスク、例えば、二酸化けい素を使用することが 推薦さＪしる。層４５は厚くされるが、こｎｔｔｉ使用されるトレンチ　エツチ ングの選択性によって決定される。この例においては、０．３から０．８μｍｓ のオーダーの厚さが適当である。第４Ｅ図に示てれる窓４Ｇがトレンチ　エツチ ングを遂行するためにマスク層内に形成される。この窓は従来のマスキング及び エツチング技法によって形成される。ここでも好ましくは、異方性エツチングが 使用される。この窓はパッド酸化物並びに窒化物層を貝通して形成される。
次にＡ’ｒ　Ｊ　Ｆ図に示されるトレンチ４７を形成するために異方性乾式エツ チング技法を使用してトレンチのエツチングが遂行される。トレンチの深さは単 に設計上の選択の問題であり、ここでは約１ｉｔｍ吉さルる。高い縦横比を持つ 深いトレンチをエツチングすることも可能であるが、深いトレンチを使用すると 、結果としてゲート長が過多となる。従って、０．３から３．０μｍのオーダー の中程度の深さのトレンチ構造が最適である古考えられる。
トランジスタの設置１・にあたって、ゲート長がトレンチの幅並び深さによって 左右さｎる。トレンチゲートを使用することの第１の目的がデバイスの表面＋１ １？を小さくすることであるため、トレンチ長は典型的には使用される技法の最 小線幅のオーダーとされる。従って、トレンチデバイスの弐面幅及び長さは１． ５μｍ　あるいはこれ以下のオーダーとされる。１．０μの深さと持つトレンチ 構造に対するゲート（チャネル）長は３μからソース　ドレインの深さを引いた 値とされる。最新のデバイスのこれら接合は０．５μのオーダーであり、層チャ ネル長は約２．０μｍ　となる。この長さはどちらかといえば大きすぎ、従って 、設計としてはより浅い１−レンチの方向に向う。しかし、この方向はパンチ・ スルーを防ぐためのトレンチの有効性を減少させ、ここで本発明が重大な意味を 持つこととなる。
Ｙ−Ｙの方向（第３図）に沿うトレンチ寸法、つまり、ゲート長は最小限に選択 されるが、Ｘ−Ｘに沿う寸法は、後に説明の製造シーケンスが遂行できるように 、つまり、第３図に示される側壁ガードを提供できるように犬きくさｎる。これ に変って少しのあるいは殆ど追加のスペースを必要としなく、従ってトレンチの Ｘ−Ｘ方向並びにＹ−Ｙ方向の寸法を最小限に抑えることができる別のタイプの 側壁ガードを使用することもできる。この幾つかに関しては後に説明゛される。
幅縦比を増加し、結果としてのトランジスタの利得を向上させるためにＸ−Ｘ方 向の寸法を増加し、ソース−ドレイン・Ｋ　ｋ　Ｏｔげすこともできる。論理回 路においては、この比は１ｏのオーダーとされる。
第４Ｇ図に示されるように、マスク層はそのままとし、トレンチ内にパンチ・ス ルー防止イオン打込み領域４８が形成される。このイオン打込みは、典型的には 、このイオン打込み領域はチャネル領域の表面の下に形成するのが有利であるた め比較的に高エネルギーにて遂行される。ここに示される例では、トランジスタ けｎ−チャネルであるためパンチ・スルー防止イオン打込みには典型的にはほう 素が使用きれる。基板に対する典型的なドーピング　レベルは１０１！＋とされ 、イオン打込み領域４８に対する典型的なレベルは１０１６から１０１９の範囲 とされる。イオン打込みのエネルギーは９０　ｋａｖ以上のオーダー、あるいは 所望のイオン打込み深さに達するのに適当なエネルギーとされる。
この時点において、いき値調節イオン打込みが遂行される。本発明の一面によれ ばこのイオン打込みがトレンチの底に行なわれる。前述の特許はいき値調節イオ ン打込み領域をトレンチの底あるいは側面に提供することを示唆するが、その方 法釦関しては明確にされてない。イオン打込みビームではトレンチの（ｔＩＩＩ 壁をドープするだめには確実さに欠け、トレンチの底へのイオン打込みは十分に 制御された環境下においてのみ可能となる。従って、有効ないき値調節イオン打 込みを達成するためには以下の準備が必要である。基板の固有抵抗？最初いき値 の上方向への調節がｇＴ能な値に調節することが必要であり、また調節のための イオン打込み種が基板をドープするのための種の同一であることが必要である。
いき値を下げるための調節が行なわれるときは、側壁を効果的にドープするため の別の方法を使用すべきである。気相からのドーピングは側壁のドーピングには 有効であるが、必要とされる最終的な固有抵抗のレベルはコントロールできない 。このコントロールはソース　ドレイン接合の付近で重要である。
ここに示される例においては、トレンチが形成され、マスクがそのままとされて いる状態、つまり、ＭＪＦ図あるいはＦＡ４Ｇ図の段階において、オプションと してゲートのいき値を調節するためにほう素の打込みが遂行される。この打込み は、例えば、３０ｋｅｙから１００　ｋｅｙのエネルギーにて１０１６の濃度が 達成される量で行なわれる。このイオン打込みとパンチ・スルー防止イオン打込 みを同時に行なうことも可能である。
本発明の一面の基本を構成するこのイオン打込みステップは後の製造工程、つま シ、ゲート　トレンチを形成するステップ４Ｑにおいて形成することもできる。
第４Ｆ図内のマスク４５がそのまま存在する４γの所に示されるエツチングされ たトレンチは、好ましくけ、ＧＡＳＡＤ窓の中心に置かれるが、ソース　ドレイ ンに対する十分なスペースが改作できるがぎり、点線４７′に示されるように多 少外れても良い。この製造の段設において、酸化物マスクＪ傭４５が、Ｆ９１１ えば、従来の、好１しくは、ＲＩＥ技法によって除去される。ここで、エツチン グ停止層４４の機能が明確となる。これは層４４が存在しないと酸化物マスク４ ５のエツチングの際に除去されてしまう電界酸化物層４１を保護する。他の方法 、例えば、酸化物マスクの変わシに窒化物マスクを使用し、窒化物と酸化物の間 のエツチング速度の選択性に依存する方法も可能である。ここに説明の実施態様 においては、必要であればここで窒化物のエツチング停止層４４が除去される。
裸のシリコン基板がＲｒ　ＥＷ囲気に露出されるのを防ぐため°に、前述のごと く、好ましくは、この窒化物層の下にパッド酸化物）ｆｉ４３が形成される。窒 化物層の除去の際にトレンチの望ましくないエツチングを防ぐためにトレンチ内 に仮りのあるいは犠牲酸化物が形成される。この仮シの酸化物、及びパッド酸化 物は必要であればバッファＨＦエツチングを使用して除去することができる。
Ｘ−Ｘ図の説明に入いるが、＠４Ｈ図にはトレンチ４γを持ち、マスク層が除去 されたこの部分が示される。
トレンチ４７（第４５図）を満すように誘電充ｔｆＡ層４９が形成される。この 層は二酸化けい素などの材質をトレンチの幅の二倍のオーダーの厚さに被着し、 この層を周知のＲＩＥ技法によって基板４００表面まで平坦化することによって 形成できる。第４５図にこの結果が示される。次に、＠４に図に示されるように 、露出された基板部分の上に二酸化物層５０が成長され、この上に第４Ｌ図に示 される構造を得るために第４Ｃ図との関連で説明されたのと類似の方法でエツチ ング停止層５１が被着される。第４Ｍ図に示されるようにマスク層５２が形成さ れ、そしてｉＪＮ図に示されるようにゲートのアウトラインに対応する窓５３が パターン化される。このトレンチは酸化物充填物４９の横方向の境界内の概ｔｒ ね中央に位置される。マスク開口部はまた第４Ｐ図に示されるようにＹ−Ｙ方向 に充Ｑｌ　／Δ４９の境界金越えて延びる。この時点において、第４Ｐ図に示さ れるごとく、ソースイオン打込み領域５４及びドレイン　トオン打込み領域５５ を形成することもできる。これら領域は次に酸化物で覆われ、第４Ｑ図に示さ九 るごとく、ゲート　トレンチ５６が形成される。次に、Ｙ−Ｙ断面の第４Ｒ図で 最も明白なゲート構造が形成される。第４Ｒ図の＋１１ｑ造では、エツチング停 止層５１を使用して厚い酸化物マスク層５２が除去されている。次に図示される ように、ゲート酸化物γ５が形成さルる。このＩｆｉは薄い、典型的には、０． ０２から０１μｍのオーダーの層である。必要であｎば、二重誘電体、例え汀、 二酸化けい素峻び窒化けい素を使用することもできる。
次に、第４Ｓ図に示されるようＶζ、ゲート　トレンチ内に１４い層５日が被着 される。好ましくは、基板と熱化学的に一致するポリシリコンがこの充填材質と して使用される。ただし、必要であれば、他の導電材質全使用することもできる 。層５８の厚さはトレンチを満たすように選択される。このポリシリコンが次に ｉＪＴ図に示されるように平坦比さ九る。この時点において、蟹化１勿層を除去 することもできる。ソース／ドレインの形成について前に述べたが、この時点で これを遂行することも可能である。二酸化けい素あるいはｐ−ガラスの表面安定 化ノーがこの構造の上に被着される。ソース、ゲート及びドレインへのコンタク １〜窓が従来の方法によって形成される。第４Ｕ図に完成され′＃：、構造が斜 視図にて簡略的に示される。
側壁ガードを形成するためのもう１つの方法は、側壁の反転を防ぐために側壁全 不純物にて週１１丈的に高濃度にドープする方法である。ｎ−チャネル　デバイ スでは、側壁は、例えば、はう素にてｐ−タイプにドープさバる。
トレンチ構造の反対側の側壁を選択的にドープする技術は周知である。
ここでの説明は主にドープされたソース領域及びドレイン領域を持つトランジス タに関して行なわれたが、トレンチ　ゲートを使用して単一トランジスタ　メモ リセルを形成することもできる。この場合、ドレインは典型的にはこれと関連す るコンデンサを持つ。トレンチコンデンサを持つメモリ　セルラ製造するための 幾つかの提案が行なわれており、これらデバイスとここで説明のトレンチ　ゲー ト構造と’を組み合せることも期待できる。
トレンチ　ゲート　トランジスタの幾つかの長所の中の特に重要な事項として、 ゲートを基板内に埋込むことによる平坦な形状をあげることができる。この基本 的なトランジスタ構造を使用して、さまざまな新たな集積構造を開発することも 期待できる。例えば、１つの可能性として、埋込みゲート　トランジスタの上に 第２のトランジスタを形成することも考えられる。この場合、この２つのトラン ジスタが埋込ゲートを共有するよう設計することも考えられる。
ＦＩＧ　Ｉ ＦＩＧ　ｌ＾ ＦＩＧ　２ ＦＩＧ　２＾ ＦＩＧ　３ ＦＩＧ　４Ｈ ＩＸ−Ｘ） （Ｘ−Ｘ） ＦＩＧ　４Ｒ ＦＩＧ　４Ｕ 国際ｖ４＊報告 ＡＮＮＥＸ　Ｔｏ　で）ｒＥ　ｒＮτＥＲＮＡＴＩＯＮＡＩ、５ＥＡＲＣＨＲＥ ＰＯＲ丁０ＮＦｏｒ　ｍａｒｓ　ｄ＠ｔａｉ１ｇ　ａｂｏｕｔ　ｔｈｉｓ　ａｎ ｎｅｘ　！　”−

Claims (6)

    【特許請求の範囲】
  1. １．集積回路デバイスを製造するための方法において、該方法が： （ａ）半導体基板の表面内に実質的に垂直の側壁を持つトレンチを形成するステ ツプ、 （ｂ）該トレンチの底と側壁を覆うゲート誘電層を形成するステツプ、 （ｃ）該ゲート誘電層上にゲート電極を形成するステツプ、 （ｄ）該基板の表面内に該トレンチによつて互いに分離されたソース領域及びド レイン領域を形成するステツプ、及び （ｅ）該トレンチの底に回りの材質のドーピングレベルより高いドーピングレベ ルを持つイオン注入領域を形成し、該ソース領域とドレイン領域を分離するステ ツプを含むことを特徴とする方法。
  2. ２．請求の範囲第１項に記載の方法において、ステツプ（ｅ）において形成され る該イオン注入領域が該トレンチの底よりかなり下に形成されることを特徴とす る方法。
  3. ３．請求の範囲第１項に記載の方法において、ステツプ（ｅ）において形成され る該イオン注入領域が該トレンチ底の所あるいは底の近くに形成されることを特 徴とする方法。
  4. ４．半導体基板内に形成されたＭＯＳトランジスタのソース領域、 該基板内に形成されたＭＯＳトランジスタのドレイン領域、及び 該ソースとドレインを分離するトレンチゲート構造を持ち、該トレンチゲート構 造が該基板内に形成された実質的に垂直の側壁を持つ溝を持つデバイスにおいて 、該デバイスが 該トレンチの底及び該実質的に垂直な側壁を覆う誘電層、 該誘電層を覆うゲート電極、 該ソース、ドレイン及びゲートとコンタクトする電気コンタクト手段、及び 該トレンチの底に形成されだ回りの基板材質より低い固有抵抗を待つイオン注入 領域を含むことを特徴とするデバイス。
  5. ５．請求の範囲第４項に記載のデバイスにおいて、該イオン注入領域が実質的に 該トレンチの底のかなり下に形成されることを特徴とするデバイス。
  6. ６．請求の範囲第４項に記載のデバイスにおいて、該イオン注入領域が該トレン チの底の面の所あるいは付近に形成されることを特徴とするデバイス。
JP60505042A 1984-11-26 1985-11-08 トレンチ ゲ−ト構造 Expired - Lifetime JP2560008B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/674,855 US4835585A (en) 1984-11-26 1984-11-26 Trench gate structures
US674855 1984-11-26

Publications (2)

Publication Number Publication Date
JPS62500898A true JPS62500898A (ja) 1987-04-09
JP2560008B2 JP2560008B2 (ja) 1996-12-04

Family

ID=24708156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60505042A Expired - Lifetime JP2560008B2 (ja) 1984-11-26 1985-11-08 トレンチ ゲ−ト構造

Country Status (5)

Country Link
US (1) US4835585A (ja)
EP (1) EP0203114A1 (ja)
JP (1) JP2560008B2 (ja)
KR (1) KR930011895B1 (ja)
WO (1) WO1986003335A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01194437A (ja) * 1988-01-29 1989-08-04 Mitsubishi Electric Corp 半導体装置
US5149673A (en) * 1989-02-21 1992-09-22 Cornell Research Foundation, Inc. Selective chemical vapor deposition of tungsten for microdynamic structures
JP2790362B2 (ja) * 1990-06-04 1998-08-27 キヤノン株式会社 半導体装置
US5168331A (en) * 1991-01-31 1992-12-01 Siliconix Incorporated Power metal-oxide-semiconductor field effect transistor
US5512517A (en) * 1995-04-25 1996-04-30 International Business Machines Corporation Self-aligned gate sidewall spacer in a corrugated FET and method of making same
US5817560A (en) * 1996-09-12 1998-10-06 Advanced Micro Devices, Inc. Ultra short trench transistors and process for making same
KR100521994B1 (ko) * 1996-12-27 2005-12-21 페어차일드코리아반도체 주식회사 트렌치게이트형모스트랜지스터및그제조방법
US6322634B1 (en) 1997-01-27 2001-11-27 Micron Technology, Inc. Shallow trench isolation structure without corner exposure
US5891763A (en) * 1997-10-22 1999-04-06 Wanlass; Frank M. Damascene pattering of SOI MOS transistors
US6097061A (en) * 1998-03-30 2000-08-01 Advanced Micro Devices, Inc. Trenched gate metal oxide semiconductor device and method
JP2000196075A (ja) * 1998-12-25 2000-07-14 Hitachi Ltd 半導体装置及びその製造方法
US7098506B2 (en) * 2000-06-28 2006-08-29 Renesas Technology Corp. Semiconductor device and method for fabricating the same
US6555872B1 (en) 2000-11-22 2003-04-29 Thunderbird Technologies, Inc. Trench gate fermi-threshold field effect transistors
KR100511590B1 (ko) * 2003-01-30 2005-09-02 동부아남반도체 주식회사 반도체 소자 및 그의 제조 방법
JP2007500936A (ja) * 2003-07-31 2007-01-18 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ゲートの枯渇を低減した注入ゲート電極を有する電界効果型トランジスタ、及び、このトランジスタを製造する方法
DE10335103B4 (de) * 2003-07-31 2009-02-12 Advanced Micro Devices, Inc., Sunnyvale Feldeffekttransistor mit einer dotierten Gateelektrode mit reduzierter Gateverarmung und Verfahren zur Herstellung des Transistors
DE102004052643B4 (de) 2004-10-29 2016-06-16 Infineon Technologies Ag Verfahren zur Herstellung eines lateralen Trenchtransistors
US9685524B2 (en) * 2005-03-11 2017-06-20 Vishay-Siliconix Narrow semiconductor trench structure
TWI489557B (zh) 2005-12-22 2015-06-21 Vishay Siliconix 高移動率ｐ-通道溝槽及平面型空乏模式的功率型金屬氧化物半導體場效電晶體
US8409954B2 (en) 2006-03-21 2013-04-02 Vishay-Silconix Ultra-low drain-source resistance power MOSFET
JP2008192985A (ja) * 2007-02-07 2008-08-21 Seiko Instruments Inc 半導体装置、及び半導体装置の製造方法
US8236648B2 (en) * 2007-07-27 2012-08-07 Seiko Instruments Inc. Trench MOS transistor and method of manufacturing the same
US9412883B2 (en) 2011-11-22 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for MOS capacitors in replacement gate process
US10326019B2 (en) * 2016-09-26 2019-06-18 International Business Machines Corporation Fully-depleted CMOS transistors with U-shaped channel
US10312364B2 (en) 2017-10-03 2019-06-04 United Microelectronics Corp. Semiconductor device and fabrication method thereof
US10763357B2 (en) 2017-10-03 2020-09-01 United Microelectronics Corp. Semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5093779A (ja) * 1973-12-21 1975-07-26
JPS5291381A (en) * 1976-01-26 1977-08-01 Nec Corp Field effect type semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1202429A (en) * 1967-11-09 1970-08-19 Associated Semiconductor Mft Improvements in and relating to insulated gate field effect transistors
DE2221865A1 (de) * 1971-05-08 1972-11-23 Matsushita Electric Ind Co Ltd Halbleitervorrichtung mit isoliertem Tor
JPS5681974A (en) * 1979-12-07 1981-07-04 Toshiba Corp Manufacture of mos type semiconductor device
US4324038A (en) * 1980-11-24 1982-04-13 Bell Telephone Laboratories, Incorporated Method of fabricating MOS field effect transistors
US4468682A (en) * 1981-11-12 1984-08-28 Gte Laboratories Incorporated Self-aligned high-frequency static induction transistor
FR2526586B1 (fr) * 1982-05-04 1985-11-08 Efcis Transistor a effet de champ a grille profonde et procede de fabrication
GB2129216B (en) * 1982-10-12 1985-12-18 Secr Defence Field effect transistors
US4499652A (en) * 1983-09-15 1985-02-19 Mostek Corporation Method of forming a MOSFET with both improved breakdown resistance and less hot-electron effects

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5093779A (ja) * 1973-12-21 1975-07-26
JPS5291381A (en) * 1976-01-26 1977-08-01 Nec Corp Field effect type semiconductor device

Also Published As

Publication number Publication date
KR860700370A (ko) 1986-10-06
WO1986003335A1 (en) 1986-06-05
US4835585A (en) 1989-05-30
EP0203114A1 (en) 1986-12-03
JP2560008B2 (ja) 1996-12-04
KR930011895B1 (ko) 1993-12-22

Similar Documents

Publication Publication Date Title
JPS62500898A (ja) トレンチ　ゲ−ト構造
US5413949A (en) Method of making self-aligned MOSFET
JP3387563B2 (ja) 電界効果トランジスタ及びその製造方法
US8399920B2 (en) Semiconductor device comprising a transistor gate having multiple vertically oriented sidewalls
US6602768B2 (en) MOS-gated power device with doped polysilicon body and process for forming same
US6388304B2 (en) Semiconductor device having buried-type element isolation structure and method of manufacturing the same
US6649481B2 (en) Methods of fabricating a semiconductor device structure for manufacturing high-density and high-performance integrated-circuits
US5424229A (en) Method for manufacturing MOSFET having an LDD structure
JPH0513566A (ja) 半導体装置の製造方法
US7795084B2 (en) Semiconductor device and fabricating method thereof
US20060065926A1 (en) Insulated gate semiconductor device and manufacturing method of the same
US5164801A (en) A p channel mis type semiconductor device
US5286672A (en) Method for forming field oxide regions
US5451546A (en) Masking method used in salicide process for improved yield by preventing damage to oxide spacers
KR970000552B1 (ko) 기판의 표면 접촉부를 갖고 있는 딥 트렌치 분리 구조물 및 이의 제조 방법
US6686622B2 (en) Semiconductor memory device and manufacturing method thereof
US6800528B2 (en) Method of fabricating LDMOS semiconductor devices
JP3022714B2 (ja) 半導体装置およびその製造方法
JP3189817B2 (ja) 半導体装置の製造方法
US7521767B2 (en) MOS transistor in a semiconductor device
JPH0770713B2 (ja) Ｍｏｓ型半導体装置及びその製造方法
JPH0945899A (ja) 縦型トランジスタを持つ半導体装置の製造方法
JPH05235345A (ja) 半導体装置およびその製造方法
JP3060948B2 (ja) 半導体装置の製造方法
JPH07106557A (ja) 半導体装置およびその製造方法