JPS6229801B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、マイクロプロセツサ等のプロセツサ
を用いたプロセス制御装置の自動再起動方式に関
するものである。

第１図は、かゝるプロセス制御装置の従来例を
示すブロツク図であり、プロセツサCPUを中心
とし、読出し専用のメモリROM、内容更新の自
在なメモリRAM、タイマTM、アナログ信号とデ
イジタル信号との相互変換を行なう信号変換器
SCVおよび入出力回路Ｉ／Ｏが、母線BUSを介
して信号の授受を行なうものとなつており、主と
してメモリROMに格納された制御プログラムを
プロセツサCPUが実行し、生産工程等の各部か
ら検出されたアナログ信号のプロセス入力IN
を、マルチプレクサMPXおよび信号変換器SCV
を経てデイジタル信号としてから受取り、所定の
処理を行なつたうえ、信号変換器SCVおよびマ
ルチプレクサMPXを介し、アナログ信号の制御
出力OUTとして送出している。

一方、電源部PSの出力は、微分回路等を用い
たリスタート回路RSへ与えられており、電源投
入時または停電後の電源回復時にイニシヤライズ
信号IRおよびスタート信号STを発生し、イニシ
ヤライズ信号IRにより、必要とする所定回路の
初期化を行なうと共に、スタート信号STによつ
てプロセツサCPUへ制御プログラムの実行開始
を命令している。

また、母線BUSに与えられる信号の全ビツト
を監視し、異常発生時の信号消滅を検出するため
オペレーシヨンモニタと称されるモニタ回路
MONが設けてあり、これによつて、プロセツサ
CPUを初めとする制御系各部中のいずれかに異
常の発生したときには、故障警報ALを送出する
と共に、表示部PLを点灯させている。

なお、このほかに、表示灯およびスイツチ等か
らなる表示操作部DOPが、入出力回路Ｉ／Ｏを
介して母線BUSと接続されており、制御動作状
況の表示がなされると共に、手動操作によるプロ
セツサCPUへの指令が可能となつている。

しかし、以上の構成では、一旦異常が発生する
とプロセツサCPUが制御動作を停止し、人為的
な操作を与えるまでは制御動作を再開しないた
め、プロセス制御の停止期間が大となり、経済的
な損失を増大させる欠点を生じていた。

すなわち、プロセツサCPUを用いたプロセス
制御装置は、論理素子の瞬間的な故障および外来
雑音により誤動作を生じ、これによつて制御動作
を停止して終うためアナログ回路の組み合せによ
り構成したプロセス制御装置に比し、瞬間的な故
障および外来雑音に対する動作の持続性に劣る弱
点を有するものであつた。

本発明は、従来のかゝる欠点を根本的に解消す
る目的を有し、プロセツサを用いたプロセス制御
装置における制御動作の停止回数をカウントし、
その結果が所定値未満のときには、制御動作を自
動的に再開させることにより、瞬間的な故障およ
び外来雑音に基づく制御動作の停止期間を短縮す
る極めて効果的な、プロセス制御装置の自動再起
動方式を提供するものである。

以下、実施例を示す第２図以降により本発明の
詳細を説明する。

第２図のブロツク図においては、モニタ回路
MONの異常検出々力を、微分回路等を用いたパ
ルス発生回路PGへ与え、異常検出々力をパルス
化したうえリスタート回路を駆動し、異常検出々
力によつてイニシヤライズ信号IRおよびスター
ト信号STを発生するものとなつており、各部の
波形は第３図のタイムチヤートに示すとおりにな
つている。

第３図Ａは、制御動作の異常が１個のみ発生し
た状態を示し、プロセツサCPUに対する信号の
アクセスが正常Ｎのときには、母線BUSの各回
路から連続的に信号ａが生じており、これがモニ
タ回路MONへ一定周期Ｔにより与えられている
ため、単安定マルチバイブレータ等を用いたモニ
タ回路MONは、出力ｂが“Ｌ”（低レベル）へ復
帰しないうちに駆動が反復され、出力ｂを“Ｈ”
（高レベル）としている。

これに対し、プロセツサCPUに対する信号の
アクセスが異常の発生により停止し、異常Ｅとな
れば、信号ａも消滅するため、モニタ回路MON
の設定時定数によつて定められる一定時間ｔを経
過しても信号ａが生じなければ、出力ｂが“Ｌ”
となり、これが異常検出々力となる。

出力ｂの立下りは、パルス発生回路PGにより
パルスｃとなり、これによつてリスタート回路
RSが駆動され、イニシヤライズ信号IRおよびス
タート信号STを発生する。

たゞし、この場合には、スタート信号によりプ
ロセツサCPUが再スタートプログラムＰを実行
するものとなつており、再スタートプログラムに
よつて異常Ｅの発生回数をカウントし、そのカウ
ント結果が所定値未満であれば、自動的に制御動
作を再開する。

したがつて、第３図Ａにおいては、再スタート
プログラムＰをプロセツサCPUが実行した後に
正常Ｎへ戻り、異常Ｅの発生が瞬間的な故障また
は外来雑音によるものであれば、制御動作が継続
される。

第３図Ｂは、異常Ｅの発生が反復し、その発生
回数が所定値に達した場合であり、再スタートプ
ログラムＰの実行により異常発生回数の確認が行
なわれたうえ、制御動作の停止状態Ｄへ移行して
いる。

また、異常の発生回数をカウントするには、例
えば、メモリRAMの特定アドレスをカウンタと
して用い、異常の発生毎にこのカウンタへ加算を
行なう一方、正常な動作が行なわれる毎にカウン
タの内容を減算すればよく、これによつて正常な
制御動作の行なわれた時間に対する異常発生の比
率が求められ、単位時間中に異常が連続的に発生
し、カウンタの内容が所定値へ達したときに、制
御動作を停止するものとすればよい。

第４図は前述の動作を示すフローチヤートであ
り、Ａは正常時の“定周期制御プログラム”、Ｂ
は“再スタートプログラム”の実行状況を示し、
Ａにおいては、“モニタ回路駆動”が行なわれた
うえ、“制御プログラム”の実行がなされ、前述
のカウンタRCの内容が“RC＝０？”により、
“YES”すなわち“０”であれば最初へ戻るが、
“NO”すなわち“０”以外のときには“RC−１
→RC”により“１”を減算してから、最初に戻
るものとなつている。

また、同図Ｂにおいては、“RC＋10→RC”に
より、例えば“10”がカウンタRCへ加算され、
“RC＞15”において、この例では所定値としての
“15”との比較を行ない、“YES”すなわちカウ
ンタRCの内容が“15”以上となれば、“停止”へ
移行し、制御動作の停止が行なわれる。

しかし、“RC＞15”が“NO”であれば、“制御
動作再開”により、“定周期制御プログラム”へ
移行するため、制御動作が継続される。

なお、以上のプログラム処理は最も単純な例で
あり、制御プログラム実行時の不正命令、零除算
およびデータ不良等の異常動作を、これらに応じ
た構成のモニタ回路によつて検出し、異常の程度
を重、軽に分類のうえ、異常の発生シーケンスと
共に記憶しておき、これらを総合的に判断の後、
制御動作を継続すべきか否かの決定を行なつても
よい。

また、カウンタRCとしては、不揮発性のメモ
リRAMを用いたが、揮発性のものをメモリRAM
として用いる場合には別途に不揮発性のメモリま
たはカウンタ回路等を設ければよく、本発明は
種々の変形が自在である。

以上の説明により明らかなとおり本発明によれ
ば、瞬間的な故障および外来雑音等に基づく制御
動作の停止が自動的に回復すると共に、連続的な
故障によつては制御動作の停止が自動的に行なわ
れるため、不必要な制御動作の停止が回避され、
製造工程等の運転停止期間が短縮されると同時
に、保守、点検も容易となり各種プロセスの制御
上多大の効果が得られる。

【図面の簡単な説明】

第１図は従来例のブロツク図、第２図は本発明
の実施例を示すブロツク図、第３図は第２図にお
ける各部の波形を示すタイムチヤート、第４図は
動作状況を示すフローチヤートである。 CPU……プロセツサ、MON……モニタ回路、
PG……パルス発生回路、RS……リスタート回
路、IR……イニシヤライズ信号、ST……スター
ト信号。

Claims (1)

【特許請求の範囲】
1. １ プロセツサを用いたプロセス制御装置におい
   て、前記プロセツサにアクセスされる信号が異常
   の発生により一定時間以上消滅したときにこれを
   モニタ回路により検出し、該モニタ回路の検出出
   力により所定回路の初期化を行なうと共に前記プ
   ロセツサに再スタートプログラムを実行させ、該
   再スタートプログラムにより前記異常の発生回数
   をカウントし、正常時の定周期制御の実行毎に前
   記カウント結果から減算を行い、該カウント結果
   が所定値未満のときは前記プロセツサによる制御
   動作を再開することを特徴としたプロセス制御装
   置の自動再起動方式。