JPS62278621A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPS62278621A JPS62278621A JP61121822A JP12182286A JPS62278621A JP S62278621 A JPS62278621 A JP S62278621A JP 61121822 A JP61121822 A JP 61121822A JP 12182286 A JP12182286 A JP 12182286A JP S62278621 A JPS62278621 A JP S62278621A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- supply device
- cpu
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 2
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 abstract description 2
- 239000003990 capacitor Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 2
- 241000255925 Diptera Species 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 235000013372 meat Nutrition 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子機に′４力を供給する一＋４ｉ源装を鍾
に関する。
に関する。
ＲＡＭ 、ＣＰＵ等紫有する電子機器において、ユーザ
ーが側らかの咋呆中、ユーザー目身の意思による電源ス
ィッチのＯＩｌ’Ｆ、電池１圧の低下、停電等の外的要
因に工９電子機器の電源がＯＦＦした場合、再度ｔ＃才
投入し電源ＯＦ’Ｅ’直前の状態からの作業を継続しょ
うとすると電源ＯＦＦよりも的に装置の状態のＤａｔへ
をバッテリーバンクアップ等に二り電源スィッチ′５ｃ
ＯＦＦｌ、でも記憶内容の消去されないＲＡＭ等に書き
込む必要がある。
ーが側らかの咋呆中、ユーザー目身の意思による電源ス
ィッチのＯＩｌ’Ｆ、電池１圧の低下、停電等の外的要
因に工９電子機器の電源がＯＦＦした場合、再度ｔ＃才
投入し電源ＯＦ’Ｅ’直前の状態からの作業を継続しょ
うとすると電源ＯＦＦよりも的に装置の状態のＤａｔへ
をバッテリーバンクアップ等に二り電源スィッチ′５ｃ
ＯＦＦｌ、でも記憶内容の消去されないＲＡＭ等に書き
込む必要がある。
従来の装置の電源スイフチにユーザーが操作可能な外部
スイッチをＯＦＦするとこれを割り込み信号としてＣＰ
Ｕ等の処理装置（以下ＣＰσ）が受けとり現在の装置の
状態をＲＡＭに誉き込んだ後、ＣＰＵがリフトウェア（
プログラム）に従いこの傷号艮エリ央除の電源スイッチ
（ユーザーは直接＋を触れない）、トランジスタ等にエ
リ機器全体のｉｔ源を０ＦＩＩ’下る。
スイッチをＯＦＦするとこれを割り込み信号としてＣＰ
Ｕ等の処理装置（以下ＣＰσ）が受けとり現在の装置の
状態をＲＡＭに誉き込んだ後、ＣＰＵがリフトウェア（
プログラム）に従いこの傷号艮エリ央除の電源スイッチ
（ユーザーは直接＋を触れない）、トランジスタ等にエ
リ機器全体のｉｔ源を０ＦＩＩ’下る。
しかし前述の従来技術ではｃｐＵ等に搭載されるプログ
ラムに誤シがりった場せ、誤＃ｌＴ＝、暴走等にエリユ
ーザーが機器外部のスイッチ全０１？′Ｆしても機器の
電源が０ＦＩＩ’Ｌないという問題点を有する。そこで
本発明はこの工うな問題点を解決するもので、その目的
とするところは電源スイッチそ０ＦＦＩ、てもＯＦ Ｆ
ＩＱｉ萌の機器の状態をｔｃ憶し、尚かつ機器がいか
なる状態にあろうと外部スイッチ’１ＯＦＦすると確実
に電源がＯＦＦ’する電源装ｒｔ＋提供するところにあ
る。
ラムに誤シがりった場せ、誤＃ｌＴ＝、暴走等にエリユ
ーザーが機器外部のスイッチ全０１？′Ｆしても機器の
電源が０ＦＩＩ’Ｌないという問題点を有する。そこで
本発明はこの工うな問題点を解決するもので、その目的
とするところは電源スイッチそ０ＦＦＩ、てもＯＦ Ｆ
ＩＱｉ萌の機器の状態をｔｃ憶し、尚かつ機器がいか
なる状態にあろうと外部スイッチ’１ＯＦＦすると確実
に電源がＯＦＦ’する電源装ｒｔ＋提供するところにあ
る。
本発明は、外部から操１’ｌ：町並なスイッチ手段と、
該スイッチ手段と［気的に接続さｎ所定の入力電圧の範
囲でに安定し７ｃＶＫ圧を出力する回路と、該回路に入
力される電圧値を検出し、所定の′区圧以下足なったら
信号を制倒回路に出力する′底圧検出回路とから構氏さ
れることを＃ｆ＠とする。
該スイッチ手段と［気的に接続さｎ所定の入力電圧の範
囲でに安定し７ｃＶＫ圧を出力する回路と、該回路に入
力される電圧値を検出し、所定の′区圧以下足なったら
信号を制倒回路に出力する′底圧検出回路とから構氏さ
れることを＃ｆ＠とする。
本発明の上記の構氏によれば外部操作可能な電源スィッ
チをＯＦＦしても電源にはキャパシタから一定の期間内
、必要な電圧レベルで電流が供給される。、また電圧検
出器は電圧が低下し始めると直ちにＣＰＵに割り込み信
号を送り、ＣＰＵは直ちに現在の機器の状態のＤａｔａ
をＲＡＭＫ送シ退避させる、 〔芙捲ガ〕 単・１図は本発明の実砲ダ１におけるブロック囚、第２
肉は第１図の■■◎にかける信号、電圧の状態を示す。
チをＯＦＦしても電源にはキャパシタから一定の期間内
、必要な電圧レベルで電流が供給される。、また電圧検
出器は電圧が低下し始めると直ちにＣＰＵに割り込み信
号を送り、ＣＰＵは直ちに現在の機器の状態のＤａｔａ
をＲＡＭＫ送シ退避させる、 〔芙捲ガ〕 単・１図は本発明の実砲ダ１におけるブロック囚、第２
肉は第１図の■■◎にかける信号、電圧の状態を示す。
１は電源スィッチであり機器の外部に取り付けられ、ユ
ーザーが直接手を触れる、このスイッチ１の操作にエフ
機器全体の’［＃ＯＮ、ＯＦＦを行う。スイッチ１は電
源ラインの断ｔｃを行う物なら、メカ式に限らず、リレ
ー、トランジスタを使用した物、いかなる方式でも可能
である。
ーザーが直接手を触れる、このスイッチ１の操作にエフ
機器全体の’［＃ＯＮ、ＯＦＦを行う。スイッチ１は電
源ラインの断ｔｃを行う物なら、メカ式に限らず、リレ
ー、トランジスタを使用した物、いかなる方式でも可能
である。
２は入力電圧のがるる電圧以上（列として第２図り以上
）ならば出力◎に安定した電圧を出力する電源装置でめ
る。
）ならば出力◎に安定した電圧を出力する電源装置でめ
る。
５はＣＰＵであり、機器本来の機能処理を行うと共に、
入力信号■によって機能処理を中とし、ＲＡＭ４にＤａ
ｔａの退避を行う、 ４はバッテリー国工す電源スィッチ’７）ＯＮ。
入力信号■によって機能処理を中とし、ＲＡＭ４にＤａ
ｔａの退避を行う、 ４はバッテリー国工す電源スィッチ’７）ＯＮ。
ＯＦＦに関わらず記憶内容が消去されないＲＡＭである
。ＲＡＭに電源を供給するのにバッテリーに限らず、キ
ャバッタ、別系統１を源でも可能であυ、また、ＦｔＡ
Ｍに限らず電気げｊに書き込みが可能なＲＯＭ（ＫＦｉ
ＰＲＯＭ ）で１も工い、５は電圧検出器であり、電源
２の入力電圧のがあるレベル以下（渠２図Ｋ）になると
信号■を出力し、■ｉｄｃ！ＰＵの入力（割り込Ａ傷号
］となる。
。ＲＡＭに電源を供給するのにバッテリーに限らず、キ
ャバッタ、別系統１を源でも可能であυ、また、ＦｔＡ
Ｍに限らず電気げｊに書き込みが可能なＲＯＭ（ＫＦｉ
ＰＲＯＭ ）で１も工い、５は電圧検出器であり、電源
２の入力電圧のがあるレベル以下（渠２図Ｋ）になると
信号■を出力し、■ｉｄｃ！ＰＵの入力（割り込Ａ傷号
］となる。
ＥとＤの電圧は凹〉Ｄである事が必要でちる。
次に、単１図の冥捲例の動作を説明する。
電源スィッチ１ｉ０７Ｆすると電源装置２に刀Ωｎる電
圧（Ａ）はキャバッ４が存在する為にゆるやかに下降し
始める、［有］があるレベル以下ｍＫ、なると電圧検出
器５が働きＣＰＵ３に対し割９込Ａ傷号■を発生する。
圧（Ａ）はキャバッ４が存在する為にゆるやかに下降し
始める、［有］があるレベル以下ｍＫ、なると電圧検出
器５が働きＣＰＵ３に対し割９込Ａ傷号■を発生する。
この割り込み信号勿ＣＰＵが受けとるとＣＰＵに１ぽち
に現在行っている処ツケ中上し、現在の機器の状態ケ示
すＤ ａ ｔ； ｐ−を電池等によりバンクアンプされ
たＦｔＡＭ４に誉き込み退避させる。
に現在行っている処ツケ中上し、現在の機器の状態ケ示
すＤ ａ ｔ； ｐ−を電池等によりバンクアンプされ
たＦｔＡＭ４に誉き込み退避させる。
以上述べた二う國本発明によれば突然の電源ＯＦＦに対
しても装置の現在の状態を配憶させ尚かつ１１１ｉ夷に
電源をＯＦＦする事により装置の暴走、過熱等の不測の
＄態に陥る４Ｊ！を確実に防ぐ事ができるという効果を
有する。
しても装置の現在の状態を配憶させ尚かつ１１１ｉ夷に
電源をＯＦＦする事により装置の暴走、過熱等の不測の
＄態に陥る４Ｊ！を確実に防ぐ事ができるという効果を
有する。
例として、サーマルプリンタを搭載したワードプロ七ノ
サ、タイプライタに２いて、本発明ヲ利用すｎば、どの
工うな状態から電源スイツチをＯＦ Ｆ しても、電源
スィッチを０Ｎ−ｆ″れば前Ｉ／Ｉ−業の継続が町にヒ
であり、またソフトウェアが暴走状態に陥っても、サー
マルヘッド、電源回路の過熱。
サ、タイプライタに２いて、本発明ヲ利用すｎば、どの
工うな状態から電源スイツチをＯＦ Ｆ しても、電源
スィッチを０Ｎ−ｆ″れば前Ｉ／Ｉ−業の継続が町にヒ
であり、またソフトウェアが暴走状態に陥っても、サー
マルヘッド、電源回路の過熱。
火災をスイッチのＯＦＦにより確実に防とできる。
他にも、ＲＡＭ−？ｓ’Ｋｇｅ録装置に対し、ＣＰ Ｕ
２＞（咋某中に電源γＯＦＩしてもＮｃ録内容を破壊
しないようにＣＰＵに処理させる事も電圧検出器の信号
出力■ｆ’ｆｆｉけとった懐、実行させるプログラムの
変更に工って行う事が可能となる。
２＞（咋某中に電源γＯＦＩしてもＮｃ録内容を破壊
しないようにＣＰＵに処理させる事も電圧検出器の信号
出力■ｆ’ｆｆｉけとった懐、実行させるプログラムの
変更に工って行う事が可能となる。
第１図は本発明の回Ｉｉ８構放のブロック図である、？
ＩＬ２図は渠１図の■［相］（つに２ける電圧、信置の
状態を示す図でるる、 １・・・電源スィッチ ２・・・電源装置 以上 出願人 セイコーエブンン株式会社 第１図 ｍｚｓｕｔ−ｏｒｒ 第２図
ＩＬ２図は渠１図の■［相］（つに２ける電圧、信置の
状態を示す図でるる、 １・・・電源スィッチ ２・・・電源装置 以上 出願人 セイコーエブンン株式会社 第１図 ｍｚｓｕｔ−ｏｒｒ 第２図
Claims (1)
- 外部から操作可能なスイッチ手段と、該スイッチ手段と
電気的に接続され所定の入力電圧の範囲では安定した電
圧を出力する回路と、該回路に入力される電圧値を検出
し、所定の電圧以下になったら信号を制御回路に出力す
る電圧検出回路とから構成されることを特徴とする電源
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61121822A JPS62278621A (ja) | 1986-05-27 | 1986-05-27 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61121822A JPS62278621A (ja) | 1986-05-27 | 1986-05-27 | 電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62278621A true JPS62278621A (ja) | 1987-12-03 |
Family
ID=14820791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61121822A Pending JPS62278621A (ja) | 1986-05-27 | 1986-05-27 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62278621A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58147898A (ja) * | 1982-02-26 | 1983-09-02 | Nec Home Electronics Ltd | デ−タ−保持装置 |
| JPS6057450A (ja) * | 1983-09-08 | 1985-04-03 | Furuno Electric Co Ltd | 電子機器の電源遮断時処理装置 |
-
1986
- 1986-05-27 JP JP61121822A patent/JPS62278621A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58147898A (ja) * | 1982-02-26 | 1983-09-02 | Nec Home Electronics Ltd | デ−タ−保持装置 |
| JPS6057450A (ja) * | 1983-09-08 | 1985-04-03 | Furuno Electric Co Ltd | 電子機器の電源遮断時処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DK174975B1 (da) | Integreret kredsløbskort | |
| JP2005004786A (ja) | 電源故障時のデータ保護機構付データ処理システム | |
| JP2006135848A (ja) | 携帯端末および当該端末の制御方法 | |
| JPS62278621A (ja) | 電源装置 | |
| JPH06250939A (ja) | データ処理装置 | |
| JPH06149718A (ja) | 入出力装置の切り替え方式 | |
| JPH113292A (ja) | データバックアップ方法およびシステム | |
| JPH0728572A (ja) | 停電時自動データ保存装置 | |
| JP2836336B2 (ja) | 電源断制御方式 | |
| JPS63217455A (ja) | Ｒａｍバツクアツプシステム | |
| JPH01169558A (ja) | 電源オフに対するデータ保護装置 | |
| JPH05233474A (ja) | 記憶内容保護方式 | |
| KR960003592B1 (ko) | 탈착식 기억 카드의 데이타 보호 장치 | |
| KR960014155B1 (ko) | 컴퓨터 시스템의 데이타 백업장치 | |
| JPH04354011A (ja) | 電源開閉制御装置 | |
| JP2638257B2 (ja) | 制御電源の異常処理回路 | |
| JPS63131213A (ja) | 電源制御装置 | |
| JPH04118705A (ja) | プログラマブルコントローラ | |
| JPH0720967A (ja) | 情報処理装置 | |
| JP2510993B2 (ja) | 記憶カ−トリツジ | |
| JP2536046Y2 (ja) | プログラマブルコントローラの電源回路 | |
| JPH0524689B2 (ja) | ||
| JPH0467219A (ja) | 停電時における半導体記憶装置のデータ保護方式 | |
| JPH10171936A (ja) | Ｐｃカード | |
| JPS62191952A (ja) | デ−タバツクアツプ回路 |