KR960014155B1 - 컴퓨터 시스템의 데이타 백업장치 - Google Patents

Abstract

내용 없음.

Description

컴퓨터 시스템의 데이터 백업장치

제1도는 컴퓨터 시스템에서 새도우 기법을 구성하는 블록도.

제2도는 본 발명에 따른 컴퓨터 시스템의 데이터 백업장치 구성블럭도.

* 도면의 주요부분에 대한 부호의 설명

1 : 프로세서 2 : 콘트롤러

3 : SRAM 4 : 주메모리부

5 : 버퍼 6 : 배터리

7 : 스위칭부

본 발명은 컴퓨터 시스템에 관한 것으로, 특히 데이터를 저장하는 메모리의 일부를 배터리와 연결된 저전력 메모리인 SRAM으로 대체하여 갑작스런 전원공급중단시 유실된 데이터의 복구를 용이하게 수행되도록 한 컴퓨터 시스템의 데이터 백업장치에 관한 것이다.

일반적으로 사용되는 컴퓨터 시스템의 DOS상태에서는 주메모리의 사용영역이 1MB로 한정되어 있어 추가되는 데이터를 설정하기 위해서는 주메모리의 사용영역에서 추가되는 데이터의 양만큼 저장된 데이터를 삭제하거나, 별도의 단순저장용 메모리를 추가 구성하여 사용하는데, 단순저장용 메모리를 추가 구성할시 저장된 데이터가 많아 메모리의 구성단가가 상승하며, 백업메모리를 구현하여 사용할시에는 데이터의 충돌발생으로 데이터가 유실되어 상호 호환성이 결여되는 문제점이 있었다.

본 발명은 전술한 문제점을 감안하여 안출한 것으로 그 목적은 주메모리의 특정영역에 대한 메모리를 추가 구성하여 메모리의 용량을 확대하고 배터리를 통한 전원의 백업으로 데이터의 유실을 방지하며, 데이터의 응용시 충돌발생을 배제하여 싱호 호환성에 신뢰성을 제공하도록 한 것이다.

이와 같은 목적을 달성하기 위해 본 발명은 컴퓨터 시스템에 있어서, 상기 컴퓨터 시스템의 운영에 대한 전반적인 동작을 제어하는 프로세서와, 키입력 수단을 통해 입력되는 제반적인 데이터 및 운영에 대한 프로그램 데이터가 저장되는 주메모리부와, 상기 주메모리부의 소정어드레스 영역에 대해 할당된 데이터를 대체하여 저장하는 SRAM과, 상기 프로세서로부터 인가되는 제어신호에 따라 상기 SRAM에 저장된 데이터의 출력여부를 선택하는 버퍼와, 정전등 이상 상태가 발생될시 상기 SRAM에 저장된 데이터의 유실을 방지하기 위한 백업전원을 공급하는 배터리와, 상기 SRAM에 공급되는 동작전원의 접점을 선택하는 스위칭부 및, 상기 이상 상태복구시 유실된 데이터를 복구하기 위해 상기 SRAM에 저장된 데이터 출력을 선택하는 제어신호를 출력하는 콘트롤러로 구성되는 것을 특징으로 하는 컴퓨터 시스템의 데이터 백업장치를 제공한다.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하면 다음과 같다.

제1도는 컴퓨터 시스템에서 새도우 기법을 구성하는 블록도이고, 제2도는 본 발명에 따른 컴퓨터 시스템의 데이터 백업장치 구성블록도이다.

제1도에서 알 수 있는 바와 같이, 기존의 메모리에 저장된 데이터를 삭제하지 않고 새로운 메모리를 추가구성하는 새도우 기법은, 소정의 메모리 용량을 갖는 새도우 메모리(20)를 주메모리(10)의 일부와 동일한 어드레스(2100∼2200)영역 사이에 구성하여 정상상태에서는 콘트롤러(30)의 제어에 따라 주메모리(10)의 소정어드레스(2100∼2200)에 저장된 데이터가패스(Path)를 통해 프로세서에 공급되고, 전원의 공급중단 등 이상상태발생 후 복구시 콘트롤러(30)의 제어에 따라 새도우 메모리(20)에 저장된 데이터가패스를 통해 프로세서에 공급되어 데이터의 유실이 배제되도록 하는 것인데, 첨부된 도면 제2도를 참조하여 본 발명을 설명하면 다음과 같다. 도면에서 알 수 있는 바와 같이 본 발명은 프로세서(1)와, 콘트롤러(2), SRAM(3), 주메모리부(4), 버퍼(5), 배터리(6) 및 스위칭부(7)로 구성된다. 프로세서(1)는 컴퓨터 시스템의 정보처리에 대한 전반적인 동작을 제어한다. 주메모리부(4)는 컴퓨터 시스템의 입출력되는 데이터 및 운영에 대한 전반적인 프로그램 데이터가 저장된다. SRAM(3)은 주메모리부(4)의 소정 어드레스 영역에 대한 새도우 메모리로 주메모리부(4)의 소정 어드레스 영역에 대해 할당된 데이터를 저장하고, 배터리(6)를 통해 동작되도록 저전력용으로 구성하며 어드레스 라인과 데이터 라인은 주메모리부(4)의 어드레스 버스와 데이터 버스와 동일하게 구성한다. 버퍼(5)는 프로세서(5)로부터 인가되는 제어신호(DIR)에 따라 SRAM(3)으로부터 인가되는 데이터의 출력여부를 선택하는 게이트이다. 콘트롤러(2)는 주메모리부(4) 또는 SRAM(3)으로부터의 데이터출력을 선택결정하는 제어신호를 출력한다. 배터리(6)는 정전 등 컴퓨터 시스템에 이상상태가 발생될 시 SRAM( 3)에 저장된 데이터의 유실을 방지하기 위해 스위칭부(7)의 접점을 통해 백업전원을 인가한다. 스위칭부(7)는 컴퓨터 시스템이 운영되는 정상상태시 메인 보오드로부터 전원이 인가되는 접점으로 연결되고 정전등 이상 상태에서는 배터리(6)로부터 백업전원이 인가되도록 접점이 연결된다.

이와 같은 기능을 갖도록 구성된 본 발명의 동작을 설명하면 다음과 같다.

컴퓨터 시스템이 정상적으로 운영되는 상태에서 스위칭부(7)의 접점은 메인 보오드의 접점으로 연결되어 메인 보오드로부터 인가되는 전원을 각 회로부에 인가한다. 이때 버퍼(5)의 게이트는 오프되어 데이터의 출력이 발생되지 않으므로 프로세서(1)는 주메모리부(4)로부터 데이터를 판독하여 컴퓨터 시스템의 전반적인 동작을 수행하다. 만약 정전 등 이상 상태가 발생하면 주메모리부(4)는 동작중이던 데이터가 손실되는데, 스위칭부(7)접점은 메인 보오드의 접점으로부터 배터리(6)의 접점으로 절환되어 배터리(6)의 백업전원이 SRAM(3)측에 인가된다. 따라서 SRAM(3)은 주메모리부(4)의 소정 어드레스 영역과 대체되어 저장되어 있는 데이터를 연속적으로 보전한다. 이후 전원이 복구되면 프로세서(1) 및 콘트롤러(2)는 SRAM(3) 및 버퍼(5)측에 제어신호(DIR)를 인가하여 버퍼(5)의 게이트를 온시키므로 프로세서(1)는 SRAM(3)에 저장된 데이터를 판독하여 처리중이던 동작을 복구한 후 주메모리부(4)를 통해 연속적인 동작을 수행한다.

이상에서 설명한 바와 같이 본 발명은 주메모리부에 저장된 데이터를 이용하여 동작중인 상태에서 정전 등 이상 상태의 발생으로 데이터가 유실될시 주메모리의 어드레스 영역을 대체하는 SRAM을 통해 유실된 데이터를 복구하여 사용하므로 컴퓨터 시스템의 사용에 신뢰성을 제공하고, 전원보전장치인 UPS의 별도사용이 배제되어 시스템 구성에 경제적이며 SRAM에 저장되는 각종 정보는 키워드(Key word)를 통한 데이터의 저장이므로 복원속도가 향상된다.

Claims (3)

1. 컴퓨터 시스템에 있어서, 상기 컴퓨터 시스템의 운영에 대한 전반적인 동작을 제어하는 프로세서(1)와, 키입력 수단을 통해 입력되는 제반적인 데이터 및 운영에 대한 프로그램 데이터가 저장되는 주메모리부(4)와, 상기 주메모리부(4)의 소정어드레스 영역에 대해 할당된 데이터를 대체하여 저장하는 SRAM(3)과, 상기 프로세서(1)로부터 인가되는 제어신호에 따라 상기 SRAM(3)에 저장된 데이터의 출력여부를 선택하는 버퍼(5)와, 정전등 이상 상태가 발생될시 상기 SRAM(3)에 저장된 데이터의 유실을 방지하기 위한 백업전원을 공급하는 배터리(6)와, 상기 SRAM(3)에 공급되는 동작 전원의 접점을 선택하는 스위칭부(7) 및, 상기 이상 상태 복구시 유실된 데이터를 복구하기 위해 상기 SRAM(3)의 저장된 데이터 출력을 선택하는 제어신호를 출력하는 콘트롤러(1)로 구성되는 것을 특징으로 하는 컴퓨터 시스템의 데이터 백업장치.
2. 제1항에 있어서, 상기 SRAM(3)은 컴퓨터 시스템이 정상적인 동작을 수행할시 스위칭부(7)의 접점을 통해 인가되는 메인 보오드의 전원을 사용하고, 정전등 이상 상태가 발생할시 배터리(6)로부터 인가되는 백업전원을 사용하며 데이터 보전하는 것을 특징으로 하는 컴퓨터 시스템의 데이터 백업장치.
3. 제1항 내지 제2항 중 어느 한 항에 있어서, 상기 SRAM(3)은 저전력을 사용하며, 어드레스 라인 및 데이터 라인은 주메모리부(4)의 어드레스 버스 및 데이터 버스와 동일하게 접속되는 것을 특징으로 하는 컴퓨터 시스템의 데이터 백업장치.