JPS63156214A - 半導体デイスク装置の電源制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 本発明は半導体メモリを使用した半導体ディスク装置（
以下ＳＳＤと略称）において、交流電源が停電しバフテ
リ電源に切り替えられた時、直ちに半導体メモリの内容
を小型磁気ディスク装置（以下ＭＤと略称）等の不揮発
性メモリに退避させないで、或る一定時間内（例えば１
分間以内）の停電が発生した場合には、電源のバッテリ
からの供給、上位装置からの電源制御信号の自己保持、
および電源回路のオン状態の保持を行って、記憶内容を
保持し、停電終了時迅速な動作状態への回復を可能にす
るものである。

〔産業上の利用分野〕

本発明は半導体メモリを使用したＳＳＤの電源制御方式
に関し、特にメモリのバッテリバックアップ制御方式に
関するものである。

〔従来の技術〕

ＳＳＤは半導体メモリと共にＭＤを内蔵し、交流電源の
オフの時、または停電時には半導体メモリの内容が消滅
するのを防止するため、直ちに半導体メモリ上のデータ
をＭＤへ退避させてデータの不揮発性を保っている。こ
の退避すなわちデータセーブには約１０分間を要し、ま
た停電が回復した時、ＭＤの内容を半導体メモリへ戻す
リセーブにも同様な時間を必要とする。停電時のバック
アンプ用バッテリはこれらの処理に耐えるような容量を
必要としている。

〔発明が解決しようとする問題点〕

前述のような従来方式においては、短時間の停電であっ
ても、その都度メモリのデータセーブおよびリセーブが
行われ、その間は装置としての本来の機能を果たすこと
ができず、稼動率が低下するという問題点があった。

従って、本発明の目的は、或る一定時間以内の停電に対
してはデータセーブおよびリセーブを行わないで、バッ
テリからの電力によって電源回路を保持するという構想
に基づき、装置の稼動率の向上を行うことにある。

〔問題点を解決するための手段〕

本発明においては、停電および復電（停電の回復）を検
出する手段、上位装置（例えばプロセッサ）から伝達さ
れる電源制御信号を監視する手段、半導体メモリの内容
を不揮発性記憶ユニットに転送し、かつ該不揮発性記憶
装置ユニットから半導体メモリ上へ再転送する手段、お
よび停電時にバッテリから電力を供給する手段、および
交流電源またはバフテリからの電力供給手段の電力を受
は装置内各部へ電源を供給する電源回路を備えた半導体
ディスク装置において、第１図に示すように、或る一定
時間内（例えば１分以内）の停電が発生した場合（１５
）にバッテリからの電流を供給しく１２）、上位装置か
らの電源制御信号を自己保持しく１３）、電源回路をオ
ン状態に保持しく１４）、上位装置からの電源制御信号
が正常になる迄（１６）、電源制御信号の自己保持、電
源回路のオン状態の保持、およびバッテリからの電力供
給を継続し、正常になった時解除する（１７）ようにし
た電源制御方式が提供される。

〔作　用〕

本発明の方式を用いれば、短い時間の停電の場合には半
導体メモリの記憶内容がバッテリから電源回路を介して
供給される電源により保持され、停電が回復して上位装
置からの電源制御信号が正常になれば迅速に停電前の状
態に戻る。停電が或る一定時間以上続く時は、従来行わ
れていると同様にデータセーブ処理に入る。

〔実施例〕

本発明を行う一実施例としての半導体ディスク装置（Ｓ
ＳＤ）２１のプロ・ツク回路図が第２図に示される。

本装置は、停電検出回路２４、電源回路２５、直流スイ
ッチ回路２６、制御回路２７、電源制御監視回路２８、
データセーブ回路２９、半導体メモリ３０、および不揮
発性記憶ユニットとしてのＭＤ３１を具備する。

交流入力電源は電源回路２５へ供給され電源回路２５か
ら直流電力が装置内の各要素に分配される。停電検出回
路２４は交流入力電源を受は停電か否かを検出してその
結果を制御回路２７へ供給する。直流スイッチ回路２６
は制御回路２７の信号を受けて停電時切り替えられて、
バッテリ２２の出力を電源回路２５へ供給する。電源制
御監視回路２８は上位装置としての制？ｉｌｌ　（ＣＯ
ＮＴ）装置２３、例えばプロセッサ等からの電源制御信
号を受信し、その出力を制御回路２７へ供給する。制御
回路２７は、データセーブ回路２９を制御し、またデー
タセーブ回路の出力を受けて、半導体メモリ３０とＭＤ
３１の間のデータセーブおよびリセーブを行う。

本装置の動作について説明する。まず電源制御監視回路
２８によって上位装置からの投入／切断指示を判定し、
投入指示では電源回路２５をオン状態にし、電源投入完
了後、データセーブ回路２９へ半導体メモリ３０上への
りセーブ指示を出す。切断指示の時は、最初にデータセ
ーブ回路へデータセーブ指示を行い、データセーブ完了
信号を検出する迄電源回路２５のオン状態を保持し、完
了信号受信後オフする。停電検出回路が停電を感知した
時は、バッテリへの切り替え信号を出すと共に、或る一
定時間（例えば１分間）以内であればデータセーブを保
留し、電源制御信号を自己保持し、上位装置からの電源
制御信号が無くなっっても装置は投入し続けるよう電源
回路２５のオン状態を保持する。停電になって或る一定
時間経過すると、データセーブ回路２９へ指示を出し、
データセーブを指示し、完了後電源回路２５をオフする
と共にバッテリ出力もオフし、バッテリの消耗を防止す
る。前述の自己保持の解除は復電後の上位装置からの指
示により行われる。すなわち、一定時間経過する前に停
電が回復した時は、上位装置からの電源制御信号が正常
（投入指示）となることにより直ちに停電前の状態に復
帰し、データセーブは行わない。

〔発明の効果〕

本発明によれば、短い停電時にはデータセーブおよびリ
セーブをすることなく、装置の稼動率を向上することが
できる。特に電力事情が悪く頻繁に短時間の停電が生じ
、データセーブおよびリセーブを繰り返すような場合に
効果が顕著である。

【図面の簡単な説明】

第１図は本発明の詳細な説明する流れ図、および 第２図は本発明を行う一実施例としてのＳＳＤのブロッ
ク回路図である。 図において、 ２１・・・ＳＳＤ。 ２２・・・パンテリ、 ２３・・・制御装置、 ２４・・・停電検出回路、 ２５・・・電源回路、 ２６・・・直流スイッチ回路、 ２７・・・制御回路、 ２８・・・電源制御監視回路、 ２９・・・データセーブ回路、 ３０・・・半導体メモリ、 ３１・・・ＭＤ。

Claims (1)

1. 【特許請求の範囲】 停電および復電を検出する手段（２４）、上位装置（２
   ３）から伝達される電源制御信号を監視する手段（２８
   ）、半導体メモリ（３０）の内容を不揮発性記憶ユニッ
   ト（３１）に転送し、かつ該不揮発性記憶ユニット（３
   １）から該半導体メモリ（３０）上へ再転送する手段（
   ２７）、および停電時にバッテリ（２２）から電力を供
   給する手段（２６）、および交流電源または該電力供給
   手段（２６）からの電力を受ける電源回路（２５）を備
   えた半導体ディスク装置の電源制御方式において、 或る一定時間内の停電が発生した場合（１５）にバッテ
   リ（２２）からの電力を供給するようにし（１２）、該
   上位装置（２３）からの電源制御信号を自己保持し（１
   ３）、 該電源回路（２５）をオン状態に保持し（１４）、該上
   位装置（２３）からの電源制御信号が正常になる迄（１
   ６）、該電源制御信号の自己保持、該電源回路（２５）
   のオン状態の保持、およびバッテリからの電力供給を継
   続する（１７）ことを特徴とする半導体ディスク装置の
   電源制御方式。