JPH05204779A

JPH05204779A - 改良型データ保護システム及びデータ保護方法

Info

Publication number: JPH05204779A
Application number: JP4242066A
Authority: JP
Inventors: Hooningu Randaaru; ホーニングランダール
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1991-09-11
Filing date: 1992-09-10
Publication date: 1993-08-13
Anticipated expiration: 2016-10-29
Also published as: JP3224153B2; US5414861A

Abstract

(57)【要約】【目的】予備電源に格納された有限のエネルギーをよ
り効率的に利用する改良型のデータ保護システムを提供
する。【構成】コンピュータシステムの揮発性メモリに接続
され、そこに含まれるデータの完全性を保持し、コンピ
ュータシステムのデータアクセスを可能とする、メモリ
リフレッシュ装置とメモリアクセス装置とを含む。制御
装置は、ユーザによりプログラム可能な電力制御シーケ
ンスに従って、各種の構成要素に電力を選択的に提供
し、また、不揮発性メモリへのデータ転送を開始する。
制御装置は、電力異常を検出した時点でただちに予備電
源から揮発性メモリ、メモリ保持装置及びメモリアクセ
ス装置に電力を供給する。電力が所定の時間内に回復し
なければ、制御装置は、メモリアクセス装置を含む非本
質的な構成要素から電力を除去する。データ転送装置
は、制御装置からのコマンドで、揮発性メモリから不揮
発性メモリへデータを転送する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、一般的なコンピュータ
システムのためのデータ保護システムに関し、特に、ユ
ーザによりプログラム可能な電力シーケンスを持ち、予
備電源から利用可能な有限の電力を効率的に管理するデ
ータ保護システムに関する。

【０００２】

【従来の技術】ほとんど例外なく、最も小さいマイクロ
プロセッサ作動型デバイスから大きないわゆる「メイン
フレーム」コンピュータシステムに至るまで、現在利用
されている大抵のコンピュータシステムは、処理中のデ
ータを一時的に格納するために、少なくともある程度、
揮発性メモリアレイに依存している。係るメモリアレイ
は、データを保持するために一定の電力を必要とするた
め、「揮発性」と呼ばれている。電力異常すなわちメモ
リ電源の異常の結果として該メモリアレイへの電力が中
断されると、メモリに格納されたデータは失われる。

【０００３】係るコンピュータシステムが使用する揮発
性メモリアレイの一般的なタイプは、いわゆるダイナミ
ック・ランダム・アクセス・メモリすなわちＤＲＡＭで
ある。ＤＲＡＭメモリアレイは、比較的小型で安価であ
りかつ大容量のデータを格納できるため、ＲＡＭメモリ
アレイ、メモリキャッシングシステム及び半導体ディス
クドライブシステムのような、広範なコンピュータメモ
リデバイスに使用される。係るダイナミック・ランダム
・アクセス・メモリ（ＤＲＡＭ）のひとつの特性は、長
時間にわたってデータを保持するために、数ミリ秒ごと
に周期的に「リフレッシュ」（すなわち充電）しなけれ
ばならないことである。それ故、ＤＲＡＭアレイは、係
る周期的なデータのリフレッシュを提供する適当なハー
ドウェアリフレッシュ装置を必要とする。不運にも、Ｄ
ＲＡＭアレイとデータリフレッシュ装置に対する電力
が、たとえ瞬間的にでも中断されると、ＤＲＡＭアレイ
に格納されたデータは、永久に失われ、コンピュータオ
ペレーションが再開可能となる前に交換または再構築し
なければならない。

【０００４】そのようなデータの交換または再構築は、
比較的困難で時間もかかり、またある状況では不可能な
場合さえあるので、係る揮発性メモリアレイに格納され
たデータの部分的または全体的損失に結果すると思われ
る、各種長短期間の電力の異常または動揺の間、データ
損失の防止を促進するために、数多くのデータ保護シス
テムが提案されてきた。そのようなデータ保護システム
の例は、ワースト(Worst) の米国特許第 3,980,935号、
パテル(Patel) らの米国特許第 4,327,410号、アルカラ
(Arcara)らの米国特許第 4,375,663号、マクアンリス(M
cAnlis) らの米国特許第 4,458,307号、ハメリア(Hamer
ia) の米国特許第 4,525,800号、モリタ(Morita)の米国
特許第 4,677,311号、イシイ(Ishii) の米国特許第 4,6
98,808号、バード(Byrd)の米国特許第 4,763,333号、ホ
ネック(Honeck)らの米国特許第 4,800,532号、サイベラ
(Cybera)の米国特許第 4,874,960号、及びアロイオ(Arr
oyo)らの米国特許第 4,907,150号に示されている。

【０００５】上に列記したもののような既存のデータ保
護システムの大半は、利用する特定のデータセーブ戦略
に依存して、２つのカテゴリーすなわち種類の内の１つ
に分類可能である。第１のカテゴリーに入るデータ保護
システム（以後カテゴリーＩシステムと呼ぶ）は、典型
的に、予備電源内の比較的に大容量のストレージバッテ
リに依存して、主電力が回復するまで揮発性メモリアレ
イとメモリリフレッシュ装置に電力を間断なく供給す
る。対照的に、第２のカテゴリーに入るデータ保護シス
テム（以後カテゴリーIIシステムと呼ぶ）は、通常、デ
ータリフレッシュ装置に加えてメモリ転送装置を含み、
電力異常検出時、揮発性メモリアレイから不揮発性メモ
リアレイ（すなわち、電力なしでデータを保持できるメ
モリアレイ）にデータを転送する。

【０００６】不運にも、カテゴリーＩデータ保護システ
ムに関連する主要な欠点は、主電力が長時間中断された
ままの場合、予備電源（通常、慣用のストレージバッテ
リを備える）は使い果たされ、データの完全な損失に結
果することである。この問題を解決するひとつの方法
は、予備電源に比較的大容量のバックアップバッテリを
設け、システムが揮発性メモリアレイにデータを保持で
きる時間を延ばすことであった。しかしながら、そのよ
うに大きな予備バッテリは、大容量バッテリ充電器とそ
れに関連する要素とを必要とし、係るデータ保護システ
ムの全体費用、複雑さ及び規模が増大する。さらに、カ
テゴリーＩシステムは、予備電源に依存して主プロセッ
サ及びあらゆる周辺デバイスを含むコンピュータシステ
ム全体に電力を供給するため、それによって予備電源に
置かれる電力需要が実質的に増大する。それ故、予備電
源のバッテリのサイズにもかかわらず、主電力が回復す
る前にバッテリが使い果たされ、データの完全な損失に
つながる可能性が常に存在する。

【０００７】カテゴリーＩシステムに関連する他の不利
益は、主電源の電力異常すなわち停電が比較的めったに
起こるものではないため、予備電源は、まれにしか起こ
らないケースで使用されるにすぎないということであ
る。それ故、係る供給がたまにしか必要とならない場
合、大容量予備電源を設けることは、全く効率的でな
い。不運にも、係る予備電源の構成要素の容量を下げて
それらの費用を許容できるものとすることは、データ保
護システムが停電を補償できる時間を制限するという問
題を招く。

【０００８】カテゴリーIIデータ保護システムは、上述
のカテゴリーＩシステムに関連する欠点に応じて開発さ
れた。大半のカテゴリーIIデータ保護システムは、電力
の中断が検出されるや否や、揮発性コンピュータメモリ
に格納されたデータを不揮発性メモリへただちに転送す
る。不揮発性メモリへデータを転送するのに必要な時間
の間、揮発性メモリアレイとデータ保護システムのみ通
電される必要があるので、予備電源にずっと小さな予備
バッテリを、データ保護システムがデータを保持する能
力を失うことなく使用できる。従って、電力を消費する
揮発性メモリアレイは、そこに格納されたデータが電力
を消費しない不揮発性メモリへ転送されうるまで電力を
必要とするのみなので、カテゴリーIIデータ保護システ
ムは、予備バッテリシステムのサイズを減少させる上で
効果的であるという傾向があった。全データが係るシス
テムによって転送されるや否や、データ保護システム全
体が電力を遮断される。

【０００９】係るカテゴリーIIデータ保護システムの例
は、バード(Byrd)の特許（米国特許第 4,763,333号）に
述べられている。本質的に、バードは、電力の中断が検
出されるや否や、コンピュータ内の各種揮発性メモリア
レイに格納されたデータを、磁気ディスクのような不揮
発性メモリへセーブする、ＰＣ型コンピュータ用データ
保護システムを開示する。ＣＰＵと揮発性メモリアレイ
（ＲＡＭ）並びにＣＰＵに接続された他の全てのデバイ
スに予備電源をただちに接続し、これらのデバイスに関
連する揮発性メモリ内のデータを保持することによっ
て、バードはこのデータ保護機能を達成する。次いで、
バードのシステムは、ＣＰＵ状態、オペレーティングシ
ステム、アプリケーションプログラム及びユーザデータ
を含む、係る各デバイスの個々のメモリアレイに格納さ
れた全データを、不揮発性メモリへ転送する。電力が回
復した時、バードのデータ保護システムは、不揮発性メ
モリアレイから、データの源である各揮発性メモリアレ
イへ逆に転送し、それによって、スクリーン上のカーソ
ル位置に至るまで、電力異常発生前のまさに元の状態に
該ＰＣを回復する。

【００１０】バードの開示するシステムは、多くの状況
において有効であるが、欠点がないわけではない。例え
ば、バードのシステムは、ＰＣのような比較的小さく低
電力消費のコンピュータには適しているが、大きなメイ
ンフレームコンピュータにおける使用には効果的に適応
しえない。それは、そのような大コンピュータシステム
に一般的に接続される半導体ディスクのような、莫大な
電力を消費する周辺デバイスは言うまでもなく、大きな
中央プロセッサや揮発性メモリアレイによって、予備バ
ッテリに置かれる膨大な電力負荷のためである。バード
の教えるところの短い時間でさえも、これらの構成要素
に通電するのに十分な規模の予備電源を設けることは、
全く実際的でない。

【００１１】バードによるデータ保護システムに関連す
る他の問題は、数秒または数分しか続かない比較的普通
の瞬間的停電において発生するように、揮発性メモリア
レイから不揮発性メモリへデータが転送されている最中
にシステムに対する電力が回復した場合に、データ転送
プロセスを停止する適当な手段がないことである。バー
ドのシステムでは、データ保護システムが、全データを
不揮発性メモリへ転送し、そして揮発性メモリへそのデ
ータを戻してコンピュータオペレーションが再開可能と
なるまで、ユーザは待たねばならない。小さなＰＣに関
しては、処理されるデータ量が比較的小さく迅速に転送
可能であるため、この遅れは問題とならないが、大きな
コンピュータシステムでは、処理されるデータ量がきわ
めて大きなオーダであるため、実用的でない。さらに、
ひとつの装置を修理するためにそのような大きなコンピ
ュータシステムを簡単にダウンさせる必要がある場合、
ユーザは、システムを使用できるようになる前に、バー
ドのデータ回復プロセスの間、待機しなければならな
い。

【００１２】

【発明が解決しようとする課題】それ故、比較的大きな
揮発性ＲＡＭアレイ、半導体ディスク、データキャッシ
ングシステム等を含む、大規模で高電力消費のコンピュ
ータシステムについて、データ保護を保証するために比
較的小さな予備バッテリを必要とするのみで、効果的に
使用可能なデータ保護システムが必要となる。係るデー
タ保護システムは、揮発性メモリアレイに対し一時的に
電力供給でき、コンピュータシステムが短い停電後、迅
速に作動状態に復帰できるようにし、しかも電力異常が
長時間の場合にはデータを不揮発性メモリへ格納するこ
とによって完璧なデータ完全性を保証するものでなけれ
ばならない。理想的に、係るデータ保護システムは、ユ
ーザにより構成変更可能な電力シーケンスを持ち、利用
する予備バッテリのサイズに依存してシステムの作動を
ユーザが変えることのできるものでなければならず、ま
た、ユーザにより選択可能な回復オプションを持ち、デ
ータ転送プロセスの途中で電力が回復した場合に、該プ
ロセスを完了させるかどうか、ユーザが選択できるもの
でなければならない。この発明まで、そのようなデータ
保護システムは存在しなかった。

【００１３】従って、本発明の総括的な目的は、予備電
源に格納された有限のエネルギーをより効率的に利用す
る改良型のデータ保護システムを提供することにある。

【００１４】本発明の他の目的は、短時間の停電の間、
揮発性メモリシステムに格納されたデータをオンライン
状態で保持できる改良型のデータ保護システムを提供す
ることにある。

【００１５】本発明の更なる目的は、電力制御シーケン
スに従って、予備電源に置かれる電力負荷を自動的に最
小限に抑える改良型のデータ保護システムを提供するこ
とにある。

【００１６】本発明のまた更なる目的は、予備電源がも
はやデータをオンライン状態に保持できない時のみ、デ
ータを不揮発性メモリへ自動的に転送することである。

【００１７】本発明のまた更なる目的は、データが不揮
発性メモリへ転送されている最中に電力が復帰した場合
に、迅速かつ正確にデータを揮発性メモリに回復する改
良型のデータ保護システムを提供することにある。

【００１８】本発明のより特別の目的は、ユーザにより
プログラム可能な電力制御シーケンスを有する改良型の
データ保護システムを提供することにある。

【００１９】本発明の更なる目的、利点及び新規な特徴
は、一部は引き続く説明において述べられ、また一部
は、以下の説明の検討に基づいて当業者にとって明らか
なものとなり、若しくは本発明の実施によって理解され
るであろう。本発明の目的及び利点は、特許請求の範囲
で特に指摘される手段及び組み合わせによって理解及び
達成されるであろう。

【００２０】

【課題を解決するための手段及び作用】前述の及び他の
目的を達成するため、本発明の意図に従って、ここで具
体化し明確に説明する。本発明のインテリジェントデー
タ保護システムは、コンピュータシステムの揮発性メモ
リアレイに接続され、そこに含まれるデータの完全性を
保持し、主コンピュータシステムがデータをアクセスす
るのを可能とする、メモリリフレッシュ装置とメモリア
クセス装置とを含む。制御装置は、ユーザによりプログ
ラム可能な電力制御シーケンスに従って、各種の構成要
素に電力を選択的に提供し、また、不揮発性メモリへの
データ転送を開始する。最初に、制御装置は、電力異常
を検出した時点でただちに予備電源から揮発性メモリ、
メモリ保持装置及びメモリアクセス装置に電力を供給す
る。電力が所定の時間内に回復しなければ、制御装置
は、メモリアクセス装置を含む非本質的な構成要素から
電力を除去し、揮発性メモリ内のデータをなお保持しつ
つ、データ保護システムによって消費される電力を最小
限に抑える。データ保護システムは、また、データ転送
装置を含み、制御装置からのコマンドで、揮発性メモリ
から不揮発性メモリへデータを転送する。

【００２１】本発明のインテリジェントデータ保護シス
テムの方法は、メモリ電源を監視するステップと、ユー
ザによりプログラム可能な電力制御シーケンスに従っ
て、予備電源から揮発性メモリ、メモリリフレッシュ装
置、メモリアクセス装置及び不揮発性メモリへ予備電力
を選択的に供給するステップと、を含む。

【００２２】添付図面は、本発明の好適な実施例を図示
し、発明の詳細な説明と共に、本発明の原理を説明する
のに役立つものである。

【００２３】

【実施例】本発明に係るインテリジェントデータ保護シ
ステム１０は、図１に示され、一般的に、電力サブシス
テム１２と制御サブシステム１４とを具備し、それら
は、互いに接続され、また揮発性メモリ１６、不揮発性
メモリ１８及び主コンピュータシステム２０に接続され
る。好適な実施例においては、揮発性メモリ１６は、頻
繁にアクセスされる大量のデータを一時的に格納するの
に一般的に使用される型の半導体ディスクドライブ（Ｓ
ＳＤ）であり、コンピュータシステム２０によるそれへ
の高速アクセスを可能にするものである。したがって、
以下の説明は、係る揮発性ＳＳＤメモリシステムに格納
されたデータを保護するデータ保護システムに関するも
のである。しかしながら、理解されるべきことは、メモ
リキャッシングシステム(memory caching system) 又は
ＲＡＭ（ランダム・アクセス・メモリ）システムに見ら
れるような種々の揮発性メモリアレイについても、本発
明に精通した後、該揮発性メモリアレイの特定構成に依
存する、当業者にとっては明白な小さな変更のみで、本
発明に係るデータ保護システム１０は全く容易に使用可
能であろう、ということである。それ故、以下の説明
は、ＳＳＤと共に用いるデータ保護システムに関するも
のであるが、本発明は、ＳＳＤメモリシステムについて
のみの使用に限定されるものと見なされてはならない。

【００２４】好適な実施例においては、以下に詳細に述
べるように、電力サブシステム１２は、電力制御シーケ
ンス７２（図２）に従って、制御サブシステム１４、半
導体ディスクドライブシステム（図示せず）の揮発性メ
モリアレイ１６、及び、不揮発性すなわちバックアップ
のメモリアレイ１８、の所望の部分に、それぞれ、第
１、第２及び第３の電力導体２２，２４及び２６を介し
て、電力を供給する。制御サブシステム１４内のマイク
ロプロセッサ６０は、データ保護システム１０の様々な
構成要素の作動を制御する。

【００２５】コンピュータが正常に作動している間、主
電源３２によって供給される電力は、スイッチ回路３６
を通過し、スイッチ回路３６は、第１及び第２の電力導
体２２及び２４を介して、揮発性メモリ１６及び制御サ
ブシステム１４に電力を指し向ける。第３の電力導体２
６は、不揮発性メモリ１８に電力を供給するものである
が、この時には通電されないことに留意すべきである。
そのようなコンピュータの正常作動中、データ保護シス
テム１０は、主電源３２へのＡＣ電力の中断あるいは主
電源３２自身内の構成要素の故障によって引き起こされ
る中断のために、主電源３２によって供給される電力を
絶えず監視する。係る中断が検出されると、スーパバイ
ザ回路３８は、スイッチ回路３６に指示して、予備電源
３４を第１及び第２の電力線２２及び２４に接続し、そ
れによってデータ損失を防止する。

【００２６】以上に簡単に述べたように、また、以下に
詳細に説明するように、マイクロプロセッサ６０は、図
２に示す所定の電力制御シーケンス７２に従って、デー
タ保護システム１０の作動を指示する。本質的に、この
電力制御シーケンス７２には３つの電力負荷シーケンス
７４，７６及び７８が含まれ、これらは、電力損失が起
こってから過ぎた時間の量と、以下に説明する他の特定
の要因と、に依存して逐次的に活性化される。電力損失
に続いてただちに、予備電源上の電力負荷７４は、電力
損失発生前に主電源３２上に置かれたものと同一とな
り、すなわち、第１及び第２の電力導体２２及び２４
は、それぞれ、通電されたままである。この電力負荷シ
ーケンス７４の間、揮発性メモリアレイ１６及び制御サ
ブシステム１４全体に電力が供給され続けるため、揮発
性メモリに格納されたデータは、「オンライン」状態の
ままである。かくして、データ保護システムがこの電力
負荷シーケンス７４にある間に電力が回復されるなら
ば、主コンピュータシステム２０は、再ブート(reboot)
後ただちにデータのアクセスを開始できる。

【００２７】電力負荷シーケンス７４の終了前に電力が
回復されないならば、制御サブシステム１４内のタイマ
群５２（図１）は、スーパバイザ回路３８に、第２の電
力線２４から電力を除去することによる低減電力負荷シ
ーケンス７６を開始するよう指示する。第２の電力線２
４から電力が除去されると、メモリアレイ１６内のデー
タを保存するのに必要でないそれらの回路は、予備電源
３４の電力流失を最小限に抑えるべく無通電にされる。
（図２参照）この低減電力負荷シーケンス７６の間、メ
モリ１６内のデータは、「近(near)」オンライン状態に
保たれる。すなわち、データアクセス動作は、電力が回
復されてただちに再開可能になるわけではなく、係るデ
ータアクセス動作は、主コンピュータシステム２０と、
第２の電力線２４によって通電される制御サブシステム
１４内の非本質的な回路と、の双方に対して電力が回復
されるとすぐに開始可能になる。

【００２８】この低減電力負荷シーケンス７６の間に電
力が回復されないならば、制御サブシステム１４内のタ
イマ５２は、予備電源３４を第２の電力導体２４に再接
続するようスーパバイザ回路３８に指示する。この時、
タイマ５２は、また、磁気ディスクドライブ又は磁気テ
ープ装置のような不揮発性メモリ１８に通電すべく、予
備電源３４を第３の電力導体２６に接続するようスーパ
バイザ回路３８に指示する。それから、これらの構成要
素が通電された後、データ保護システム１０は、揮発性
メモリ１６から不揮発性メモリ１８へのデータ転送を、
予備電源３４にデータ転送を達成するのに十分な電力が
まだ存在する間に開始する。全データが転送された後、
予備電源３４は、全ての電力導体から切り離され、そし
てシステム１０は、電力が該システムに対して回復され
るまで、このパワーオフ状態にとどまる。有利なこと
に、ユーザにより選択可能な回復オプションによって、
ユーザは、電力シーケンス７８にて実行されるデータ転
送プロセスの間に電力が回復されるならば、２つの「回
復モード」の内の１つを選択できる。第１の回復モード
が選択されると、システム１０は、全データが不揮発性
メモリ１８内に転送されるまでデータ転送プロセスを続
行する。全データが転送された後のみ、データアクセス
動作は再開可能である。第２の回復モードが選択される
と、システム１０は、データ転送プロセスをただちにア
ボートして、データアクセス動作がただちに再開できる
ようにする。

【００２９】それ故、本発明に係るインテリジェントデ
ータ保護システム１０は、既存の揮発性メモリデータ保
護システムに対する改良を表すものであり、なぜなら
ば、予備電源３４のエネルギー容量と相応した最大時間
の間、揮発性メモリ１６に、オンライン状態又は「近」
オンライン状態で、データが保持されるからである。か
くして、コンピュータシステム２０は、時間を消費する
データ転送プロセスが完了するのを待つ必要がなくし
て、電力負荷シーケンス７４又は７６の間のいずれかの
時に電力が回復されるならば、迅速に機能的な状態へと
回復できる。電力負荷シーケンス７４及び７６を完結す
るのに必要な時間よりも長い期間、電力がオフのままで
ある場合のみ、すなわち、予備電源３４がほとんど使い
果たされた時のみ、不揮発性メモリアレイ１８にデータ
がセーブされる。したがって、インテリジェントデータ
保護システム１０は、予備電源３４内のバッテリの利用
を最大にし、サイズの等しいバックアップ・バッテリを
有する従来技術のデータ保護システムについて可能であ
ったよりもずっと長時間の間、データを保持する。

【００３０】データ保護システム１０に関連する他の重
要な利点は、電力制御シーケンス７２がユーザによりプ
ログラム可能である、ということである。すなわち、ユ
ーザは、電力制御シーケンス７２が電力負荷シーケンス
７４及び７６に留まる時間の長さを決定でき、かくし
て、ユーザは、予備電源の種々の容量に合わせるべく、
データ保護システムの動作を仕立てることができる。例
えば、ユーザが比較的低容量の予備電源（データ保護シ
ステムの全体コストを下げるのに役立つ）を設ける場
合、より高容量の予備電源を持つコンピュータに関して
よりも短い時間、オンライン状態及び近オンライン状態
（シーケンス７４及び７６）にデータを保持するよう
に、該電力シーケンス７２をプログラムできる。それ
故、ユーザは、予備電源の容量にかかわらず、予備電源
の最適な利用を常に得ることができる。

【００３１】データ保護システム１０に関連するさらに
他の利点は、それが、電力負荷シーケンス７４及び７６
の間、予備電源３４の状態を継続的に監視することであ
る。電力負荷シーケンス７４及び７６にとって長すぎる
時間をユーザが誤ってプログラムした場合でさえも、こ
れらの電力負荷シーケンス７４及び７６の任意の時点
で、データ転送タスクを実行する十分なエネルギーのみ
存在する点まで予備電源３４が放電したならば、データ
保護システム１０は、データ転送プロセスを始動して完
璧なデータ完全性を補償する。この予備電源監視機能
は、また、バッテリが先のバックアップ動作により完全
に充電されなかった場合またはエージングから結果とし
て生ずるであろう、予備電源バッテリの最適性能よりの
低下を補償する。

【００３２】本発明の方法は、図２に示す電力制御シー
ケンス７２と図３〜図６に示すフローチャートを参照す
ることによって最もよく理解される。以上に簡単に説明
したように、主電源３２の中断がデータ保護システム１
０によって検出されると、スイッチ回路３６は、第１の
電力線２２及び第２の電力線２４を介して、予備電源３
４を揮発性メモリアレイ１６及び制御サブシステム１４
に自動的に接続する。この時、電力制御シーケンス７２
は、電力負荷シーケンス７４にあり、予備電源３４の電
力負荷は、電力損失直前に主電源３２にあった電力負荷
と同一である。（図２参照。）揮発性メモリ１６及び制
御サブシステム１４は電力損失前の同じ状態にあるた
め、揮発性メモリアレイ１６に格納されたデータはオン
ライン状態のままであり、それによって、コンピュータ
システム２０は、電力シーケンス７２がなお電力負荷シ
ーケンス７４にあるときに電力が回復されるならば、デ
ータアクセス動作を迅速に再開可能である。電力負荷シ
ーケンス７４の実行中、不揮発性メモリアレイ１８はま
だ活性化されておらず、それによって予備電源３４の電
力負荷を減少させる。

【００３３】電力制御シーケンス７２が電力負荷シーケ
ンス７４に留まる時間よりも長い時間、揮発性メモリア
レイへの電力がオフのままであれば、データ保護システ
ムは、低減電力負荷シーケンス７６に入り、予備電源３
４に置かれる電力負荷を更に減少させる。以下に説明す
るように、揮発性メモリ１６にデータを保存するのに必
要となる制御サブシステム１４内の本質的な要素、すな
わち、揮発性メモリアレイ１６自身、タイマ群５２、ク
ロック５０、メモリ制御論理４６及びスーパバイザ回路
３８、を除いた全てから電力を除去することによって、
電力負荷シーケンス７６において電力負荷が減少せしめ
られる。それ故、電力負荷シーケンス７６の間、予備電
源３４の電力負荷は、データを揮発性メモリアレイ１６
になお保存するのを可能とする最小のものである。この
電力負荷シーケンス７６は、データを「近」オンライン
状態に保持する。データ保護システム１０が低減電力シ
ーケンス７６にあるときに電力が回復されるならば、主
コンピュータシステム２０は、不揮発性メモリアレイ１
８から揮発性メモリアレイ１６にデータが転送バックさ
れるのを待つ必要なくして、制御サブシステム１４の他
の非本質的要素に対して電力が回復されるやいなや、迅
速に機能的状態に復帰可能である。

【００３４】電力負荷シーケンス７６によって表される
時間よりも長い時間、電力がオフのままであれば、電力
がすぐには回復されない可能性が高く、データ転送プロ
セスを実行するのに十分な電力がまだ予備電源３４に残
っている間に、揮発性メモリアレイ１６からデータが不
揮発性メモリアレイ１８に転送される。この場合、スイ
ッチ回路３６は、スーパバイザ回路３８の指示により、
第１の電力導体２２、第２の電力導体２４及び第３の電
力導体２６に電力を供給し、それ故、制御サブシステム
１４全体、揮発性メモリアレイ１６及び不揮発性メモリ
アレイ１８に通電する。これらのデバイスによって使い
果たされる電力は、図２の電力負荷シーケンス７８によ
って表される。以下にさらに詳細に説明するように、制
御サブシステム１４は、次いでただちに、揮発性メモリ
アレイ１６から不揮発性メモリアレイ１８へのデータ転
送を開始する。それから、全データが転送された後、ス
ーパバイザ回路３８は、第１、第２及び第３の電力導体
２２，２４及び２６からそれぞれ電力を除去し、それに
よってデータ保護システム１０全体を非活性化する。

【００３５】上述の電力制御シーケンス７２を実現する
ためにマイクロプロセッサ６０によって実行されるプロ
セスの詳細は、図３、図４、図５及び図６に最もよく見
られる。まず図３について説明する。マイクロプロセッ
サ６０によって実行される第１のプロセスは、判断ブロ
ック１１４において初期パワーオン状態をチェックす
る。例えば、電源異常及びその後のデータ転送動作の後
のように、システム１０が今まさにパワーオンされたな
らば、該マイクロプロセッサは、メッセージ印刷プロセ
ス１１６を実行し、それは、インテリジェントデータ保
護システム１０を識別しかつ起動診断１１８が実行され
ることを示す、ユーザのためのメッセージを印刷するも
のである。この起動診断実行プロセス１１８は、システ
ム１０の全構成要素が適当に作動していることを保証す
るために実行される。次に、マイクロプロセッサ６０
は、データ回復操作をスタートするステップ１２０を実
行する。このデータ回復操作１２０は、不揮発性バック
アップメモリアレイ１８から揮発性メモリアレイ１６へ
データを再ロードする。ひとたびこの回復操作１２０が
完了すると、以下に説明するように、エラー状態又はア
テンション状態のいずれか１つの検出に基づいて生成さ
れる割り込みが、ステップ１２２においてイネーブルさ
れ、電力シーケンスタイマ５２（図１）が、個々のシー
ケンス７４及び７６の各々に関する所定の時間長に従っ
てプログラムされる。コンピュータシステム全体が、パ
ワーアップされ、操作を再開する準備ができている、と
いうことを示すメッセージがステップ１２４において印
刷される。プログラムは、次いで、図４に示すように、
アイドルループプロセス１３８に進む。

【００３６】逆戻りしてステップ１１４について説明す
る。初期パワーオンプロセスでないならば、プログラム
は、ステップ１２６に進み、インテリジェントデータ保
護システム１０が予備電源３４（図１）によって電力を
供給されているところかどうかをみるチェックをする。
もしも該システムが予備電源３４によって電力を供給さ
れているところであれば、プロセスは、ステップ１３４
を実行して、割り込みをイネーブルし、次いで電力損失
プロセス１３６（図５）に進む。それは以下に説明する
とおりである。

【００３７】インテリジェントデータ保護システム１０
が予備電源３４によって作動しているのでなければ、プ
ロセスは、ステップ１２８に進み、セーブ動作が始まっ
たかどうかを決定する。この処理は、データが不揮発性
メモリアレイ１８にセーブされている最中に電力が回復
された場合に実行されるであろう。セーブ動作が始まっ
ていないならば、プロセスは、アイドルループステップ
１３８に進む。セーブ動作が開始されていれば、プログ
ラムは、ステップ１３０に進み、ユーザによりあらかじ
めプログラムされた命令に従って、該セーブプロセスが
アボートされるべきかどうかを決定する。アボートオプ
ションが先にユーザによりイネーブルされ、可能な限り
短い時間で作動状態に復帰するのをユーザが望んでいる
ことが示されていれば、プログラムは、割り込みイネー
ブルステップ１２２、メッセージ送信ステップ１２４に
ループバックし、そしてアイドルループステップ１３８
に進む。アボートオプションがイネーブルされてなけれ
ば、プログラムは、ステップ１３２において該セーブプ
ロセスが完了したかどうかをみるべくチェックする。完
了してなければ、該セーブは、最後のロケーションから
続行され、完了するまで再度チェックされる。セーブプ
ロセスが完了すると、プログラムは、割り込みイネーブ
ルステップ１２２、メッセージ送信ステップ１２４及び
アイドルループステップ１３８にループバックする。

【００３８】アイドルループプロセス１３８の詳細は、
図４に最もよく示されている。このアイドルループプロ
セス１３８は、オプションであり、この好適な実施例に
おいては実行されているが、その理由は、この好適な実
施例は、以下に説明するように、揮発性メモリセルアレ
イ内の欠陥メモリセルを使用しないですませるために、
メモリ予備切替(sparing) 回路１０８を備えているから
である。明らかに、そのような予備切替回路がメモリ制
御論理４６に含まれていなければ、アイドルループプロ
セス１３８は、簡略化されたプロセスとなり、メモリテ
スト処理は、全く実行されないか又は最小限のものとな
ろう。

【００３９】メモリ予備切替能力を有する好適な実施例
においては、アイドルループプロセス１３８は、揮発性
メモリアレイ１６の１つのセクションをテストするプロ
セス１４０にて始まり、ステップ１４２で個々のメモリ
セルにおいてハードエラー又はソフトエラーのどちらで
もチェックする。エラーが見つからなければ、プログラ
ムは、ループバックしステップ１４０においてメモリの
次のセクションをテストする。ステップ１４２でエラー
が発見されると、プログラムは、プロセス１４４の実行
に進み、そのエラーがハードエラーか又はソフトエラー
かを決定する。もしもエラーがソフトエラーであれば、
ステップ１５０においてエラーカウンタがインクリメン
トされ、プログラムは、ループバックしてステップ１４
０において揮発性メモリの次のセクションをテストす
る。もしもエラーがハードエラーであれば、該ハードエ
ラーを含むメモリセクションは、ステップ１４６により
使用のためのアロケートを解除され、そしてメモリセル
が置換されたことを示すためにステップ１４８において
メッセージが印刷される。

【００４０】電力損失プロセス１３６は、図５に示され
る。このプロセス１３６は、最初に入るとまず、電力制
御シーケンス７２（図２）が現在、電力負荷シーケンス
７８にあるかどうかをみるべくチェックする。電力制御
シーケンス７２が電力シーケンス７８になければ、プロ
グラムはステップ１６２に進み、マイクロプロセッサ６
０は、電力制御シーケンス７２が電力負荷シーケンス７
４にあることを示す、ユーザへのメッセージを印刷し、
そしてシステムはＡＣ電力が戻るのを待つ。注目すべき
ことに、ステップ１５２によって検出されるようにプロ
セスが電力負荷シーケンス７８になければ、プロセスは
電力負荷シーケンス７４にあり、なぜならば、マイクロ
プロセッサ６０は、電力負荷シーケンス７６の間にパワ
ーダウンされ、図３，図４，図５又は図６に示されるど
のプロセスも実行されないからである。次に、該マイク
ロプロセッサは、ステップ１６４を実行し、ＡＣ電力が
戻るのを待つ。電力が戻ってなければ、マイクロプロセ
ッサ６０は、ステップ１６６を実行して、データ保護シ
ステム１０の自動制御を無効にし、データを揮発性メモ
リアレイ１６から不揮発性メモリアレイ１８へただちに
セーブするようそれに命令するのをユーザが望んでいる
かどうかを決定する。ユーザがそのようなオプションを
選択したならば、プログラムは、以下に説明するよう
に、ステップ１５４にジャンプする。ステップ１６４に
よって検出されるように、ＡＣ電力が復帰すれば、プロ
セスは、ステップ１６８に進み、オンライン状態を示す
メッセージを主コンピュータシステム２０に送り、そし
てプロセスは、上述のアイドルループプロセス１３８に
行く。該電力制御シーケンスが電力シーケンス７８にあ
れば、マイクロプロセッサ６０は、セーブ動作が始まり
つつあることを示すメッセージを印刷し、そしてステッ
プ１５６に進んで、データを揮発性メモリから不揮発性
メモリへセーブするのを開始する。プログラムは、セー
ブが完了するまでこのプロセスを実行し、その後データ
保護システム１０全体に対する電力を遮断する。

【００４１】強制セーブプロセス１６６は、図６に詳細
に示される。本質的に、このプロセスは、ユーザがステ
ップ１６６にて強制セーブ動作を開始したことを示すメ
ッセージを、ステップ１７０において印刷することによ
り始まる。揮発性メモリアレイ１６からのデータは、ス
テップ１７２によって不揮発性メモリアレイ１８にセー
ブされ、次いで該プロセスの完了がステップ１７４によ
って検出される。揮発性メモリアレイ１６からの全デー
タが不揮発性メモリアレイ１８にセーブされた時、プロ
グラムは、ステップ１７６において、セーブ動作が完了
したこと及びコンピュータシステムがオンラインである
ことを示すメッセージを印刷する。次いでプロセスは、
上述のように、アイドルループステップ１３８に進む。
強制セーブプロセス１６６と電力消失セーブプロセス１
５６との主な相違として、プロセス１５６は電力異常の
間に実行されるのに対し、一方、強制セーブプロセス１
６６は、システムがパワーアップされたすなわちオンラ
インの状態にある間に発生する。かくして、強制セーブ
プロセス１６６が完了すると、プログラムはアイドルル
ーププロセス１３８にリターンする。

【００４２】インテリジェントデータ保護システム１０
の構成上の詳細は、図１、図７、図８及び図９を同時に
参照することによって最もよく理解される。しかしなが
ら、詳細な説明を続ける前に、電力サブシステム１２及
び制御サブシステム１４の構成要素の多くは、この技術
において周知であり、例えばデータエラー検出及び訂正
機能に加えてデータアクセス機能やリフレッシュ機能の
ようないろいろな機能を実行可能とするために、ほとん
ど全ての型のコンピュータシステムにおいて必要とされ
る。所望の機能を完遂するための係る構成要素は周知で
あるため、また、係る構成要素の明確な詳細はコンピュ
ータシステムの特定構成に加えて実行されるべき機能の
範囲に依存して変化するであろうため、係る構成要素は
ここでは一般的に述べられるにすぎない。

【００４３】図１について説明する。電力サブシステム
１２の主電源回路３２は、壁プラグ（図示せず）のよう
な主ＡＣ電源からＡＣ電力を受け、スイッチ回路３６と
第１及び第２の電力導体２２及び２４とを介して、揮発
性メモリ１６及び制御サブシステム１４に、適当な電圧
及び電流で電力を供給する。主電源３２からの電力は、
また、予備電源３４のバッテリ又は他のエネルギー格納
デバイス（図示せず）を充電するため、及び、スーパバ
イザ回路３８に電力供給するために使用される。以下に
さらに詳細に説明するように、スーパバイザ回路３８
は、主電源又は予備電源を第１の電力線２２、第２の電
力線２４及び第３の電力線２６へ選択的に接続するスイ
ッチ回路３６の作動を制御する。

【００４４】主電源３２及び予備電源３４の詳細は、さ
らに詳しくは説明しない。なぜならば、係る回路はこの
技術において周知であり、当業者は、本発明の詳細につ
いて精通した後、コンピュータシステムの個々の構成に
依存して、制御サブシステム１４、揮発性メモリアレイ
１６及び不揮発性メモリアレイ１８に電力供給するのに
十分な容量を備えた、適当な主電源３２及び予備電源３
４を、容易に設けることができるだろうからである。

【００４５】スイッチ回路３６の詳細は、図７において
最もよく理解される。本質的に、スイッチ回路３６は、
３つのスイッチ８０、８４及び８６を具備し、それら
は、主電源３２又は予備電源３４のいずれかを、第１、
第２及び第３の電力導体２２、２４及び２６それぞれの
いろいろな組み合わせに選択的に接続するものである。
注意すべきことは、これら３つのスイッチ８０、８４及
び８６が、簡略化のために図７においては概略形で示さ
れていることである。実際には、係るスイッチ８０、８
４及び８６は、簡単な機械的リレーからトランジスタ又
は等価のデバイスのような半導体部品に及ぶどんなもの
でも可能であろうし、ここに述べるようなスイッチング
機能を実行する適当なデバイスの選択は、本発明の詳細
に精通し、コンピュータシステムの個々の電力要件に依
存することで、当業者にとって明白となろう。それ故、
本発明では、スイッチ８０、８４及び８６のスイッチン
グ機能を実行するものが、機械的リレー又は半導体部品
のいずれかに限定されると解されてはならない。

【００４６】主／予備選択スイッチ８０、第２のスイッ
チ８４及び第３のスイッチ８６の位置は、制御バス４４
の複数の線を介してスーパバイザ回路３８によって制御
される。主／予備スイッチ８０は、主電力線４０又は予
備電力線４２のいずれかを選択することにより、主電源
３２又は予備電源３４のどちらがシステムの電力源にな
るかを選択する。システムに対する出力電力線の選択
は、第２のスイッチ８４及び第３のスイッチ８６を用い
てなされる。これらのスイッチ８４及び８６は、制御バ
ス４４の別個の線によって独立して制御され、第２の電
力線２４又は第３の電力線２６が、それぞれ、常に接続
される第１の電力線２２と共に、主電力線４０又は予備
電力線４２のいずれか（スイッチ８０の位置に依存す
る）に接続されるかどうかを決定する。従って、主電源
３２からの電力が中断し、予備電源３４がシステムに電
力供給するために選択されると、電力線２２、２４及び
２６の内の１つ、２つ又は３つ全てが、システム１０が
電力負荷シーケンス７４、７６又は７８のどれにあるか
に依存して通電されうる。

【００４７】スーパバイザ回路３８は、図８において最
もよく理解され、電力損失検出回路８８、予備電力感知
回路９０及びタイムアウト検出回路９２を含んでおり、
各々は以下に説明される。本質的に、スーパバイザ回路
３８は、各システム電源（すなわち主電源３２と予備電
源３４）を監視し、制御バス４４を介してスイッチ回路
３６内のスイッチ８０、８４及び８６の位置を制御する
スイッチ制御信号を生成する。

【００４８】電力損失検出回路８８は、主電力線４０を
介して主電源３２を監視する。電力の中断が検出される
と、電力損失検出回路８８は、制御バス４４を介してス
イッチ回路３６にスイッチ制御信号を送り、また、電源
状態線３０を介して制御サブシステム１４に状態情報を
送る。ツェナーダイオード２０２は、主電力線４０上の
電圧と比較するための基準電圧を与え、また、キャパシ
タ２０４は、電力損失にただちに従う設定レベルに該基
準電圧を保つべく援助する。主電源３２による正常動作
の間、比較器２０６の出力電圧は正であり、それによっ
てトランジスタ２０８はターンオン状態に、そして電源
状態線３０の電圧は「ロウ」（論理レベル０）に保持さ
れる。主電力線４０の電圧が基準電圧以下のレベルに降
下し、電力異常を示すと、比較器２０６の出力電圧は正
から負に変化し、トランジスタ２０８をターンオフさ
せ、そのため、電源状態線３０は「ハイ」（論理レベル
１）となり、主電源３２の損失を示す。

【００４９】予備電力感知回路９０は、予備電力線４２
を介して予備電源３４の電圧を監視する。予備電源３４
のストレージバッテリがほとんど使い果たされたことを
示す低電圧状態が検出されると、制御信号が制御バス４
４を介してスイッチ回路３６に送られ、また、状態信号
が電源状態線３０を介して制御サブシステム１４に送ら
れるので、システム１０は、予備バッテリが使い果たさ
れる前にデータ転送プロセスをただちに開始できる。よ
り明確には、第１の電力線２２、第２の電力線２４及び
第３の電力線２６は、それぞれスイッチ８２、８４及び
８６を介して予備電力線４２に全て接続され、制御サブ
システム１４は、揮発性メモリアレイ１６から不揮発性
メモリアレイ１８へのデータ転送を開始し、それによっ
てデータ損失を防止する。

【００５０】予備電力感知回路９０において、ツェナー
ダイオード２１０は、第１の電力線２２上の電圧を監視
する比較器２１２のための基準電圧を作成するのに使用
される。第１の電力線２２は、正常作動中には主電源３
２によって、電力異常中には予備電源３４によって供給
されるので、比較器２１２は、正常作動中さえも予備電
源３４の状態を監視する。予備電力線４２上の電圧を減
少させて、比較器２１２による比較のための「安全最小
電圧レベル」を作成するために、抵抗器２１４、２１６
のような適当な抵抗器が必要であろう。すなわち、予備
電源３４内の所与のバッテリは、データ転送プロセスを
まさしく安全に完了させるのに十分なエネルギーがバッ
テリに残されているのみである安全最小電圧レベルに達
するまで、電力シーケンス７４又は低減電力シーケンス
７６のいずれかで、システム１０に電力供給する。もち
ろん、特定の安全最小電圧レベルは、予備電源内のバッ
テリの個々の放電曲線に依存し、また、電力負荷シーケ
ンス７８の間にデータ転送プロセスを完了するのにシス
テム１０の各種構成要素が必要とするエネルギーに依存
する。しかしながら、係る安全最小電圧の決定は、当業
者にとってはこれらの因子に基づいて明白なものであろ
うし、そのような当業者は、抵抗器２１４及び２１６の
適当な値を選択して、該安全最小電圧を基準電圧として
備えた比較器２１２を設けることができるであろう。最
終的に、帰還抵抗器２１８は、比較器２１２のスイッチ
ングにヒステリシスを与える。

【００５１】予備電源３４の電圧（線４２上で感知され
る）が安全最小電圧レベルを越えている時、比較器２１
２の出力は正となり、かくしてトランジスタ２２０をタ
ーンオンし、電源状態線３０を「ロウ」（論理レベル
０）に駆動する。予備電源の電圧が所定の安全最小電圧
レベル以下に落ちると、比較器２１２の出力は負とな
り、かくしてトランジスタ２２０をターンオフし、電源
状態線３０を「ハイ」（論理レベル１）に駆動する。

【００５２】タイムアウト検出回路９２は、電力損失検
出回路８８によって電力損失が検出された時に、電源状
態線３０によってイネーブルされる。主電力線４０上の
電圧が許容レベルにある限り、感知線３０の電圧レベル
は「ロウ」（論理レベル０）であり、これはフリップフ
ロップ２２２及び２２４をリセット状態に保持する。こ
れは、主／予備選択スイッチ８０及び第２のスイッチ８
４を制御する、制御バス４４の２つの線上の制御信号を
設定する。正常作動中、主電力スイッチ８０は、主電源
を選択し、第２の電力スイッチ８４は活性化され、そし
て第３の電力スイッチ８６は不活性化される。

【００５３】ツェナーダイオード２０２によって設定さ
れた基準レベル以下に主電源３２の電圧が降下し、電力
異常を示すと、電源状態線３０は「ハイ」（論理レベル
１）となり、スイッチ回路３６のスイッチ８０は、予備
電源３４を第１の電力線２２及び第２の電力線２４に接
続する。制御線４４の残りは、状態線３０を介しタイマ
群５２から１本の制御線によってフリップフロップ２２
４にクロックが入力して、時限(time period) ７４がタ
イムアウトになったことが示されるまで、同じ状態に留
まる。この時、第２の電力スイッチ８４のための選択線
４４がロウとなり、これは、スイッチ８４を非活性化
し、そして、第２の電力バス２４から電力を除去する。
システムは、状態線３０を介しタイマ群５２から１本の
制御線によってフリップフロップ２２２にクロックが入
力して、時限(time period) ７６が切れたことが示され
るまで、この状態に留まる。シーケンス７６が切れた
時、第２のスイッチ８４及び第３のスイッチ８６のため
の制御線４４がハイとなり、かくして、これらのスイッ
チを活性化し、予備電力を第２及び第３の電力線２４及
び２６の双方それぞれに接続する。スイッチ制御線４４
がこの状態に留まっていると、次いで、タイマ回路５２
からの制御線がアクティブとなり、電力スイッチ８０の
ための制御線をロウ状態に強制し、このロウ状態は、主
電源を選択するが、主電源が死んでいるため、システム
をパワーオフする。システムは、こうして時限７８を完
了し、完成電力シーケンスを通過する。

【００５４】注目すべきことに、予備電力感知出力線が
いずれかの時にアクティブとなり、予備電源３４が安全
最小電圧以下に落ちたことが示されると、タイムアウト
検出回路９２は、第２及び第３の電力スイッチ８４及び
８６を閉じ、かくして、第２及び第３の電力線２４、２
６それぞれに電力を供給する。このシーケンスによっ
て、システム１０は、完成電力シーケンス７８にただち
に入り、予備電源３４の電圧が安全最小電圧以下に落ち
る時にはいつでもデータセーブシーケンスを開始でき
る。さらに注目すべきことに、スーパバイザ回路３８全
体が第１の電力線２２によって電力供給され、それによ
ってこの回路３８が常に電力を受けることを保証する。

【００５５】制御サブシステム１４の詳細は、図１を参
照することにより、最もよく理解される。制御サブシス
テム１４の構成要素のほとんどは、通常の周知の構成要
素であって、揮発性メモリ１６に出入りするデータの流
れを制御し、かつ、メモリアドレスバス６４及びデータ
バス６２を介してデータをリフレッシュし保持するのに
必要とされるものである。しかしながら、以下に詳細に
説明するように、制御サブシステム１４は、また、電源
状態線３０を介して電力サブシステム１２の状態を監視
する特別な回路及び論理を含み、主電源３２の中断がい
つあったかを決定する。このような特別の構成要素は、
後に詳細に説明する。

【００５６】本質的に、制御サブシステム１４の作動
は、マイクロプロセッサ６０によって制御され、マイク
ロプロセッサ６０は、データ保護システム１０の状態
（すなわち、システムが電力損失シーケンス７４、７６
又は７８のいずれにあるか）を決定し、該状態の結果に
基づいて応答を送るものである。マイクロプロセッサ６
０は、状態情報を受信し、バス３０及び６８を介してコ
マンドを与える。マイクロプロセッサ６０を制御するプ
ログラムは、周知のように、データバス６８を介してマ
イクロプロセッサ６０と通信するＲＯＭ（リード・オン
リー・メモリ）５４に格納される。

【００５７】クロック５０は、クロック信号制御線６６
を介して、マイクロプロセッサ６０、タイマ群５２及び
メモリ制御論理回路４６を同期させる。タイマ群５２
は、複数の通常の周知のタイマを含んでいればよく、そ
れらは、インテリジェントデータ保護システム１０にお
ける個々の事象を計時し、電力負荷シーケンス７６中に
マイクロプロセッサ６０がパワーダウンしても電力バッ
クアップシーケンスの走行を維持するためのものであ
る。割り込み論理回路５８は、例えば、ＡＣ電力損失、
低予備電力、ＥＣＣエラー、ホスト転送パリティエラ
ー、構成初期化問題等のような、エラー又はアテンショ
ン条件が発生した時にマイクロプロセッサ６０に割り込
む。係るプロセッサ割り込み状態情報は、制御バス６８
を介して転送される。割り込み事象表示が、電源状態線
３０を介して割り込み論理回路５８に対してなされる。
構成論理回路５６は、ユーザによるプログラムが可能で
あり、上述のように、ユーザが自分の要求に従ってイン
テリジェントデータ保護システム１０を構成するのを可
能とする。この構成論理回路５６は、割り込み論理回路
５８を介してマイクロプロセッサ６０に割り込み、制御
バス６８を介して通信する。

【００５８】ホストインタフェース論理回路４８は、デ
ータバス２８を介して主すなわちホストのコンピュータ
システム２０と通信する。本質的に、このホストインタ
フェース論理回路４８は、それぞれデータバス２８及び
データバス７０を介して、主コンピュータシステム２０
及びメモリ制御論理回路４６に関するデータ転送を制御
する。そのようなホストインタフェース論理４８の詳細
は、揮発性メモリアレイ１６に加えて主プロセッサ２０
の個々の要件に依存し、本発明の詳細に精通した当業者
にとっては明白であろう。それ故、ホストインタフェー
ス論理回路４８の詳細は、さらには説明しない。

【００５９】メモリ制御論理回路４６の詳細は、図９に
おいて最もよく理解される。図９にブロック図形式で示
される特定のメモリ制御論理回路４６は、半導体ディス
クドライブシステムに使用されるような、ダイナミック
・ランダム・アクセス・メモリ（ＤＲＡＭ）を具備する
揮発性メモリアレイ１６と共に使用するために、特に設
計されたものである。もちろん、当業者にとっては明白
であろうように、揮発性メモリアレイ１６の種々の型又
は構成によって、メモリ制御論理回路４６の設計におい
て相応する変更が必要であろう。

【００６０】ホストインタフェース転送回路９８は、よ
く知られているように、ホストインタフェース論理回路
４８（図１）への、及び、それからのデータ転送を制御
する。該転送の制御は、バス６８上で行われる。データ
転送処理中、アドレスカウンタ群９４には、制御バス６
８を介してそれらの初期値がロードされる。次いで、メ
モリアドレスは、メモリ制御論理回路４６によってデー
タが転送されるのにしたがってインクリメントされる。
アドレスカウンタ群９４のインクリメントは、制御バス
１１０を介してホストインタフェース転送回路９８によ
って制御される。次いで、メモリにおいてアクセスされ
るべき特定のアドレスが、アドレスマルチプレクサ１０
２及びバンク選択回路１０４に供給される。これらの回
路１０２、１０４は、要求されるフォーマットで揮発性
メモリアレイ１６へのアクセスを提供し、メモリアレイ
１６のどのバンクがアクセスされているかを選択する。
メモリアドレス及びバンク選択の信号は、バス６４を介
して供給される。

【００６１】リフレッシュカウンタ回路９６は、ダイナ
ミック・ランダム・アクセス揮発性メモリアレイ１６が
必要とするリフレッシュサイクル間の所要の時限をカウ
ントする。リフレッシュカウンタ９６用のクロック信号
は、クロック信号バス６６によって提供され、リフレッ
シュ要求信号は、バス１１２を介して制御信号生成回路
１０６に送られる。制御信号生成回路１０６は、リフレ
ッシュカウンタ回路９６及びホストインタフェース転送
回路９８から入力を得、いつ制御バス６４を介して揮発
性メモリアレイ１６に適当な制御信号を生成するかを決
定する。この制御信号のタイミングは、バス６６を介し
て入力される。

【００６２】好適な実施例においては、揮発性メモリア
レイ１６のデータは、周知の原理に従って、ＥＣＣ生成
及び検出回路１００によって訂正される。簡単には、こ
のＥＣＣ生成及び検出回路１００は、エラー訂正（ＥＣ
Ｃ）コードを生成し、それをデータと共に、データが揮
発性メモリアレイ１６に書き込まれる時に格納する。デ
ータが揮発性メモリアレイ１６から読み取られる時に
は、格納されたエラー関係ＥＣＣコードに照らして該Ｅ
ＣＣコードがチェックされ、必要であれば、データに対
する訂正がなされる。これらのＥＣＣ信号と実際のデー
タのための、揮発性メモリアレイ１６へのデータ経路
は、データバス６２上にあり、データバス７０を介して
ホストインタフェース論理回路４８に接続する。ＥＣＣ
検出の状態及びＥＣＣ生成の制御は、制御バス６８によ
って処理される。データは、揮発性メモリアレイ１６か
ら、データバス６２、ＥＣＣ生成検出回路１００、デー
タバス７０、ホストインタフェース論理４８及びデータ
バス２８を介して、主コンピュータシステム２０に転送
される。

【００６３】最後に、メモリ制御論理回路４６は、本発
明によれば、また、揮発性メモリアレイの不良メモリセ
ルを予備メモリロケーションにマッピングする予備制御
回路１０８を含んでもよい。そのような予備メモリ制御
回路１０８の例は、同一譲受人の名における同時係属特
許出願（米国）に見いだすことができる。

【００６４】メモリ制御論理４６のこれらの論理回路の
ほとんどは、第２の電力線２４によって電力供給され、
その理由は、そのような「非本質的」回路は、揮発性メ
モリアレイ１６のデータの完全性を維持するのに不要だ
からである。より特定的には、アドレスカウンタ回路９
４、アドレスマルチプレクサ１０２、ホストインタフェ
ース転送回路９８、ＥＣＣ生成及び検出回路１００、予
備制御回路１０８及びバンク選択回路１０４は、全て、
第２の電力線２４から電力供給される。

【００６５】メモリ制御論理回路４６の本質的要素、す
なわち、揮発性メモリアレイのデータを絶えず維持すな
わちリフレッシュするのに必要な要素であって、第１の
電力線２２を介して電力を絶えず供給されねばならない
ものは、リフレッシュカウンタ回路９６と制御信号生成
回路１０６である。

【００６６】これにて、本発明に係るインテリジェント
データ保護システム１０の詳細な説明は終了する。シス
テム１０の詳細は、メモリシステム及び主コンピュータ
システムの構成にいくぶん拘束されることに注意しなけ
ればならない。他のシステム構成は、データ保護システ
ム１０のハードウェア部分又はソフトウェア部分のいず
れかに特定の変更を必要とする可能性があるが、その変
更は、明白であり、本発明の原理に精通した当業者によ
って容易になされるであろう。それ故、本発明は、ここ
に開示及び説明された特定のシステム構成に限定される
ものと解されるべきではない。

【００６７】上記は、本発明の原理を単に例示するもの
と解される。さらに、数多くの修正及び変更が当業者に
おいて容易に発生するため、開示及び説明されたものと
同じ構成及び動作に本発明を限定しないことが要望され
る。従って、全ての適当な修正及び変更は、特許請求の
範囲で定義される本発明の技術範囲内に入るものとして
分類されるであろう。

【００６８】

【発明の効果】本発明は、上記の構成と作用によって、
以下に記載されるような効果を奏する。すなわち、予備
電源に格納された有限のエネルギーをより効率的に利用
する改良型のデータ保護システムが提供される。また、
短時間の停電の間、揮発性メモリシステムに格納された
データをオンライン状態で保持できる改良型のデータ保
護システムが提供される。また、電力制御シーケンスに
従って、予備電源に置かれる電力負荷を自動的に最小限
に抑える改良型のデータ保護システムが提供される。ま
た、予備電源がもはやデータをオンライン状態に保持で
きない時のみ、データを不揮発性メモリへ自動的に転送
する改良型のデータ保護システムが提供される。また、
データが不揮発性メモリへ転送されている最中に電力が
復帰した場合に、迅速かつ正確にデータを揮発性メモリ
に回復する改良型のデータ保護システムが提供される。
さらに、ユーザによりプログラム可能な電力制御シーケ
ンスを有する改良型のデータ保護システムが提供され
る。

【図面の簡単な説明】

【図１】本発明に係るインテリジェントデータ保護シス
テムの略ブロック図であって、電力サブシステムと制御
サブシステムの主要構成要素と、それらの構成要素がど
のように揮発性メモリアレイ、不揮発性メモリアレイ及
び主コンピュータシステムに接続されるかを示す。

【図２】オンライン又は「近」オンライン状態にデータ
を保持しつつ、予備電源の負荷を最小限に抑えるため
に、本インテリジェントデータ保護システムが利用する
電力制御シーケンスのグラフである。

【図３】本発明に係るインテリジェントデータ保護シス
テムが実行する初期パワーオンシーケンスのフローチャ
ートである。

【図４】本インテリジェントデータ保護システムが実行
するアイドルループプロセスのフローチャートである。

【図５】本発明に係るインテリジェントデータ保護シス
テムが実行する電力損失プロセスの詳細フローチャート
である。

【図６】本インテリジェントデータ保護システムが実行
する強制セーブプロセスのフローチャートである。

【図７】図１に示すスイッチ回路の略図であって、どの
ように主電源又は予備電源からの電力が３つの各電力導
体に送られるかを示す。

【図８】図１に示すスーパバイザ回路の詳細ブロック図
であって、電力損失検出回路、予備電力感知回路及びタ
イムアウト検出回路を示す。

【図９】図１に示すメモリ制御論理回路のブロック図で
ある。

【符号の説明】

１０…インテリジェントデータ保護システム１２…電力サブシステム１４…制御サブシステム１６…揮発性メモリ１８…不揮発性メモリ２０…主コンピュータシステム３２…主電源３４…予備電源３６…スイッチ回路３８…スーパバイザ回路４６…メモリ制御論理回路４８…ホストインタフェース論理回路５０…クロック５２…タイマ群５４…ＲＯＭ５６…構成論理回路５８…割り込み論理回路６０…マイクロプロセッサ８８…電力損失検出回路９０…予備電力感知回路９２…タイムアウト検出回路９４…アドレスカウンタ群９６…リフレッシュカウンタ９８…ホストインタフェース転送回路１００…ＥＣＣ生成及び検出回路１０２…アドレスマルチプレクサ１０４…バンク選択回路１０６…制御信号生成回路１０８…予備制御回路

Claims

【特許請求の範囲】

【請求項１】揮発性メモリをアクセスするコンピュー
タのための改良型データ保護システムであって、前記改
良型データ保護システムは、揮発性メモリ電源、予備電
源、該揮発性メモリ電源における中断を感知するセン
サ、補助メモリ、及び制御回路を含むものであり、か
つ、前記改良型データ保護システムは、該制御回路と該揮発性メモリとに接続され、該揮発性メ
モリに格納されたデータの完全性を保持するメモリ保持
手段と、該制御回路と該揮発性メモリとに接続され、該揮発性メ
モリ内のデータを選択的にアクセスするメモリアクセス
手段と、及び、該揮発性メモリ電源が中断している時間の間、該データ
保護システムによって消費される電力を最小限に抑える
ため、電力制御シーケンスに従って、該予備電源から該
揮発性メモリ、該メモリ保持手段、及び該メモリアクセ
ス手段へ電力を選択的に供給する指向手段と、を具備する改良型データ保護システム。
【請求項２】前記メモリアクセス手段は、該揮発性メ
モリ内のデータを選択的にアクセスし、該データを該補
助メモリへ転送するメモリ転送手段を含む、請求項１記
載の改良型データ保護システム。
【請求項３】前記指向手段は、第１の所定時限の間、
該予備電源から該揮発性メモリ、前記メモリ保持手段、
及び前記メモリアクセス手段へ電力を選択的に印加す
る、請求項２記載の改良型データ保護システム。
【請求項４】前記指向手段は、前記第１の所定時限が
過ぎた後、第２の所定時限の間、該予備電源から該揮発
性メモリ及び前記メモリ保持手段へ電力を選択的に印加
する、請求項３記載の改良型データ保護システム。
【請求項５】前記指向手段は、前記第２の所定時限が
過ぎた後、該予備電源から該揮発性メモリ、前記メモリ
保持手段、前記メモリアクセス手段、及び該補助メモリ
へ電力を選択的に印加し、かつ、該揮発性メモリから該
補助メモリへ該データを転送する、請求項４記載の改良
型データ保護システム。
【請求項６】該補助メモリは不揮発性である、請求項
５記載の改良型データ保護システム。
【請求項７】前記指向手段は、該データが該揮発性メ
モリから該補助メモリへ転送された後、該揮発性メモ
リ、前記メモリ保持手段、前記メモリアクセス手段、及
び該補助メモリから該予備電源を切断する、請求項６記
載の改良型データ保護システム。
【請求項８】前記第１の所定時限及び前記第２の所定
時限は、ユーザによって前記指向手段内にプログラムさ
れうる、請求項７記載の改良型データ保護システム。
【請求項９】前記メモリアクセス手段は、前記揮発性
メモリに格納されたデータにおけるビットエラーを検出
するエラー検出及び訂正手段を含む、請求項８記載の改
良型データ保護システム。
【請求項１０】前記指向手段は、該予備電源から該揮
発性メモリ、該補助メモリ、前記メモリ保持手段、及び
前記メモリアクセス手段へ電力を選択的に指向するスイ
ッチ手段を含む、請求項９記載の改良型データ保護シス
テム。
【請求項１１】該センサは、該揮発性メモリ電源における中断を表示する信号を生成
する電力損失検出手段と、該予備電源の状態を感知する予備電力感知手段と、及
び、前記中断信号に応じて前記スイッチ手段を制御するタイ
ムアウト検出手段と、を含む、請求項１０記載の改良型データ保護システム。
【請求項１２】前記指向手段は、前記各所定時限を格納する構成論理手段と、及び、前記構成論理手段に接続されたマイクロプロセッサと、を含む、請求項１１記載の改良型データ保護システム。
【請求項１３】揮発性メモリに格納されコンピュータ
システムによってアクセスされるデータを、該揮発性メ
モリの主電源の中断による故意でない損失から保護する
方法であって、該方法は、該揮発性メモリ電源を監視し、かつその中断を表示する
信号を生成するステップと、該揮発性メモリ電源が中断している時間の間、消費され
る電力を最小限に抑えるために、電力制御シーケンスに
従って、予備電源から該揮発性メモリ、メモリ保持回
路、メモリアクセス回路、及び不揮発性メモリへ予備電
力を選択的に供給するステップと、を具備するデータ保護方法。
【請求項１４】前記予備電力を選択的に供給するステ
ップは、第１の所定時限の間、該揮発性メモリ、該メモ
リ保持回路、及び該メモリアクセス回路へ予備電力を供
給するステップを含む、請求項１３記載のデータ保護方
法。
【請求項１５】前記第１の所定時限が過ぎた後、第２
の所定時限の間、該メモリアクセス回路から、該予備電
源による予備電力を切断するステップを含む、請求項１
４記載のデータ保護方法。
【請求項１６】前記第２の所定時限が過ぎた後、該補
助メモリへ予備電力を接続し、かつ該メモリアクセス回
路へ予備電力を再接続するステップと、及び、該揮発性メモリから該補助メモリへデータを転送するス
テップと、を含む、請求項１５記載のデータ保護方法。
【請求項１７】該データが転送された後、該揮発性メ
モリ、該保持回路、該メモリアクセス回路、及び該補助
メモリから該予備電力を切断するステップを含む、請求
項１６記載のデータ保護方法。
【請求項１８】該揮発性メモリ電源を連続的に監視
し、該揮発性メモリ電源が中断しない場合にはあらゆる
ステップを終結させるステップを含む、請求項１７記載
のデータ保護方法。
【請求項１９】たとえ該データが転送されている間、
該揮発性メモリ電源が中断しない場合でさえも、該揮発
性メモリから該補助メモリへのデータ転送を継続するス
テップを含む、請求項１８記載のデータ保護方法。