JPS58147898A - デ−タ−保持装置 - Google Patents
デ−タ−保持装置Info
- Publication number
- JPS58147898A JPS58147898A JP57030337A JP3033782A JPS58147898A JP S58147898 A JPS58147898 A JP S58147898A JP 57030337 A JP57030337 A JP 57030337A JP 3033782 A JP3033782 A JP 3033782A JP S58147898 A JPS58147898 A JP S58147898A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- power source
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y02B60/1225—
Landscapes
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Stand-By Power Supply Arrangements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発＠紘データー保持装置ＫＩｌｌＬ、％に電源の擺断
時に対しても確実にデーター會保持し続けるデーター保
持装置に関するｔのである９近年、電子ａｍの急速な発
達に伴なって、各ＩＩＩ懐置装電子化される傾向にある
。例えば自動車Ｋｌ＆−いては積算距離針が電子化され
ておｐｌこＯ電子化された積算距離針は単位距離の走行
毎に発生されるパルス信号【ｌ１次カウントすることに
よって検算距離を算出し、この算出龍會懺示部Ｋｉ１字
夛示するものである。そして、このようにｌ１ｌｉｔさ
れた電子積算距離計は、電源かオフされた場合に焚いて
も計数ＩＬｔ−保持し続ける必ＩＩＬかある丸めに、デ
ーター保持装置として不揮発性メモリが用いられている
。
時に対しても確実にデーター會保持し続けるデーター保
持装置に関するｔのである９近年、電子ａｍの急速な発
達に伴なって、各ＩＩＩ懐置装電子化される傾向にある
。例えば自動車Ｋｌ＆−いては積算距離針が電子化され
ておｐｌこＯ電子化された積算距離針は単位距離の走行
毎に発生されるパルス信号【ｌ１次カウントすることに
よって検算距離を算出し、この算出龍會懺示部Ｋｉ１字
夛示するものである。そして、このようにｌ１ｌｉｔさ
れた電子積算距離計は、電源かオフされた場合に焚いて
も計数ＩＬｔ−保持し続ける必ＩＩＬかある丸めに、デ
ーター保持装置として不揮発性メモリが用いられている
。
しかしながら、不揮発性メモＩＪ を用いた場合、積算
距離針等のように算出１［が馳次変化して書き質えが多
くなると、不揮発性メモリの特性上からデーターの保持
峙聞か短かくなってしまい、何かの原因によって多少長
い時間にわたって電Ｉｌが断たれ良場合に保持データー
が消失してしまう問題【有している。
距離針等のように算出１［が馳次変化して書き質えが多
くなると、不揮発性メモリの特性上からデーターの保持
峙聞か短かくなってしまい、何かの原因によって多少長
い時間にわたって電Ｉｌが断たれ良場合に保持データー
が消失してしまう問題【有している。
従って、本ｌｉ＠による目的は、電源が遮断された場合
に使用中のデーター保持装置にかつ長時データー保持装
置ｔＩＩ供するものである。
に使用中のデーター保持装置にかつ長時データー保持装
置ｔＩＩ供するものである。
このような目的【達成する丸めに本発明は、電源の供給
時に於いては、変化するデーターを揮発性のメモ１ＪＫ
ｊ１次書も変えながら保持して使用し、電源の鐘断峙に
は一定時間供給されるバックアップ電源會利用して不揮
発性のメモリに書き込んで保持し、鼻び電源が供給され
た場合にはこの不揮発性メモリに保持されていゐデータ
ー【取シ出して使用するものである。以下、図面を用い
て本発明によるデーター保持装置【詳細に説明する。
時に於いては、変化するデーターを揮発性のメモ１ＪＫ
ｊ１次書も変えながら保持して使用し、電源の鐘断峙に
は一定時間供給されるバックアップ電源會利用して不揮
発性のメモリに書き込んで保持し、鼻び電源が供給され
た場合にはこの不揮発性メモリに保持されていゐデータ
ー【取シ出して使用するものである。以下、図面を用い
て本発明によるデーター保持装置【詳細に説明する。
第１図祉本発明によるデーター保持装置の一実施例會示
す回路図であって、特に車載用の積算距離針に適用した
場合について説明する。１は電源端子であって、図示し
ないキースイッチを介して電源■が供給される。２Ｆｉ
電源鴫子１に供給される電源ｖｔｍ抗３と抵抗４によｐ
＆分して電源ＶＤＤを発生する第１積分回路、５社電源
Ｖの電圧が規定値以下に低下したことｔ検出して電源Ｖ
の断を判別する電源線、断検出回路であって、電源ＶＤ
Ｄ、とアース１％＆ｌＶｃ抵抗＠會介して接続されて基
準電圧Ｖｍ 、を発生する一ツェナーダイオード６１と
１．電、源Ｖとアース間に厘列接続されて電源ｖｔ分圧
する抵抗７，８と、電源ＶＤＤ會動作電・源と、して基
準値■８ と分圧点Ｐの出力電圧ＶＰ とｔｍ抗、９，
１０１介１して取シ込む、ことによル比軟、するコンパ
レータ１１と、こＯ：Ｉンノ臂レータ１１の出力端と抵
抗１０との関＃Ｃ振１絖され九抵抗１２とによって構成
されていゐ、そしてこの場合、通常時に於いてはＶＢ
＜Ｖｐ となるように、分圧用に設けられている抵抗７
，８０ｍが設定されている。１３は電擺切換回路であっ
て、通常時はダイオード１４を介して電ａＶｔ電源ＶＯ
Ｏとしておｐ、電源層断検出ｔａ路ｓｐ電ａｖｔ）ｍ＊
を検出し九時にトランジスタ１５がオンとなって、ダイ
オード１６ｆｆｉ介１て電源ＶＤＤが電源Ｔｏ＜）とし
て出力されるよう５四ｍｇされていゐ、なお、１７Ｆｉ
）ランラスタ１５０ペースと電ａｍ断検出回路５の出力
端との関Ｋｍ絖された抵抗、１８ｔｉ）ランジスタ１５
のニオツタ・ペース聞に接続されたー抗である。
す回路図であって、特に車載用の積算距離針に適用した
場合について説明する。１は電源端子であって、図示し
ないキースイッチを介して電源■が供給される。２Ｆｉ
電源鴫子１に供給される電源ｖｔｍ抗３と抵抗４によｐ
＆分して電源ＶＤＤを発生する第１積分回路、５社電源
Ｖの電圧が規定値以下に低下したことｔ検出して電源Ｖ
の断を判別する電源線、断検出回路であって、電源ＶＤ
Ｄ、とアース１％＆ｌＶｃ抵抗＠會介して接続されて基
準電圧Ｖｍ 、を発生する一ツェナーダイオード６１と
１．電、源Ｖとアース間に厘列接続されて電源ｖｔ分圧
する抵抗７，８と、電源ＶＤＤ會動作電・源と、して基
準値■８ と分圧点Ｐの出力電圧ＶＰ とｔｍ抗、９，
１０１介１して取シ込む、ことによル比軟、するコンパ
レータ１１と、こＯ：Ｉンノ臂レータ１１の出力端と抵
抗１０との関＃Ｃ振１絖され九抵抗１２とによって構成
されていゐ、そしてこの場合、通常時に於いてはＶＢ
＜Ｖｐ となるように、分圧用に設けられている抵抗７
，８０ｍが設定されている。１３は電擺切換回路であっ
て、通常時はダイオード１４を介して電ａＶｔ電源ＶＯ
Ｏとしておｐ、電源層断検出ｔａ路ｓｐ電ａｖｔ）ｍ＊
を検出し九時にトランジスタ１５がオンとなって、ダイ
オード１６ｆｆｉ介１て電源ＶＤＤが電源Ｔｏ＜）とし
て出力されるよう５四ｍｇされていゐ、なお、１７Ｆｉ
）ランラスタ１５０ペースと電ａｍ断検出回路５の出力
端との関Ｋｍ絖された抵抗、１８ｔｉ）ランジスタ１５
のニオツタ・ペース聞に接続されたー抗である。
１９は中央処理装置であって第１積分回１８２から出力
される電源ＶＤＤと電源切換回路１゛３カら出力される
電源Ｖｏｏｔ駆動電駆動電工おル、かつポー）Ｐｌ−Ｐ
νを有している。２０は電源□’ＶＤＤｔ積分すゐ第２
′積分回路てあって、抵□抗２１とコンデンサ２２０厘
゛列体によってＩＩ成されている。２３は第２積分回路
２０の出力λと中央処理装置１９のポートＰ３から発生
さｉる信号Ｂとｔ入力とする排他的゛−−和ゲ’−）、
２“４は′電源Ｖｎｐｔ１１分”ｊル１Ｉ３１１１ｉｉ
ｉ１ｊｌｔ”ｉ′：）テ、抵抗２５とコンデンサ２２０
厘列体によって１ＩＩＩｔされてお夛、その時定数は第
’２８分回路′２Ｑｏ時定数よシも多少大きく設定され
てい”為。企７社電源■ＤＤｔ−電源とすゐＤタイツの
７リツプフロツプ回ｊＩｆあって、第３積分胞路２゛４
の出力０１Ｄ入力とするとともに、＃他的論理和ゲート
２３ ′の出力ＤＩクロック入力ＯＫとしＪがうその
セット出力Ｑが申央鵡理装置１９の余−トＰ１に供給さ
れるように構成されている。２８は電源ＶＤＤによって
作動する不揮発性メモリであって、中央処ｌｌ装置１９
のポー）Ｐ・、Ｐｌに接続されている。なお、中央処理
装置１９はポー） Ｐｓから電源遮断検出回路５の出力
信号Ｅを取り込み、ポートＰ４に供給される単位距離の
走行毎に供給される走行ノ臂ルスＦｔ−Ｊ１次カウント
し、そのカクン）＠ｉｔ走行積算値ＧとしてポートＰＩ
から図示しない嵌示部に供給する。
される電源ＶＤＤと電源切換回路１゛３カら出力される
電源Ｖｏｏｔ駆動電駆動電工おル、かつポー）Ｐｌ−Ｐ
νを有している。２０は電源□’ＶＤＤｔ積分すゐ第２
′積分回路てあって、抵□抗２１とコンデンサ２２０厘
゛列体によってＩＩ成されている。２３は第２積分回路
２０の出力λと中央処理装置１９のポートＰ３から発生
さｉる信号Ｂとｔ入力とする排他的゛−−和ゲ’−）、
２“４は′電源Ｖｎｐｔ１１分”ｊル１Ｉ３１１１ｉｉ
ｉ１ｊｌｔ”ｉ′：）テ、抵抗２５とコンデンサ２２０
厘列体によって１ＩＩＩｔされてお夛、その時定数は第
’２８分回路′２Ｑｏ時定数よシも多少大きく設定され
てい”為。企７社電源■ＤＤｔ−電源とすゐＤタイツの
７リツプフロツプ回ｊＩｆあって、第３積分胞路２゛４
の出力０１Ｄ入力とするとともに、＃他的論理和ゲート
２３ ′の出力ＤＩクロック入力ＯＫとしＪがうその
セット出力Ｑが申央鵡理装置１９の余−トＰ１に供給さ
れるように構成されている。２８は電源ＶＤＤによって
作動する不揮発性メモリであって、中央処ｌｌ装置１９
のポー）Ｐ・、Ｐｌに接続されている。なお、中央処理
装置１９はポー） Ｐｓから電源遮断検出回路５の出力
信号Ｅを取り込み、ポートＰ４に供給される単位距離の
走行毎に供給される走行ノ臂ルスＦｔ−Ｊ１次カウント
し、そのカクン）＠ｉｔ走行積算値ＧとしてポートＰＩ
から図示しない嵌示部に供給する。
このように構成されたデーター保持装置に於いて１時点
ｔｌに於いて図示しないキースイッチが閉じられると、
電源端子１に供給される電源Ｖが第２図に示すように急
激に電圧＋Ｖとなる。
ｔｌに於いて図示しないキースイッチが閉じられると、
電源端子１に供給される電源Ｖが第２図に示すように急
激に電圧＋Ｖとなる。
このようにして、電源Ｖが上昇すると、この電源■を積
分する第１積分回路２の出力電圧ＶＤＤが抵抗３とコン
デンサ４の値によって決定される時定数に対応して！２
図（ｂ）に示すように徐々に上昇する。
分する第１積分回路２の出力電圧ＶＤＤが抵抗３とコン
デンサ４の値によって決定される時定数に対応して！２
図（ｂ）に示すように徐々に上昇する。
そして、この電源ＶＤＤが上昇すると、この電源ＶＤＤ
を積分する第２．第３積分回路２０．２４の積分出力も
第２図（ｄＪ （＠） Ｋ示すように上昇する。
を積分する第２．第３積分回路２０．２４の積分出力も
第２図（ｄＪ （＠） Ｋ示すように上昇する。
一方、電源遮断機出回＠Ｓは、電ＩＩＶの上昇と同時に
その分圧点Ｐの分圧出力ＶＰが上昇するために、この分
圧出力ＶＰ管正極入力とするコンパレータ１１の出力８
が“Ｈｌとなって、電源Ｖが供給されていることｔ示す
。そして、このように電源遮断検出回路５の出力１１か
＠Ｈ１になると、トランジスタ１５社逆バイアスされる
ためにオフ状ｍｔ続ける。従って、電源切換回路１３は
グイオーｒｘａ＊介して電源Ｖ【電泳ＶＯＯとして出力
することになる。
その分圧点Ｐの分圧出力ＶＰが上昇するために、この分
圧出力ＶＰ管正極入力とするコンパレータ１１の出力８
が“Ｈｌとなって、電源Ｖが供給されていることｔ示す
。そして、このように電源遮断検出回路５の出力１１か
＠Ｈ１になると、トランジスタ１５社逆バイアスされる
ためにオフ状ｍｔ続ける。従って、電源切換回路１３は
グイオーｒｘａ＊介して電源Ｖ【電泳ＶＯＯとして出力
することになる。
一方、＄１２積分−ｊ１２０の出力大が徐々に上昇する
と、時点ｔ３に於いて排他的論理和ゲート２ ａｏ出力
１１号１１ｓｌｌｚＥ（ｔ）Ｋ示ｊ！５Ｋ”Ｌ”から“
Ｈ”Ｋ反転する。しかし、この時点ｔｌに験いては、第
２積分回路２よシも時定数が大きな＄８３積分回路２４
０出力０扛”Ｌ１状園である丸めに７リップフロップ２
フ社リセット状態を続ける。そして、このようにして電
１４１ＶＤｎとＶＯＯか定格レベルまで上昇すると、は
ぼ時点ｔｓＫ於いて中央Ｉ＆ｍｓ置１９が作動【開始し
て１１！３図に示すプログラムを実行する。中央処理装
置１９Ｆｉまずステップ８ｓＫ於いてポー） ＰｓｔＣ
供給される電源遮断検出回路５の出力信号ｌの状ｍ七判
別する。この場合に於いては、出力信号１は＠Ｈ１とな
っていゐ丸めに、ステップ８３に移行してポートＰ３か
ら出力される信号Ｂ會＠Ｌ’に保持し良状態でステップ
８４に移行する。ステップ８４Ｋｍいて紘、ポー） Ｐ
ｓＫ供給される信号、つま）フリップフロップ回路２７
のセット出力−Ｑから供給される信号Ｏ状ｌＩｔ判別す
みわけであるか、この時点に焚いてｄ’Ｌ”である大め
にステップｋＫ＊いて不揮発性メモリ２８の内ＩＦが貌
み出されてポートＰ、から中央部］ｌ装置１９に取シ込
まれる。そして、不揮発性メモリ２８の内容に対する中
央処理装置１９へＩＩＥ）ＩＩＬ変えか完了すると、ス
テップ８−に於いてポー） Ｐｓから出力される出力信
号１１１１２図（ｅ） Ｋ時点ｔｓで示すように＠Ｈ’
に反転すゐ、出力信号Ｂか１Ｌ”から１Ｈ”になると、
排伽釣論理ゲート２３から出力される出力信号りがＩＩ
２ ＩＩ （ｆ）に示すように“Ｌ”に反転する０次
に、中央Ｊ６１１俟置１９紘ステップ８ｖｆｌＣ焚いて
ポー） ＰｓＯ状ｍｉｔ判別する。
と、時点ｔ３に於いて排他的論理和ゲート２ ａｏ出力
１１号１１ｓｌｌｚＥ（ｔ）Ｋ示ｊ！５Ｋ”Ｌ”から“
Ｈ”Ｋ反転する。しかし、この時点ｔｌに験いては、第
２積分回路２よシも時定数が大きな＄８３積分回路２４
０出力０扛”Ｌ１状園である丸めに７リップフロップ２
フ社リセット状態を続ける。そして、このようにして電
１４１ＶＤｎとＶＯＯか定格レベルまで上昇すると、は
ぼ時点ｔｓＫ於いて中央Ｉ＆ｍｓ置１９が作動【開始し
て１１！３図に示すプログラムを実行する。中央処理装
置１９Ｆｉまずステップ８ｓＫ於いてポー） ＰｓｔＣ
供給される電源遮断検出回路５の出力信号ｌの状ｍ七判
別する。この場合に於いては、出力信号１は＠Ｈ１とな
っていゐ丸めに、ステップ８３に移行してポートＰ３か
ら出力される信号Ｂ會＠Ｌ’に保持し良状態でステップ
８４に移行する。ステップ８４Ｋｍいて紘、ポー） Ｐ
ｓＫ供給される信号、つま）フリップフロップ回路２７
のセット出力−Ｑから供給される信号Ｏ状ｌＩｔ判別す
みわけであるか、この時点に焚いてｄ’Ｌ”である大め
にステップｋＫ＊いて不揮発性メモリ２８の内ＩＦが貌
み出されてポートＰ、から中央部］ｌ装置１９に取シ込
まれる。そして、不揮発性メモリ２８の内容に対する中
央処理装置１９へＩＩＥ）ＩＩＬ変えか完了すると、ス
テップ８−に於いてポー） Ｐｓから出力される出力信
号１１１１２図（ｅ） Ｋ時点ｔｓで示すように＠Ｈ’
に反転すゐ、出力信号Ｂか１Ｌ”から１Ｈ”になると、
排伽釣論理ゲート２３から出力される出力信号りがＩＩ
２ ＩＩ （ｆ）に示すように“Ｌ”に反転する０次
に、中央Ｊ６１１俟置１９紘ステップ８ｖｆｌＣ焚いて
ポー） ＰｓＯ状ｍｉｔ判別する。
この場合、＊ａ積分回路２４の出力信号０は第２１１（
ｄ）に示すように第２１Ｉ分回路２０の出力信号ムに対
して多少遅れて上昇する関係上、フリップフロップ回路
２７のＤ入力信号Ｆｉｌ！２図−）に１．／で示すよう
に、りｐツク入力ＯＫ ＶＣ供給される信号りが＠Ｈ１
に反転する時点ｔｌよシも多少遅れて１Ｈ”となってい
る、従って、Ｄタイプのツリツブフロップ回路２７は、
クロック入力ＯＫに供給される＃他的論理回路２３の出
力信号りか立ち上るまでトリガされることはなく、七の
セット出力−ＱｔＰらポー） Ｐｉに供給される信号線
＠Ｌ１状ｍＩｔ続けることに唸る。ｌＥって、中央処理
装置１９社ステップ８１に移行されてポー ） ｐｍの
信号が判別される。この場合、ポートＰ３は前述した場
合と同様に＠Ｈｍとなっているえめに、ステップ８謬に
移行されてポー） Ｐａから出力される出力信号Ｂが１
８２ ｒｌＡ （ｅ）に時点ｔ４で示すように＠Ｌ”に
反転される。出力信号Ｂか＠Ｌ′″に反転されると、排
他的論理ゲート２３の出力信号りが第２図（ｆＪに示す
ように“Ｈ”となるために、この出力信号りをクロック
入力ＯＫとするフリップフロップ回路２７が出力信号り
の立ち上９時点ｔ４ に於いてセットされる。従って、
ボートＰ１ に供給されるフリップフロップ回路２７０
セツト出力Ｑは第２図（ｇ）に時点ｔ４に於いて示すよ
うに“Ｌ”からａ Ｈａｔに反転する。この結果、第３
図に示すステップ８４の判別はイエスとなシ、これに伴
なってステップ８６に移行される。ステップ８．に於い
てはポートＰ、から出力される出力信号Ｂを第２図（、
）に時点ｔｇで示すように“Ｈ”に反転されｔ後にステ
ップＳ。
ｄ）に示すように第２１Ｉ分回路２０の出力信号ムに対
して多少遅れて上昇する関係上、フリップフロップ回路
２７のＤ入力信号Ｆｉｌ！２図−）に１．／で示すよう
に、りｐツク入力ＯＫ ＶＣ供給される信号りが＠Ｈ１
に反転する時点ｔｌよシも多少遅れて１Ｈ”となってい
る、従って、Ｄタイプのツリツブフロップ回路２７は、
クロック入力ＯＫに供給される＃他的論理回路２３の出
力信号りか立ち上るまでトリガされることはなく、七の
セット出力−ＱｔＰらポー） Ｐｉに供給される信号線
＠Ｌ１状ｍＩｔ続けることに唸る。ｌＥって、中央処理
装置１９社ステップ８１に移行されてポー ） ｐｍの
信号が判別される。この場合、ポートＰ３は前述した場
合と同様に＠Ｈｍとなっているえめに、ステップ８謬に
移行されてポー） Ｐａから出力される出力信号Ｂが１
８２ ｒｌＡ （ｅ）に時点ｔ４で示すように＠Ｌ”に
反転される。出力信号Ｂか＠Ｌ′″に反転されると、排
他的論理ゲート２３の出力信号りが第２図（ｆＪに示す
ように“Ｈ”となるために、この出力信号りをクロック
入力ＯＫとするフリップフロップ回路２７が出力信号り
の立ち上９時点ｔ４ に於いてセットされる。従って、
ボートＰ１ に供給されるフリップフロップ回路２７０
セツト出力Ｑは第２図（ｇ）に時点ｔ４に於いて示すよ
うに“Ｌ”からａ Ｈａｔに反転する。この結果、第３
図に示すステップ８４の判別はイエスとなシ、これに伴
なってステップ８６に移行される。ステップ８．に於い
てはポートＰ、から出力される出力信号Ｂを第２図（、
）に時点ｔｇで示すように“Ｈ”に反転されｔ後にステ
ップＳ。
に於いてポー）Ｐｓの状態が判別される。この場合、７
リツプフロツプ回路２７は一度セットされると、その状
ＪＩＩを保持し続けることになるために、中央処理装置
１９はステップ８−に移行する。そして、このステップ
Ｓ・に於いては、ステップ８愈に於いて不揮発性メモリ
２８から読み出して内部メモリに記憶されているデータ
ーに、ポーートＰ４に供給される走行ノ臂ルスＰｔ−順
次加算する処理【実行し、その加算結果を走行積算蓋Ｇ
としてポートＰｌから図示しない表示部に供給してう示
させる。そして、以後に於いてはステップ８１゜８８
＊ ８４ ｓ ８藝、′Ｓフ、Ｓｌのループで実行処理
か順次行なわれる。
リツプフロツプ回路２７は一度セットされると、その状
ＪＩＩを保持し続けることになるために、中央処理装置
１９はステップ８−に移行する。そして、このステップ
Ｓ・に於いては、ステップ８愈に於いて不揮発性メモリ
２８から読み出して内部メモリに記憶されているデータ
ーに、ポーートＰ４に供給される走行ノ臂ルスＰｔ−順
次加算する処理【実行し、その加算結果を走行積算蓋Ｇ
としてポートＰｌから図示しない表示部に供給してう示
させる。そして、以後に於いてはステップ８１゜８８
＊ ８４ ｓ ８藝、′Ｓフ、Ｓｌのループで実行処理
か順次行なわれる。
次に、図示しないキースイッチのオフ動作あるい框何か
の原因による電源の断が生ずると、電源亀子ＩＫ供給さ
れる電源Ｖか８８４図−）に時点ｔｌで示すように断と
なる。この結果、＃！ｌ積分回路ｚｔＰら出力される電
源ＶＤＤは、第４図（ｂ）に時点ｔ１以後で示すように
徐々に下降する。また、亀Ｉｌｖか時点ｔ１に於いて断
になると、電源ｖｔ−抵抗７，８によって分圧し九Ｐ点
の電位ＶＰも急激に零となる。一方、ツェナーダイオー
ド６ａには８に４図（ｂ） Ｋ示すように徐々にレベル
低下する電源ＶＤＤが供給されていゐ喪めに、コンパレ
ータ１１の出力信号８は１ｌＢ４図（ｃ） Ｋ示すよう
に、電源Ｖの断と同時に＠Ｌ”となる。そして、このｔ
ｗｔｍ断検出−路５の出力信号Ｅが１Ｌ”になると、ト
ランジスタ１５がオンとなって、徐々にレベル低下して
いる電ｌ＃１ｖＤＤがダイオードｉ１１介して電１１１
Ｖｏｏとして１１４図（ｄ） Ｋ示すヨ不揮発性メモリ
２８等に対する電源上確保していることになる。そして
、中央処理装置１９は、籐３図に示すステップＳ１に於
いてボートＰ、が１Ｌ＃となつ九ことｔ検出すると、ス
テップ８ｓＫ移行して、最新Ｏｆ！行積算籠Ｇ’ｌポー
トＰ、から・不揮発性メモリ２８に供給して書書込むこ
とによル保持する。
の原因による電源の断が生ずると、電源亀子ＩＫ供給さ
れる電源Ｖか８８４図−）に時点ｔｌで示すように断と
なる。この結果、＃！ｌ積分回路ｚｔＰら出力される電
源ＶＤＤは、第４図（ｂ）に時点ｔ１以後で示すように
徐々に下降する。また、亀Ｉｌｖか時点ｔ１に於いて断
になると、電源ｖｔ−抵抗７，８によって分圧し九Ｐ点
の電位ＶＰも急激に零となる。一方、ツェナーダイオー
ド６ａには８に４図（ｂ） Ｋ示すように徐々にレベル
低下する電源ＶＤＤが供給されていゐ喪めに、コンパレ
ータ１１の出力信号８は１ｌＢ４図（ｃ） Ｋ示すよう
に、電源Ｖの断と同時に＠Ｌ”となる。そして、このｔ
ｗｔｍ断検出−路５の出力信号Ｅが１Ｌ”になると、ト
ランジスタ１５がオンとなって、徐々にレベル低下して
いる電ｌ＃１ｖＤＤがダイオードｉ１１介して電１１１
Ｖｏｏとして１１４図（ｄ） Ｋ示すヨ不揮発性メモリ
２８等に対する電源上確保していることになる。そして
、中央処理装置１９は、籐３図に示すステップＳ１に於
いてボートＰ、が１Ｌ＃となつ九ことｔ検出すると、ス
テップ８ｓＫ移行して、最新Ｏｆ！行積算籠Ｇ’ｌポー
トＰ、から・不揮発性メモリ２８に供給して書書込むこ
とによル保持する。
以上説−したように、本発明によるデーター保持装置け
、通常時には中央処理装置１９の内部メモリにデーター
を記憶させながら各種の処理を行ない、電源が断になる
と同時にノ々ツクアップ電源會用いてデーターを不揮発
性メモリに移して保持し続けさせることになる。この九
めに、不揮発性メ％すに対する書會込み回数か大−に減
少されることになル、これに伴なって不揮発性メモ９０
保持時間の短ｌＩが防止されて確実な保持が行なわれる
仁とになる。
、通常時には中央処理装置１９の内部メモリにデーター
を記憶させながら各種の処理を行ない、電源が断になる
と同時にノ々ツクアップ電源會用いてデーターを不揮発
性メモリに移して保持し続けさせることになる。この九
めに、不揮発性メ％すに対する書會込み回数か大−に減
少されることになル、これに伴なって不揮発性メモ９０
保持時間の短ｌＩが防止されて確実な保持が行なわれる
仁とになる。
ｍ１ｍ１は本発明によるデーター保持装置の一夾施ｉｐ
Ｈｔ示す回路図、ｌＩ２図、１８４図は第１図に示す回
路の各部動作＃Ｌ形図、飄３図り課１図に示す回路の動
作１示すフローチャートｗＡ讐ある。 ２・・・臨１積分回路、ト・・電源鐘断検出回路、１３
・・・電源切換回路、１１’−・・中央処理装置、ｇｏ
、ｚ４−・・ｊ１２．第３槍分回路、２３・・・＃伽的
論理和ゲート、２７・・・□フリッゾフロップｉ路、２
８・・・不揮発性メモリ、゛ −゛＼
Ｈｔ示す回路図、ｌＩ２図、１８４図は第１図に示す回
路の各部動作＃Ｌ形図、飄３図り課１図に示す回路の動
作１示すフローチャートｗＡ讐ある。 ２・・・臨１積分回路、ト・・電源鐘断検出回路、１３
・・・電源切換回路、１１’−・・中央処理装置、ｇｏ
、ｚ４−・・ｊ１２．第３槍分回路、２３・・・＃伽的
論理和ゲート、２７・・・□フリッゾフロップｉ路、２
８・・・不揮発性メモリ、゛ −゛＼
Claims (1)
- （１） 電ｓｖ’を入力として積分することによシミ
１１１ＶＤＤ音出力するａｌｌ積分回路と、前記電泳Ｖ
ＤＤ會用いて発生され九基準電圧と前記電源ＶＫ関連し
え、電圧【比較丁ゐ、ことによｎｔ源ＶＯ題断１検出す
る電源擺断挾出回路と、通常時は上記電源Ｖｔ遥択する
とともに、前配電ａｍ断検出回路の電源断の検出信号の
発生時には前記電１１ＶＤｎｔ選択して電ＩＩ Ｖｏｏ
として出力する電源切換回路と、第１１１分回路よシも
大きな時定数會有して前配電ｌ１Ｖｎｎを積分すゐ第２
積分回路と、１８２１１分回路よりｔ大＊１＊定１１Ｌ
會有する第３積分回路と、前配電１１Ｖｎｎｔｔｉｌと
しかつ前記電源遜断検出回路の出力を入力とするととも
に各部信号に対応して％種の処ｍｔ実行する中央処理装
置と、前記＄１２１１分回路の出力と前記中央処理装置
から供給されるＩｔｌｌＩ４Ｉｉ号會入力とする排他的
論理和ゲートと、ｌＩＩ記亀１１Ｖｎｎｔ電源として作
動するとともに前記第３積分回路の出力ｔＤ大入力し、
かつ前記排他的論理和ゲートの出力音り■ツク入力ＯＫ
としてそのセット出力を前記中央処理装置に供給丁ゐフ
リッゾ７０ツブ回路と、前記電源ＶＤＤによって作動す
るとともに、その入出力１１１１か前記中失処運装置に
接続されえ不揮発性メモリとｔ備え、前記中央ＭＩ１Ｍ
ｔｔ；Ｊ電源纏断検出−電源電断検出電断を検出した時
のみバックアップ作用を有する電源ＶＤＤによって作動
して内部メモリに記憶されているデーターｔａ記不揮発
性メモリに書き込むことによｐ、不揮発性メモリに対す
る書き込み回数上減少させ九ことｔ特徴とするデーター
保持装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57030337A JPS58147898A (ja) | 1982-02-26 | 1982-02-26 | デ−タ−保持装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57030337A JPS58147898A (ja) | 1982-02-26 | 1982-02-26 | デ−タ−保持装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58147898A true JPS58147898A (ja) | 1983-09-02 |
| JPS6235709B2 JPS6235709B2 (ja) | 1987-08-03 |
Family
ID=12301002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57030337A Granted JPS58147898A (ja) | 1982-02-26 | 1982-02-26 | デ−タ−保持装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58147898A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6293739A (ja) * | 1985-10-19 | 1987-04-30 | Fujitsu Ltd | プロセツサの内部メモリ保護方式 |
| JPS62278621A (ja) * | 1986-05-27 | 1987-12-03 | Seiko Epson Corp | 電源装置 |
-
1982
- 1982-02-26 JP JP57030337A patent/JPS58147898A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6293739A (ja) * | 1985-10-19 | 1987-04-30 | Fujitsu Ltd | プロセツサの内部メモリ保護方式 |
| JPS62278621A (ja) * | 1986-05-27 | 1987-12-03 | Seiko Epson Corp | 電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6235709B2 (ja) | 1987-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0133843B2 (ja) | ||
| JPS5848924B2 (ja) | 電気制御郵便料金装置 | |
| EP0139770A1 (en) | Electronic odometer | |
| JPS5911998B2 (ja) | デ−タチエツク方式 | |
| JPS58147898A (ja) | デ−タ−保持装置 | |
| JPH01152311A (ja) | 車両用電子式オドトリップメータ | |
| IE53421B1 (en) | A semiconductor read only memory device | |
| JPH05317505A (ja) | 停電時データ処理装置 | |
| JPS6230462B2 (ja) | ||
| EP1383049A2 (en) | Data processor, semiconductor memory device and clock frequency detecting method | |
| JPS60138657A (ja) | デ−タ保持装置 | |
| JPS5979323A (ja) | デ−タ−保持装置 | |
| JP7178970B2 (ja) | 保護継電器 | |
| JPS63244499A (ja) | 半導体装置 | |
| JPS6059597A (ja) | Ｅｅｐｒｏｍへの誤デ−タ書込み防止回路 | |
| JP2809752B2 (ja) | メモリアクセス回路 | |
| JPH0312758A (ja) | 揮発性メモリのデータ消失検知装置 | |
| JPH0113783B2 (ja) | ||
| RU1829039C (ru) | Устройство дл контрол интерфейса ввода-вывода | |
| RU1798792C (ru) | Устройство дл контрол интерфейса ввода-вывода | |
| SU1660007A1 (ru) | Устройство для контроля переходов | |
| JPH0436426B2 (ja) | ||
| JPH01195559A (ja) | 電気機器のバックアップ記憶装置 | |
| JPS6312609Y2 (ja) | ||
| KR840000246B1 (ko) | 에러(error) 처리장치를 갖춘 데이타 처리 시스템 |