JPH10171936A - Ｐｃカード - Google Patents
ＰｃカードInfo
- Publication number
- JPH10171936A JPH10171936A JP8325022A JP32502296A JPH10171936A JP H10171936 A JPH10171936 A JP H10171936A JP 8325022 A JP8325022 A JP 8325022A JP 32502296 A JP32502296 A JP 32502296A JP H10171936 A JPH10171936 A JP H10171936A
- Authority
- JP
- Japan
- Prior art keywords
- card
- power
- information terminal
- memory
- power consumption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】情報端末機に接続して使用されるＰＣカードに
おいて、カードがアイドリング状態での不要電力消費と
それに伴う発熱を低減する。また、ＰＣカードの最大消
費電力が情報端末機の電力供給能力を超えることが無い
ようにする。 【解決手段】カード内の主要部分への電源配線にＦＥＴ
等による電子スイッチを挿入し、アイドリング時の電源
のＯＮ／ＯＦＦ制御を行う。また、アドレス／データ・
バスにスリーステートバッファを挿入することにより上
記電源制御による電源負荷の急激な変化の影響によるＰ
Ｃカードの誤動作を防止している。さらに、ＰＣカード
のメモリの所定のアドレスに当該カードの最大消費電力
を記録しておき、これを読み出して情報端末機の電力供
給能力を超えるカード消費電力の場合には情報端末機側
で警告を表示し、電源遮断等の保護処置が行われる。
おいて、カードがアイドリング状態での不要電力消費と
それに伴う発熱を低減する。また、ＰＣカードの最大消
費電力が情報端末機の電力供給能力を超えることが無い
ようにする。 【解決手段】カード内の主要部分への電源配線にＦＥＴ
等による電子スイッチを挿入し、アイドリング時の電源
のＯＮ／ＯＦＦ制御を行う。また、アドレス／データ・
バスにスリーステートバッファを挿入することにより上
記電源制御による電源負荷の急激な変化の影響によるＰ
Ｃカードの誤動作を防止している。さらに、ＰＣカード
のメモリの所定のアドレスに当該カードの最大消費電力
を記録しておき、これを読み出して情報端末機の電力供
給能力を超えるカード消費電力の場合には情報端末機側
で警告を表示し、電源遮断等の保護処置が行われる。
Description
【０００１】
【発明の属する技術分野】本発明は計算機等情報端末機
に外付けし、データを格納する外部記憶装置や、音源、
映像等の補助信号源として利用されるいわゆるＰＣカー
ドに係り、特に電力消費を低減し得る機能、すなわち省
電力モード、を有するＰＣカードに関するものである。
に外付けし、データを格納する外部記憶装置や、音源、
映像等の補助信号源として利用されるいわゆるＰＣカー
ドに係り、特に電力消費を低減し得る機能、すなわち省
電力モード、を有するＰＣカードに関するものである。
【０００２】
【従来の技術】ＰＣカードが取り扱う内容が複雑になる
につれてカード内の半導体素子の構成規模も大きくな
り、これに伴い消費電力も増加してきた。しかし、従来
のＰＣカードでは、ＰＣカードが装置に装填されている
限り、例えカードがアイドリングの状態にあっても電力
はカード内の全半導体素子に供給されており、ＰＣカー
ド自体の消費電力を軽減する機能、或いは電力消費に伴
う発熱量を軽減する機能は持っていなった。このため、
従来は消費電力を軽減するためには上記ＰＣカードを情
報端末機から引き抜いておく必要があった。
につれてカード内の半導体素子の構成規模も大きくな
り、これに伴い消費電力も増加してきた。しかし、従来
のＰＣカードでは、ＰＣカードが装置に装填されている
限り、例えカードがアイドリングの状態にあっても電力
はカード内の全半導体素子に供給されており、ＰＣカー
ド自体の消費電力を軽減する機能、或いは電力消費に伴
う発熱量を軽減する機能は持っていなった。このため、
従来は消費電力を軽減するためには上記ＰＣカードを情
報端末機から引き抜いておく必要があった。
【０００３】さらに、現在ＰＣカードが消費する電力の
上限に関しては規格が無く、例えば、携帯型情報端末機
のように供給電力が大きく取れない場合には、電源に対
し過負荷状態となりＰＣカードの正常な動作が確保出来
なくなることが懸念された。このため、従来は事前に供
給側と消費側の電力消費を調査し、相互の適合性を確認
する必要があった。
上限に関しては規格が無く、例えば、携帯型情報端末機
のように供給電力が大きく取れない場合には、電源に対
し過負荷状態となりＰＣカードの正常な動作が確保出来
なくなることが懸念された。このため、従来は事前に供
給側と消費側の電力消費を調査し、相互の適合性を確認
する必要があった。
【０００４】
【発明が解決しようとする課題】上記のように、従来の
技術では電力消費を低減し、発熱による影響を軽減する
ためには、その都度上記ＰＣカードを端末機から引き抜
く必要があった。また、ＰＣカードの消費電力に関して
は特に上限を規定する規格が無かったことにより、情報
端末機からの供給電力が不足する場合の動作不良が懸念
され、このため、情報端末機がＰＣカードに十分な電力
を供給し得るものか否かをチェックする必要があった。
技術では電力消費を低減し、発熱による影響を軽減する
ためには、その都度上記ＰＣカードを端末機から引き抜
く必要があった。また、ＰＣカードの消費電力に関して
は特に上限を規定する規格が無かったことにより、情報
端末機からの供給電力が不足する場合の動作不良が懸念
され、このため、情報端末機がＰＣカードに十分な電力
を供給し得るものか否かをチェックする必要があった。
【０００５】本発明においては、上記各問題点を解決
し、ＰＣカードを情報端末機に装填した状態でアイドリ
ング時のＰＣカードの主要部への電源遮断を行ない、ま
た、当該カードの最大消費電力が情報端末機の供給し得
る電力を超えて過負荷になる場合には使用者にこれを知
らせるようにすることを目的とした。
し、ＰＣカードを情報端末機に装填した状態でアイドリ
ング時のＰＣカードの主要部への電源遮断を行ない、ま
た、当該カードの最大消費電力が情報端末機の供給し得
る電力を超えて過負荷になる場合には使用者にこれを知
らせるようにすることを目的とした。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めに、請求項１においては、アイドリング時には情報端
末機から電源遮断の命令を入力し、これによりＰＣカー
ドの動作を制御する部分を残し、これ以外の回路部分の
電源をＯＮ／ＯＦＦする電子スイッチ部を含む電源制御
部を有する構成としており、請求項２においては、上記
アイドリング時に実行される電源のＯＮ／ＯＦＦ動作に
よる信号系への影響を遮断するためにスリーステートバ
ッファが上記カード内のアドレス／データ・バスに挿入
した構成としている。
めに、請求項１においては、アイドリング時には情報端
末機から電源遮断の命令を入力し、これによりＰＣカー
ドの動作を制御する部分を残し、これ以外の回路部分の
電源をＯＮ／ＯＦＦする電子スイッチ部を含む電源制御
部を有する構成としており、請求項２においては、上記
アイドリング時に実行される電源のＯＮ／ＯＦＦ動作に
よる信号系への影響を遮断するためにスリーステートバ
ッファが上記カード内のアドレス／データ・バスに挿入
した構成としている。
【０００７】また、請求項３においては、当該カードの
最大消費電力を上記カード内のメモリの所定のアドレス
に記録しておき、上記カードを情報端末機に接続した際
にこの記録内容を読み出し、上記カードの最大消費電力
が情報端末機の電力供給能力を超える場合には、情報端
末機でこれを表示し、同時にＰＣカードへの電力供給を
停止する等情報機器の保護処置を取る構成としている。
最大消費電力を上記カード内のメモリの所定のアドレス
に記録しておき、上記カードを情報端末機に接続した際
にこの記録内容を読み出し、上記カードの最大消費電力
が情報端末機の電力供給能力を超える場合には、情報端
末機でこれを表示し、同時にＰＣカードへの電力供給を
停止する等情報機器の保護処置を取る構成としている。
【０００８】
【発明の実施の形態】以下、本発明の実施の形態を図に
より説明する。
より説明する。
【０００９】図１は本発明によるＰＣカードの構成を示
す。図１において、特に図示していないが情報端末機か
ら供給される電源はコネクタ１４の電源端子１を経て本
発明によるＰＣカードの電源制御部１３に供給され、Ｐ
Ｃカード内の情報を読み出すためのアドレス／データは
同じくコネクタ１４の端子９を経て上記電源制御部１３
に入力される。電源制御部１３においては、上記情報端
末機から上記電源端子１を経て供給された電源は、上記
電源制御部１３において省電力モードでも供給し続ける
電源出力（ＶＢ）と、省電力モードでは遮断される電源
出力（ＶＡ）とに分割される。上記電源出力ＶＢは常時
接続電源出力配線６を通じてメモリ制御部となる半導体
素子制御部１６に供給され、上記電源出力ＶＡは省電力
モードで電源が遮断されるメモリを構成している半導体
素子１５の電源として省電力モード電源出力配線７を通
じて供給される。また、このメモリを構成している半導
体素子１５には上記情報端末機からアドレス信号、デー
タ信号等がコネクタ１４の端子９及びバス１２を経て供
給されるが、上記電源出力ＶＡのＯＮ／ＯＦＦ動作に伴
う負荷の急激な変化の影響がこれらアドレスおよびデー
タ両信号のバス１２にエラー信号が混入するのを防止す
るため、上記電源制御部１３内に上記電源出力ＶＡのＯ
Ｎ／ＯＦＦ動作に連動して動作する信号遮断回路１０を
バス１２の途中に設けている。
す。図１において、特に図示していないが情報端末機か
ら供給される電源はコネクタ１４の電源端子１を経て本
発明によるＰＣカードの電源制御部１３に供給され、Ｐ
Ｃカード内の情報を読み出すためのアドレス／データは
同じくコネクタ１４の端子９を経て上記電源制御部１３
に入力される。電源制御部１３においては、上記情報端
末機から上記電源端子１を経て供給された電源は、上記
電源制御部１３において省電力モードでも供給し続ける
電源出力（ＶＢ）と、省電力モードでは遮断される電源
出力（ＶＡ）とに分割される。上記電源出力ＶＢは常時
接続電源出力配線６を通じてメモリ制御部となる半導体
素子制御部１６に供給され、上記電源出力ＶＡは省電力
モードで電源が遮断されるメモリを構成している半導体
素子１５の電源として省電力モード電源出力配線７を通
じて供給される。また、このメモリを構成している半導
体素子１５には上記情報端末機からアドレス信号、デー
タ信号等がコネクタ１４の端子９及びバス１２を経て供
給されるが、上記電源出力ＶＡのＯＮ／ＯＦＦ動作に伴
う負荷の急激な変化の影響がこれらアドレスおよびデー
タ両信号のバス１２にエラー信号が混入するのを防止す
るため、上記電源制御部１３内に上記電源出力ＶＡのＯ
Ｎ／ＯＦＦ動作に連動して動作する信号遮断回路１０を
バス１２の途中に設けている。
【００１０】図２は上記電源制御部１３の内部構成を示
したものである。図２において、電源端子１を経て供給
された電力は内蔵のヒューズ２を経てＦＥＴ３のドレイ
ンに接続される。ここでコンデンサ４および５は電源ラ
インに混入してくる雑音成分を除去し、同時に省電力モ
ードに対する電源のＯＮ／ＯＦＦ動作に際しての急激な
負荷変動の影響を軽減するためのものである。このＦＥ
Ｔ３のドレイン側から上記電源出力ＶＢが常時接続電源
出力配線６を通じて常時供給されており、ソース側から
は、省電力モードでは電源遮断状態となる上記半導体素
子１５への電源が省電力モード電源出力配線７を通じて
供給される。上記電源出力ＶＡのＯＮ／ＯＦＦ動作はＦ
ＥＴ３のゲートに印加する電圧により制御され、このゲ
ートに印加される制御信号は上記信号遮断回路１０を含
む電源制御部１３内の電源遮断信号発生部１１で発生さ
れる。ここで発生された制御信号は同じ電源制御部１３
内の上記ＦＥＴ３のゲートに供給されると同時に、上記
信号遮断回路１０内のスリーステートバッファに供給さ
れる。このスリーステートバッファにより、電源遮断さ
れることによるアドレス／データ・バス１２へのエラー
信号が混入するのを防止している。すなわち、省電力モ
ードへの切り替えによる電源遮断時には、コネクタ１４
の端子９を通じて入力されるアドレス／データにエラー
信号が混入するしメモリを構成している半導体素子１５
に入力されるのを避けるため、スリーステートバッファ
が上記バス１２の途中に挿入されている。
したものである。図２において、電源端子１を経て供給
された電力は内蔵のヒューズ２を経てＦＥＴ３のドレイ
ンに接続される。ここでコンデンサ４および５は電源ラ
インに混入してくる雑音成分を除去し、同時に省電力モ
ードに対する電源のＯＮ／ＯＦＦ動作に際しての急激な
負荷変動の影響を軽減するためのものである。このＦＥ
Ｔ３のドレイン側から上記電源出力ＶＢが常時接続電源
出力配線６を通じて常時供給されており、ソース側から
は、省電力モードでは電源遮断状態となる上記半導体素
子１５への電源が省電力モード電源出力配線７を通じて
供給される。上記電源出力ＶＡのＯＮ／ＯＦＦ動作はＦ
ＥＴ３のゲートに印加する電圧により制御され、このゲ
ートに印加される制御信号は上記信号遮断回路１０を含
む電源制御部１３内の電源遮断信号発生部１１で発生さ
れる。ここで発生された制御信号は同じ電源制御部１３
内の上記ＦＥＴ３のゲートに供給されると同時に、上記
信号遮断回路１０内のスリーステートバッファに供給さ
れる。このスリーステートバッファにより、電源遮断さ
れることによるアドレス／データ・バス１２へのエラー
信号が混入するのを防止している。すなわち、省電力モ
ードへの切り替えによる電源遮断時には、コネクタ１４
の端子９を通じて入力されるアドレス／データにエラー
信号が混入するしメモリを構成している半導体素子１５
に入力されるのを避けるため、スリーステートバッファ
が上記バス１２の途中に挿入されている。
【００１１】さらに、メモリである上記半導体素子１５
の所定のアドレスに当該ＰＣカードの最大消費電力を記
録しておき、上記情報端末機にカード１７を装填した際
にこれを読み出し、この記録されている最大消費電力が
情報端末機の供給電力を超える場合には、情報端末機側
で警報を表示し、電源を遮断状態にする等の情報端末機
側の電源保護処置が実行される。
の所定のアドレスに当該ＰＣカードの最大消費電力を記
録しておき、上記情報端末機にカード１７を装填した際
にこれを読み出し、この記録されている最大消費電力が
情報端末機の供給電力を超える場合には、情報端末機側
で警報を表示し、電源を遮断状態にする等の情報端末機
側の電源保護処置が実行される。
【００１２】
【発明の効果】以上述べたように、本発明によりＰＣカ
ードを情報端末機に装填したままの状態でカード制御に
必要な部分を残して電源を遮断状態とすることが出来る
ため、信号系に影響を及ぼすこと無くアイドリング状態
での消費電力を大幅に低減することが出来、これにより
不要な発熱も押さえることが出来る。また、ＰＣカード
の最大消費電力を読み出すことにより、特に携帯型情報
端末機の供給可能な最大定格電力を超えたカードを検出
し、使用者に知らせることが出来、情報端末機を保護す
ることが出来る。
ードを情報端末機に装填したままの状態でカード制御に
必要な部分を残して電源を遮断状態とすることが出来る
ため、信号系に影響を及ぼすこと無くアイドリング状態
での消費電力を大幅に低減することが出来、これにより
不要な発熱も押さえることが出来る。また、ＰＣカード
の最大消費電力を読み出すことにより、特に携帯型情報
端末機の供給可能な最大定格電力を超えたカードを検出
し、使用者に知らせることが出来、情報端末機を保護す
ることが出来る。
【図１】本発明によるＰＣカード内の回路構成図。
【図２】本発明における電源制御部の回路構成図。
１ 電源端子 ２ ヒューズ ３ ＦＥＴ ４ 電解コンデンサ ５ セラミックコンデンサ ６ 常時接続電源出力配線 ７ 省電力モード電源出力配線 ９ 端子（アドレス／データ用） １０ 信号遮断回路 １２ 電源遮断される半導体素子用アドレス／デー
タ・バス １３ 電源制御部 １４ コネクタ １５ 半導体素子（メモリ） １６ メモリ制御部 １７ ＰＣカード
タ・バス １３ 電源制御部 １４ コネクタ １５ 半導体素子（メモリ） １６ メモリ制御部 １７ ＰＣカード
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｇ０６Ｆ 3/08 Ｇ０６Ｆ 1/00 ３３２Ｂ Ｇ１１Ｃ 5/00 ３０１ ３４１Ｑ
Claims (3)
- 【請求項１】コネクタにより情報端末機と接続され、メ
モリおよびメモリ制御部を含む半導体素子を有するＰＣ
カードにおいて、上記ＰＣカードが上記情報端末機に接
続されたままの状態でアイドリング時には上記カード状
記憶媒体の動作を制御する部分を残し、これ以外の回路
部分の電源を遮断状態にする電子スイッチ部を含む電源
制御部を有することを特徴とするＰＣカード。 - 【請求項２】コネクタにより情報端末機と接続され、メ
モリおよびメモリ制御部を含む半導体素子を有するＰＣ
カードにおいて、上記アイドリング時に実行される電源
のＯＮ／ＯＦＦ動作による信号系への影響を遮断するた
めスリーステートバッファが上記カード内のアドレス／
データ・バスに挿入されていることを特徴とする請求項
１に記載のＰＣカード。 - 【請求項３】コネクタにより情報端末機と接続され、メ
モリおよびメモリ制御部を含む半導体素子を有するＰＣ
カードにおいて、上記メモリの所定のアドレスに当該カ
ードの最大消費電力が記録されており、この記録内容は
コネクタを経て上記情報端末機で読み出し得ることを特
徴とするＰＣカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8325022A JPH10171936A (ja) | 1996-12-05 | 1996-12-05 | Ｐｃカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8325022A JPH10171936A (ja) | 1996-12-05 | 1996-12-05 | Ｐｃカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10171936A true JPH10171936A (ja) | 1998-06-26 |
Family
ID=18172275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8325022A Withdrawn JPH10171936A (ja) | 1996-12-05 | 1996-12-05 | Ｐｃカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10171936A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007102409A (ja) * | 2005-10-03 | 2007-04-19 | Hitachi Ltd | ストレージシステムの省電力化方法及びストレージシステム |
| WO2009084293A1 (en) * | 2007-12-28 | 2009-07-09 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
-
1996
- 1996-12-05 JP JP8325022A patent/JPH10171936A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007102409A (ja) * | 2005-10-03 | 2007-04-19 | Hitachi Ltd | ストレージシステムの省電力化方法及びストレージシステム |
| WO2009084293A1 (en) * | 2007-12-28 | 2009-07-09 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| JP2009163409A (ja) * | 2007-12-28 | 2009-07-23 | Toshiba Corp | 半導体記憶装置 |
| US20100153625A1 (en) * | 2007-12-28 | 2010-06-17 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| KR101124838B1 (ko) * | 2007-12-28 | 2012-04-12 | 가부시끼가이샤 도시바 | 고체 상태 드라이브 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5016223A (en) | Memory card circuit | |
| JP3302847B2 (ja) | 記憶装置 | |
| US5515539A (en) | Apparatus and method for reducing power consumption by peripheral devices after downloading a program therefrom | |
| EP1271289B1 (en) | Power supply management device and method for a computer equipment having powered I/O ports in standby mode | |
| JPH10171936A (ja) | Ｐｃカード | |
| US6552445B1 (en) | Electronic apparatus and circuit board | |
| US5812861A (en) | Override signal for forcing a powerdown of a flash memory | |
| JP2003022670A (ja) | 半導体集積回路 | |
| JP3720878B2 (ja) | Ｉｃカード | |
| US7360105B2 (en) | Computer peripheral used by being connected to a host computer to reduce power consumption in standby mode | |
| US5797024A (en) | PC card | |
| JPH104568A (ja) | 簡易交換装置のデータ保存回路 | |
| JP2000075968A (ja) | 小型電子機器 | |
| JPH04111011A (ja) | 半導体記憶装置用インタフェイス回路 | |
| JP3011205U (ja) | メモリｉｃ用保護回路 | |
| JP2001203324A (ja) | 集積回路およびその動作制御方法 | |
| JP2655766B2 (ja) | 情報カード | |
| JPS5847599Y2 (ja) | 半導体記憶装置 | |
| JP2900551B2 (ja) | 携帯形半導体記憶装置 | |
| JPH01205257A (ja) | 集積回路 | |
| CN112650384A (zh) | 一种低功耗休眠唤醒控制电路和多电源域的控制电路 | |
| JPH03256108A (ja) | デジタルシステムのリセット回路 | |
| JPS61170987A (ja) | 半導体記憶装置 | |
| JPS63288382A (ja) | メモリーカード | |
| JPS59227094A (ja) | 電子計算機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040302 |