JPS63288382A - メモリーカード - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ワードプロセッサの文書用メモリー等のＯム
用、Ｆム用機器等のメモリーとして使用されるメモリー
カードに関するものである。

従来の技術 従来のメモリーカードの構成を第２図に示す。

第２図で１は入出力端子、２はメモリー制御回路。

３はメモリー、４はメモリーバックアップ制御回路、６
はバックアップ電源、７はデータ信号ライン、８はアド
レス信号ライン、９は制御信号ライン、１０は電源ライ
ンであり、この構成の回路を名刺状のカード内に実装す
ることによりメモリーカードが構成される。

メモリーカードのメモリー容量はメモリー３の構成によ
る。一般的にメモリー３は種々のＲＯＭ。

ＲＡＭ　、メモリー制御回路２はデコーダ、バックアッ
プ電源６は電池、メモリーバックアップ制御回路４は電
源ライン１ｏから電池への充電を防ぐだめのダイオード
である。メモリー容量が１メガビツトのメモリーカード
の１構成例について説明する。メモリー３は２６６キロ
ビツト（８ビツト×３２キロバイト）のスタティックＲ
ＡＭを４個使用する。この様な構成でデータ信号ライン
７は８本となり、入出力端子１から直接メモリー３に接
続される。アドレス信号ラインは全部で１７本（８ビツ
ト×２　＝１メガビット）必要である。

メモリー３はスタティックＲＡＭを４個使っているので
メモリー制御回路２は２−Ｔｏ−４のデコーダとなる。

従って入出力端子１からメモリー３ヘ直接接続されてい
るアドレス信号ライン８は１６本でメモリー制御回路２
に接続されるアドレス信号ライン８ａは２本である。メ
モリー制御回路２から出力されるメモリー制御信号ライ
ン８ｂはデコーダの出力で４本である。

制御信号ライン９は入出力端子１からメモリー３に接続
される（９）と、メモリー制御回路２に接続される（９
ａ）にわかれる。例えば制御信号ライン９はＯＫ（アウ
トプット・イネーブル）、ＷＸ（ライト・イネーブル）
信号であり、９ａはＧＥ（チップ・イネーブル）信号で
ある。電源ライン１ｏはメモリー制御回路２とメモリー
３に接続され、バックアップ電源として電池がダイオー
ドを通して電源ライン１０に接続されている。

メモリーカードのリード・ライトは入出力端子１を通し
て外部機器により制御される。

発明が解決しようとする問題点 しかし従来の方法ではメモリーカードの入出力端子１の
接合が不完全な場合等でメモリーカード内のメモリー３
に電源が印加されていない時や電源電圧がメモリー３の
動作電圧以下に降下した場合はメモリー３にデータを書
き込めなかったり、誤動作により他のアドレスにデータ
を書き込んでしまう事態が発生する。また同時に、外部
機器は制御信号を送り続けるという無意味な動作を続け
、この様な異常事態はデータをリードした時にしか判ら
ないという問題点を有するものであった。

問題点を解決するための手段 本発明は、上記問題点を解決するため、メモリー制御回
路への電源を検出する電源電圧検出回路を設け、この検
出信号をメモリー制御回路と入出力端子に供給する構成
としたものである。

作用 本発明により、メモリー制御回路により電源電圧降下時
にメモリーカード内のメモリーを保護し。

また入出力端子への信号により外部機器に電源電圧降下
の情報を伝えるので上記異常事態をすぐに検知できるも
のとなる。

実施例 本発明のメモリーカードの１構成図を第１図に示す。６
は電源電圧検出回路、１１は検出信号ライン、他は第２
図と同じである。電源電圧が、ある電圧以下に降下した
時に電源電圧検出回路６で検出信号が発生し、この検出
信号により、メモリー制御回路２をディスイネーブルに
することによりメモリー３のリード・ライトを禁止し、
データを保護すると同時に検出信号ライン１１が入出力
端子１から出ているので外部機器に電源電圧が降下した
事を伝えることが出来る。

電源電圧検出回路６の１回路例を第３図に示す。

１２はツェナーダイオード、１３１Ｌ、１３ｂ。

１４．１５は抵抗、１６はＮＰＮ）ランジスタ、１７は
ＰＮＰ）ランジスタである。ＰＮＰ）ランジスタ１７の
エミッタを電源ライン１ｏ、コレクタを検出信号ライン
１１としたものである。今、ツェナーダイオード１２の
ツェナー電圧を３．８マとじた時、ＮＰＮ）ランジスタ
１６のベース・エミッター間電圧が０．７マであるので
、電源ライン１ｏの電圧が４．６マ以上の時、ＮＰＮ　
）ランジスタ１６がオン状態になり抵抗１４を通してＰ
ＮＰトランジスタ１７のペース電流が流れ、ＰＮＰ　）
ランジスタ１７がオン状態になり検出信号ライン１１に
は電源ライン１ｏの電圧からＰＮＰ　）ランジスタ１７
の飽和電圧０．２マを引いた電圧が印加される。電源ラ
イン１ｏの電圧が６マの時、検出信号ライン１１の電圧
は４．８マとなる。電源ライン１ｏの電圧が４．６マ以
下の時、トランジスタ１６．１７はともにオフ状態にな
り、検出信号ライン１１は抵抗１６によりプルダウンさ
れているので検出信号ライン１１の電圧は０マになる。

上記検出信号をメモリー制御信号とした回路例を第４図
ａに示す。１８は２人カオア回路、１９はインバーター
であり、他は第１図と同じである。

メモリー制御回路２は２−Ｔｏ−４のデコーダで例えば
７４Ｈ０１３９である。このデコーダのイネーブル端子
Ｇが°”Ｌ（ロウ）”レベルの時、アドレス信号ライン
８ａの入力条件により出力端子ＹＯ＋”１　＋”２　＋
”５がデコードされ、メモリー制御信号ライン８ｂとな
り、４個のメモリーのうち１個が選択される。イネーブ
ル端子Ｇが°’Ｈ（ハイ）”レベルの時デコーダの出力
端子は全てｔＨ”になり、４個のメモリーはどれも選択
されずリード・ライトが禁止状態になる。Ｃ！信号９１
Ｌを２人力オア回路１８の１人力にし、検出信号ライン
１１をインバーター１９０入力端子に接続し、その出力
端子を２人力オア回路１８の残りの入力端子に接続し、
その出力端子をデコーダのイネーブル端子Ｇに接続した
ものである。Ｃｍ信号９！Ｌ、検出信号ライン１１１Ｌ
、イネーブル端子Ｇの真理値表を第４図すに示す。

電源ライン１ｏの電圧が４．６マ以上の時、検出信号ラ
イン１１２Ｌは１Ｈ”になり、メモリー制御回路２はＣ
Ｉｃ信号９１Ｌにより制御され、外部機器によυ、メモ
リー３のリード・ライトが制御される。電源ライン１ｏ
の電圧が４．６ｖ以下になると検出信号ライン１１＆は
”Ｌ”になり、イネーブル端子０は、ａＸ信号９１Ｌの
状態によらず常に”Ｈ”となり、メモリー３へのリード
・ライトが禁止状態になり、メモリー３内のデータは保
護される０又、検出信号ライン１１１ｋを入出力端子１
の１端子としているので電源電圧が降下した場合、外部
機器に異常事態の発生を伝えることができる。

発明の効果 本発明により電源電圧降下時にメモリー制御回路でメモ
リーのリード・ライトを禁止状態にするのでメモリーの
データを保護することができ、また入出力端子に検出信
号が供給されるので外部機器に電源電圧降下の情報をす
ぐに伝える事が出来、電源電圧が降下した時に外部機器
がメモリーをリード・ライトするだめの制御信号を送り
続けるという無意味な動作をすることがなくなる。

【図面の簡単な説明】

第１図は本発明一実施例のメモリーカードの構成を示す
図、第２図は従来のメモリーカードの構成を示す図、第
３図は電源電圧検出回路の回路図。 第４図ａは検出信号をメモリー制御信号とした回路図、
第４図すは第４図ａの真理値を示す図である。 １・・・・・・入出力端子、２・・・９メモリ一制御回
路、ゴ・・・・・・メモリー、４・・・・・・メモリー
バックアップ制御回路、６・・・・・・バックアップ電
源、６・・・・・・電源電圧検出回路、７・・・・・・
データ信号ライン、８・・・・・・アドレス信号ライン
、９・・・・・・制御信号ライン、１０・・・・・・電
源ライン、１１・・・・・・検出信号ライン、１２・・
・・・・ツェナーダイオード、１３，１４．１５・・・
・・・抵抗、１６・・・・・・ＮＰＮ　）ランジスタ、
１７・・・・・・ＰＮＰ　）ランジスタ、１８・・・・
・・２人力オア回路、１９・・・・・・インバーター。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名／−
−−入出力誦子 ２・−メモリー制＃址浴 ３−ｍ−メモリ− Ｓ−一−バッグアップ位源 ６°−’Ｉ：瀝電圧校出面賂 ７−°−デ°−タ修号ライン ６°°−アドレス信号ライン ９−−一例御修号ライン ／　−一一人出力璃子 ２−−−メモリー制蝉回路 ３−　メモリー ５−一一バッグアップ電涼 ７−・−デ°−タ信号ライン ８−一−アドレス信号うオン ｑ−Ａｌｌ−９名ゼイン １２−−−ツェナータンオード １３ａ、　１３ｂ、　１４．１５−一一港抗第　３　図
　　　　　　　　　　　　１６−−−　ＮＰＮトランジ
ズダ／７−＝ＮＰＮ　トランジスタ

Claims (1)

【特許請求の範囲】
1. 　メモリーと、このメモリーのメモリー制御回路と、こ
   のメモリー制御回路を外部機器で制御するための入出力
   端子とからなり、前記メモリー制御回路への電源を検出
   し、その検出信号をメモリー制御回路と入出力端子に供
   給するメモリー制御回路を設けたメモリーカード。