JPS62143594A - 同期スライサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の分野） 本発明はビデオ処理回路に関する。よシ詳細には、本発
明はテレビジョン及び他のビデオ信号の処理方式のため
の同期スプライサとして使用されるレベル検出器に関す
る。

（発明の概要） 本発明は入力パルスの先導端及び尾端が５０チの振巾レ
ベルを通って生起する時間を正確に確認するための方法
及び装置に関する。本発明の装置は伝達関数１−ｃｏｓ
（ωｔ）を実行する。ここで、ｔは遅延線を通る往復遅
延に等しく、ωは入力信号の各フーリエ成分の角速度で
ある。

一実施例において、加算抵抗及びその加算抵抗のものと
等しい特性インピーダンスを有する遅延線が使用される
。この遅延線の出力は比較器の１つの入力に接続され、
他の入力は上記加算抵抗と遅延線との間の接続点に接続
される。他の実施例は２つの整合遅延線と２つの因子化
回路と加算回路と比較器とを使用して同一の伝達関数を
実現させる。

（従来技術） 数多くのカラービデオの応用において、水平同期の先導
端（時間的に最も速い）とカラーバースト信号の特定の
軸交差との間の時間を知ることが必要である。この時間
は、往々、力２−バースト信号の度の単位についての水
平同期対カラーサブキャリア位相に関連して表わされる
。

同期対サブキャリア位相の正確な測定値をうるためには
水平同期パルスの先導端上の５０優の振巾点を正確に測
定できることが必要である。

この５０％の振巾点は同期パルスのエラジノ生起及び水
平ラインの開始の時間の測定値として定められる。この
同期対サブキャリア位相はテレビジョンスタジオ装置の
信号のためＫＮＴＳＣ’及びＰＡＬ規準において定めら
れておシ、従ってこの位相の正確な測定は極めて重要で
ある。

同期対サブキャリア位相が正確に知られなければならな
い他の理由はビデオテープレコーダのような通信リンク
あるいはチャンネルから入来するノイズを含むビデオ信
号′ｆｅ取扱い、水平及び垂直同期信号、カラーバース
ト及び等化信号のような受信ビデオ信号から元の同期信
号を取出しかつ新たな局部的に発生される同期信号を置
換する多くの異なったビデオの適用である。

これは元の同期信号が、往々、通常はひずみを受けてお
シ、ノイズが存在しかつ他に意図した目的のために使用
され得ないためになされる。

この除去及びｆｊｆ換は、ビデオ（ＦＴ＋−ｊ−が通信
リンクを介して伝達された後におるいはビデオテープレ
コーダを用いるビデオ情報の多数の継続した再生のそれ
ぞれが行なわれた後に適切な同期信号の存在を保障する
。

この除去及び置換技術は商用ビデオテープレコーダのた
めの時間軸補正器の場合のようなすべての種類のビデオ
信号の処理方式において広く使用されている。新たな同
期信号及びバースト信号を正しく挿入するために、元の
信号の同期対サブキャリア位相は正確に知られなければ
ならない。同じ同期対サブキャリア位相関係が維持され
なければ、新たな同期信号の挿入は不正確となる。従っ
て、元の同期対ザブキャリア位相は、通信チャンネルか
ら受けられたビデオ信号に新たな適切に成形された同期
信号の正確な挿入を可能とするために、知られなければ
ならない。

（発明が解決すべき問題点） 本発明は時間軸補正器に使用される時に特に長所を呈す
る。時間軸補正器とは、誤差ｒ取り除きかつそれによ）
適切な信号タイミングを再設定するために、時間軸誤差
を有するビデオ信号を処理する方式である。これを行な
う際に、補正されているビデオ信号は通信チャンネルの
時間軸から時間軸補正器の出力での新たなかつ安定な時
間軸に再時間決めされる。この再時間決めは、通常、通
信チャンネルから得られたビデオ信号のカラーバースト
同期成分及び安定な基準カラーサブキャリア信号から与
えられるタイミング信号の制御下で行なわれる。時間軸
補正器のためのタイミング信号のソースとしてカラーバ
ースト同期成分を用いるために、受信したビデオ信号の
正確な同期対バースト位相を知ってビデオ信号の再時間
決めを行なうために使用される時間軸補正器のメモリの
記憶するアドレスが適切にシーケンス決めされることが
できかつ新たな同期パルスが正しい時間状めされた関係
で出力信号に再挿入されうるようにすることが重要であ
る。

水平同期パルスの５０％の点の正確な期間を知ることが
重要であるような他の応用はパルスジッタを測定しかつ
カラーバーストタイミングを設定することにある。さら
に、すべてのテレビジョン規準は先導端及び尾端の５０
チ振巾点からのパルス巾を規定する。従って、同期パル
ス及び特に水平同期パルスの５０チの点の生起の時間を
正確に測定できることは極めて重要である。

従来技術において、水平同期の先導端の５０−の点は水
平同期パルスのピークレベルのｍ　間の一部にわたって
同期パルスのピークレベルの一連の測定値を取シかつこ
れら測定値の平均を取ることによって測定されていた。

水平ブランキング期間のバンクポーチの一部のレベルの
他の一連の測定値がとられかつそれら測定値の平均が計
算される。ついで、２つの計算された平均が加えられそ
の中間値をとるために半分にされる。この中間値が水平
同期パルスの５０％の振巾点として処理される。

水平同期パルスの５０俤の振巾点を決定するこの技術は
多くの誤差を受けてしまう。このような誤差は同期及び
ブランキングチャンネルの回路の不完全な周波数応答に
より生じ、これにより測定区域の部分の平坦さを破壊す
るオーバーシュートが生じてしまう。このような誤差は
、また、同期及びブランキングチャンネルが不完全なり
Ｃ結合を有する時に測定されるＤＣレベルの突然の変化
に追従しかつ正しく測定するためのサンプル及びホール
ド回路の能力が欠除していることにより生じる。従って
、複合テレビジョン信号に含まれる水平同期パルスのよ
５なパルスの先導端の５０％の振巾点の生起の時間を極
めて高い精度で測定する装置及び方法の必要性が生じる
。

（上記問題点を解決する手段） 本発明はこれらの要請を満たす。広く言えば、本発明は
１−ｃｏｓ（ωｔ）に等し匹伝達関数を有する回路の形
の変換手段を介して入力信号を通過させる装置及び方法
に関する。ここで、ωは入力信号のフーリエ成分の角速
度に等しく、ｔはこの伝達関数を作るために使用される
遅延線による往復遅延の時間に等しい時間である。すな
わち、この伝達関数の値及び各個別のフーリエ成分に対
する減衰はその特定のフーリエ成分の周波数での１−　
ｃｏｓ　（ωｔ）を計算することにより決定されうる。

各フーリエ成分が変換手段により作用されかつその結果
の個々に減衰されたフーリエ成分を互いに加え合わせら
れた後に、その結果の変換された入力信号は、すべての
実際的な目的に対し、特にＤＣレベルで同期信号処理回
路の周波数応答の完全化の程度に独立している特定のパ
ルス形を有するものとなる。入力同期信号のこのように
変換したものは５０％の振巾レベルの同期パルスの先導
端及び尾端の通過の時間での１対の軸交差を有している
。その場合、ＤＣレベルによって分離される軸交差は入
力信号の先導端及び尾端がそれらの５０％・の振巾レベ
ルを通過する際に交差する軸を定める。

好適実施例において変換された出力信号の軸のＤＣレベ
ルである基準レベルに上記変換された信号を比較するこ
とにより、５０％の点を通る同期パルス端の時間は極め
て正確に決定されうる。

第１の実施例において、本発明はαＳｔ（ここで、ｔは
入力での特定のパルス期間に対し第６Ｂ図に記載される
ような波形を与える任意の定数である）に等しい遅延を
有する未成端遅延線とこの遅延線の入力での単一の加算
抵抗とを使用することによって構成される。インピーダ
ンス整合により加算抵抗と遅延線との間の接続部と入力
との間の伝達関数はωＳ（ωｔ）となる。動作にあって
、入力同期パルスは加算抵抗を通過せしめられかつ遅延
線を通る。この遅延線はその出力が差動増幅器の極めて
高いインピーダンスの非反転入力に接続されるような方
向で末成端とされる。この高いインピーダンスは遅延線
のインピーダンスとは整合せず信号を何ら吸収しないた
め、本質的に、差動増幅器の入力に達するエネルギーの
全ては遅延線を通して入力の方向に戻るように反射せし
められる。遅延線を通して戻るように反射せしめられる
この信号は、加算抵抗において入力信号と加算される。

これら両信号は加算抵抗において同じＤＣ減衰を受ける
が、符号は反対である。加算抵抗と遅延線との間の接続
部でのこの結果の信号は２つのレベルを有しかつ入力同
期パルスの５０％のレベルにおいて平らな部分を有する
。その和は差動増幅器の反転入力に与えられる。入力で
の２つの信号の差である差動増幅器の出力は入力信号か
ら伝達関数ｊ　−ｃｏｓ　（ωｔ）により変換される信
号である。出力信号は入来する同期信号の５０優の振巾
点の生起の時間で生じる軸交差を有する。差動増幅器か
らのこの出力信号は、ついで、比較器により、入力パル
スの５０チの振巾点の生起の時間で差動増幅器からの出
力信号で交差せしめられる軸として同じレベルに設定さ
れる基準電圧と比較される。この比較器の出力は、入力
パルスの先導端がその５０％の振巾レベルを通って交差
する時に転移を作る。比較器の出力は入力パルスの尾端
がその５０チの振巾レベルを通って交差する時に他の転
移を作る。

第２の好適実施例において、差動増幅器及び比較器の機
能は１つの比較器において行なわれる。これは比較器が
その特性としてその入力の一方を他方から引算するため
である。加算抵抗と遅延線との間の接続部（加算点）で
の２つのレベル信号と遅延された入力パルスとを比較す
ることにより、遅延された入力同期パルスの先導端が加
算点でその信号の平坦な部分のレベルまで上昇する時間
で入力の転移となる。遅延された同期パルスの尾端が加
算点における信号の平坦部のレベルまで下がる時に他の
転移が生じる。加算点での平坦部が伝達関数を性質にょ
シ５０％のレベルとなるため、遅延された同期パルスの
両端での５０チのレベルの生起の時間にこれら転移が生
じる。

変換された波形の特性のため、比較器の出力にある「あ
いまいな」領域が生じる。すなわちコノ「アイまいな」
領域においては、比較器の出力が論理１であるかあるい
は論理０であるかを知ることができない。これら「あめ
まいな」領域は、その後の処理のため当該転移の意図し
た時間の間比較器の出力を可能化すべく「ウィンドウ」
パルスを発生するために論理回路と組み合わせて同期発
生器を使用することＫよ）除去される。「ウィンドウ」
の外側の時間の間の何らかの転移は比較器の出力に生じ
ないようにされる。「ウィンドウ」波形は入力波形の先
導端及び尾端の５０％のレベルでの上述した転移を「取
シ込む」パルス持続時間を有する２乗波パルスである。

これら「ウィンドウ」パルスは、実際の５０％の点を同
期先導端及び尾端が通ることが期待される時の時間の間
でのみ比較器の出力を可能化しかつ変換された入力波形
の「あいまいな」領域の間比較器出力を無能化するため
に使用される。

（発明の作用） 簡単に言えば、本発明は同期及びブランキングチャンネ
ルあるいは他の信号処理回路の回路周波数応答の完全性
の程度すなわち完全度と独立な５０％のレベルを入力パ
ルスの先導端及び尾端の交差の実際の時間を検出する装
置及び方法である。本発明の全ての実施例はこの特性に
対して伝達関数１−ｃｏｓ（ωｔ）のそれらの構成に維
存する。この伝達関数の性質のために、互いにあるいは
比較器のあらかじめ定められた基準レベル（実施例によ
り）に適切に比較されると、入力パルスの先導端及び尾
端での５０％のレベルの生起の時間で転移を生じさせる
信号がパルス入力に応じて発生される。本発明において
は、ブランキングレベルの平均ＤＣレベル及び同期パル
スの平均ＤＣレベルを測定して、これら２つの平均を加
算しついで同期の５０％の振巾レベルを与えるようにす
るために７にするようなサンプル及びホールド回路を使
用しない、このため、ＤＣレベルの急速な変化を追従す
ることができないサンプル及びホールド回路が測定値の
誤差を生じさせてしまうという危険性が本発明の構成で
は存在しない、基本的には、本発明が従来技術において
なされていたような同期及びブランキングレベルのＤＣ
測定を行なわないために、上述したオーバーシュートに
より生ぜしめられる不正確さを無くする。

（実施例の説明） 第１図は、背景技術を説明するため、水平ブランキング
パルス、水平同期パルス及びブランキングパルスのバッ
クポーチに重畳したカラーバースト信号からなる典型的
な複合カラー同期信号を示す。

第２図は、水平同期パルスにノイズ及びオ−バーシュー
トが存在するような典型的な水平ブランキング期間（間
隔）の同期信号の５０チの振巾レベルを計算するための
従来技術を示す。

第２図に示される信号は、第１図の信号が低域フィルタ
を通されてカラーバーストをろ波してしまったものに対
応する。水平同期パルスのピークレベルの一連の測定値
は一連の点として示されている。同様最少同期パルスレ
ベルであるピークブランキングレベルの測定値の列はブ
ランキングパルスのバックポーチでの一連の点として示
されている。上述したように、各測定値列の平均が計算
され、２つの平均が加算されて水平同期パルスの２つの
エツジの５０％のレベルを決定するためにｉにされる。

これら計算した振巾レベル及び実際の５０チの振巾レベ
ルは第２図に表わされている。

水平同期パルスあるいは真中の他の形式の同期信号の５
０％の振巾レベルを決定するこの技術は多くの誤差を受
けてしまう。最初に、第２図に示されるように、複合信
号に真中のオーバーシュートあるいはノイズがあれは、
この所望しないエネルギーのあるものは測定域に入って
しまい、測定値の全であるいはいくつかを上昇あるいは
低下させ、それにより計算された平均レベルに誤差を生
じさせ、これは計算された５０チの振巾レベルの誤差と
なってしまう。これは、特に、同期パルスの幅が小さい
ため同期パルスのピークレベルでとられた測定値に対し
て言いうる。すなわちこれは測定域が小さくかつ同期信
号の先導端近くのオーバーシュート領域で重なってしま
うためである。計算した５０チのレベルと実際の５０−
のレベルとの間の偏差のため、画像ラインの開始の生起
の計算された時間の誤差と計算した同期対バースト位相
の誤差とになってしまう。

このような誤差は、同期パルスの形が平坦ではないすな
わち不完全な周波数応答を有する同期及びプランキジグ
チヤンネルを有する方式において生じてしまうようなひ
ずみとなるならばよシ大きくなってしまう。ひずみが先
導端のスロープを変えると、計算された５０優の同期レ
ベル及び実際の５０チの同期レベル間の差が導入されて
しまい、これはラインの計算された開始及びツインの実
際の開始間の誤差となってしまう。

このノイズ及びオーバーシュートの現象の影響は、従来
技術において、複合水平プシンキング信号を積分器すな
わち低域フィルタに通して高周波ノイズを遮断しかつ同
期パルス及びブランキングレベルを測定する前にその波
形を平滑化するととくよシある程度保障してｈた。この
結果を第３図に示す。しかしながらこのような積分はま
たオーバーシュートをも積分してしまい、これは同期パ
ルスのピークレベル及びブランキングレベルを変化して
しまう。このようなレベル変化は次の測定に誤差を導入
する。さらに、低域ろ波すなわち積分は同期パルスを「
まるめて」しまい、その先導端のスロープが平らになっ
てしまう。これは誤差を一層大きくし、同期パルスのピ
ークレベルをよシ狭くしてそのピークにそって取られる
ような測定値の数を減少してしまう。測定値の数が減少
してしまえば、同期パルスの平均すなわち５０チのレベ
ルを決定する際にｆ＃涙が低下してしまう結果となって
しまう。

このような誤差はいくつかの好１しくない影響を与える
（そのいくつかを以下に記載する）。

最初に、計算した５０％のレベルの誤差は時間軸補正の
誤差を生じさせる。入来信号の時間軸を補正するために
、現代の時間軸補正器は通常入来ビデオをデジタル化し
、各サンプルレベルを表わすデジタル語を入来信号から
得られるテープクロック信号に従ってアドレスされるメ
モリに記憶し、そして補正時間軸で走行する基準クロッ
クからの信号に従ってサンプルを胱出す。

しかしながら、各２インの最初にデジタル化されたサン
プルを適切に記憶するために、時間軸補正器は各入来す
るラインの開始の正確な時間を知らなければならない。

この時間は各ラインに先行する入来水平同期パルスの５
０チの振巾点の生起の時間として定められる。時間軸補
正器はこの時間を使用して各ラインに割シ当てられる第
１のメモリ位置のためのアドレス信号を発生し、そのラ
インの第１のピクセルの時間を定める書込み信号を発生
して、そのラインの第１のピクセルに対するデジタルサ
ンプルをアドレスしたメモリ位置に書込む。入来同期パ
ルスの５０チの振巾レベルの生起の実際の時間を決定す
る上で、真中の誤差があれば、そのラインからの第１の
サンプルは誤まったアドレスに記憶され、誤差が全シス
テムにわたって作用することになる。

入来同期パルスの５０多のレベルの時間の不適切な決定
から生じる他の誤差は表示される画像に一時的な「みだ
れ」を生じさせる。このような「みだれ」は通常テレビ
ジョン信号のソース間をスイッチングする時に生じ、こ
れら信号に作用する従来技術に関連して上述したよりな
５０チ振巾同期スライサがソース間のスイッチングの結
果として５０チの振巾点の誤まった決定を行なう。この
ような「みだれ」は好ましくなく、プロ用ビデオ方式に
とっては受は入れられないものである。

従来技術の態様で同期パルスでの５０チの点の正確な測
定値をうるためには、水平ブランキング間隔のＤＣ成分
が最も興味あるものであるためにＤＣすなわち０周波数
に対する実質的に完全な低周波応答を必要とする。不完
全なりＣ結合がＤＣレベルに好ましくないシフトを生じ
るならば、他のｙＪ４差が導入される。不完全なりＣ結
合の影響は第４図に示されている。このような不完全な
りＣ結合及びその結果の誤差の共通のソースは当業者に
周知である。ＤＣレベルの突然のシフトによって導入さ
れうる誤差は、ＤＣレベルの突然の変化を追従するに十
分な程に速く電圧を変化するようにＤＣレベルをサンプ
リングするために使用されるサンプル及びホールド回路
の蓄積１コンデンサの欠陥の結果である。サンプル及び
ホールドコンデンサは通常ＤＣレベルの急速なシフトが
正確にサンプリングされ得ないような時定数を有する回
路の部分である。第４図において、ＤＣレベルサンプリ
ング点１０及び１２はこれら点で時間的にＤＣレベルを
正確に指示する点を表わす。サンプリング点１４は１６
で示される時間での正確なりＣレベルに誤差的に比較さ
れる認められたＤＣレベルを示す。時定数が長いために
、これらＤＣレベル測定を行なうために使用されている
サンプル及びホールド回路のコンデンサは獲得時間の間
点１６のレベルには変化し得ないが、その代シにサンプ
リング期間の終了の時間で点１４のレベルまでチャージ
するだけである。これは平均ＤＣレベルを計算する上で
使用される測定値の１つに誤差を導入する。

従って、従来技術により同期パルスの先導端での５０チ
の振巾点の生起の時間の測定値は、その精度を悪化させ
かつテレビジョン放送用に使用される高性能の商用ビデ
オ装置での使用には受は入れられないような多くの固有
の欠点を受ける。

第５及び６図には本発明の実施例のブロック図とその回
路の特定の回路点での波形が示される。第６Ａ図に示さ
れる点線で表わされた波形１８は第５図の左端の入力端
子に与えられる入力波形である。この入力波形は遅延ｆ
Ｍ２２の特性インピーダンスｚｏと整合する抵抗値を有
する加算抵抗２０に通る。

入力波形は次に遅延線２２を通シ、この遅延線の特性遅
延量である（Ｌ５ｔの遅延因子だけ遅延せしめられる。

この遅延因子ｔは０及び正の数の間の任意の値であって
もよいが、あらかじめ定められたパルス幅を有する水平
同期パルスに対しては、ｔは以下に定めた限界値に従っ
て選択される。第６Ａ図の波形２４は入力点での入力波
形の導入後ａＳｔ秒で回路点Ａに表われる波形である。

遅延線２２はその出力すなわち入力端から遠い端部がほ
とんど無限の入力インピーダンスを有する差動増幅器の
入力に接続されるために成端されていない。これはＤＣ
電流が遅延線を流れないようにするが、ＡＣ電流の流れ
は阻止しない。遅延線が誘導性の素子を通って接地に行
く信号を結合するコンデンサを含むリアクタンス性素子
から成るためである。成端インピーダンスは遅延線の特
性インピーダンスと整合しないために、実質的に全ての
波形２４のエネルギーは入力方向に反射される。０．５
１の他の遅延が入力方向に遅延線２２を通って戻る時に
この反射される波形に対し与えられるので、反射された
波形は入力波形が導入された後時間ｔで回路点Ｂに達す
る。回路点Ｂでの電圧波形は第６Ｂ図に示されている。

点２６及び２８間の時間は遅延線２２を通る往復遅延量
である。このことは、波形２４の形の２つの波形の一方
を他方に関して遅延時間ｔだけずらしてこれら２つの波
形を重ね合わせかつ第６Ｂ図の波形３０の形の波形をう
るようにこれら２つの波形を加えることにより明らかと
なるであろう。加算抵抗２０のために減衰が生じるが、
当業者にとってこの減衰はそれぞれの通過に対して等し
くかつ極性が反対であるということを藺めるであろう。

波形３０の振巾は、加算抵抗２ｏを通過する際に波形３
０の２つの成分の減衰が同一であるために波形２４の振
巾とハげ等し込。

入力回路点及び回路点８間の伝達関数はωＳ（ωｔ）で
ある。ここで、ｔは遅延線２２を通る往復径路の遅延因
子に等しく、ωは特定の信号の角周波数に等しい。波形
１８のような入力信号に対し、波形３０は入力波形をそ
のフーリエ成分に分解し、各成分の角周波数をωＳ（ω
１）（１を遅延線を通る一往復径路の時間として一定と
する〕に代入し、伝達関数の値を解き、かっこの特定の
フーリエ成分の振巾とその周波数での伝達関数の値とを
掛算することにより数学的に与えられることができる。

これが全てのフーリエ成分に対してなされるかあるいは
意味があるものについてなされた後に、回路点Ｂでの個
別に減衰されたシス１ソイドｔ−表わす結果として得ら
れた成分が加算されることができる。この結果は第６Ｂ
図の波形５０の形を有する波形となる。

波形３０は点３６の時間から点２８の時間までの平坦な
部分３２を有し、これは波形２４の先導端３８が５０俤
の振巾レベル４ｏを通る時の時間ｔ′を含んでいる。こ
の平坦な部分３２は回路点Ａでのパルス２４の５０優の
！巾しベルに煮かれている。波形３０はまた点４２の時
間から点４４の時間に伸びる平坦な部分５４をも有して
おシ、これは５０チのレベル４０を波形２４の先導端４
６が通る時の時間ｔ“を含んでいる。平坦な部分３４も
また回路点Ａでの波形２４の５０チの振巾レベルに置か
れている。遅延線２２の遅延因子ｔは、これら平坦な部
分３０及び３４が特定の応用において特定の入力パルス
持続時間に対し時間ｔ′及びｔ“を含むように選択され
なければならない。

時間ｔ′及びｔ“が検出されることができかつ２つの態
様で信号化されることができる。回路点Ｂでの波形は線
４７により差動増幅器４８の反転入力に与えられる。回
路点Ａでは差動増幅器４８の非反転入力に接続される。

この差動増幅器は第６Ｃ図に示されるような波形５０を
作るために波形３０を波形２４から減算する。入力回路
点と回路点Ｃとの間の伝達関数は１−ｃｏｓ（ωｔ）で
ある。ここで、ω及びｔは回路点Ｂでの伝達関数に関し
て上述したように定められる。この伝達関数は遅延線の
伝達関数すなわち１から回路点Ｂでの伝達関数を引算し
たもの表わす。任意の特定の周波数に対するこの伝達関
数の値は上述したように計算され、かつそれは上述した
ように入力信号のフーリエ成分について作用する。ｔを
遅延線２２の往復遅延量に等しく設定した状態で１つの
フーリエ成分の各周波数での伝達関数が評価され、つい
で各成分の大きさがその周波数での伝達関数の大きさと
掛算しかつ全ての結果を加算するならば、その結果の波
形は第６Ｃ図に示されるようなものとなる。このことは
、波形２４の頂部に波形３０の反転し次ものを重ねあわ
せてこれら２つの波形を一緒に加えて差の波形５０をう
るようにすることにょつて明らかとなる。　　゛ 次に波形５０がどのようにして時間ｔ′及びｔ“で軸交
佳を有するかについて考察する。これら軸交差は波形２
４の５０チのレベルの交差の時間を指示するために検出
されることができる。

点Ａはこの時に同期の先導端の５０優の点の検出のため
の基準点としてかつ同期対バースト位相を特定するため
に使用される。

これら５０チの交差点の検出は、第１の実施例すなわち
８５図の実施例においては、ＤＣブロッキングコンデン
サ５９を介して回路点Ｃに接続した非反転入力を有する
比軟器５３を使用して行なわれる。この第１の実施例に
おいて、差動増幅器及び比較器は５０％の点を検出する
ために使用される以下に述べられるような好的実施例に
おいて、差動増幅器及び比較器は結合される。第１の実
施例において、比較器５３の反転入力は接地されて安定
な基準レベルを与えるようにされ、この基準レベルに対
して回路点Ｃでの電圧波形が比較される０時間ｔ′及び
ｔ“での軸交差が第５図に示されるような実施例におい
ては０の電圧レベルと交差するためである。

即ち、回路点Ｃでの波形はＤＣ成分を持たない抵抗５７
は差動増幅器４８のための負荷を与える。第６Ｄ図の波
形は回路点りで比較器からの出力波形を表わす。比較器
の出力は波形５０が時間ｔ′及びｔ“で０軸を通る時に
これら時間で「あいまいな」転移５２及び５４を作る。

また、比較器の状態は、時間ｔ１の前の時間、時間ｔ２
及びｔ３の間の時間及び波形５０が０である時の時間ｔ
４の後の時間で「あいまい」になる。

比較器は高いゲインを有してｈるために、接地電圧と回
路点Ｃでの電圧との間に小さな差を作るノイズが比較器
を予期できない状態に変える。

以下に記載する好的実施例において、これら予期できな
い転移が生じないように予防策が惑影響を回避するため
にとられる。これら予防策は当該転移が生じるであろう
選択された時間でのみ比較器の出力を可能化するために
ゲート回路を使用することを含んでいる。

差動増幅器の出力のＤＣ成分が比較器５３に到達しない
ようにするためにコンデンサ５９が使用される。このＤ
Ｃ阻止は本方式においては受は入れることができるが、
同期パルスの頂部での時間期間にわ−ｆｃ夛かつブラン
キング波形のバックポーチでの時間期間にわたって複合
水平ブランキング間隔のＤＣレベルをサンプリングする
従来技術がこれら領域の平坦さを維持するように完全な
りＣ結合を必要とするため、従来技術においては受は入
れることができない。帯域中のほぼ半分からＤＣに向け
て下降する周波数応答の非平坦性は複合ビデオの形を変
化させ、測定がとられる想像上平坦な領域の「うねシ」
によって生せしめられる誤差をＤＣサンプルに注入する
。本発明の方式は、周波数応答には比較的無関係であシ
かつ当該方式のＤＣ結合の完全さの程度にも無関係であ
る。当該方式の周波数応答の完全性の程度に対するこの
無関係さは本発明の重要な特徴の１つである。

差動増幅器４８と比較器５５とを１つのユニットで結合
することが可能である。比較器は極めて高いゲインの差
動増幅器であるためＫ、それは本質的にその２つの入力
を引算する。すなわち、差動増幅０４Ｂの機能は本質的
に比較器５５により行なわれる。ｉ＠動増幅器が第７図
の好的実施例の場合のように除去されるとしたら、比較
器は回路点Ａでの波形と回路点Ｂでの波形を比較するこ
とになる。回路点Ｂでの波形は５０チの振巾レベルを通
過する先導端３８及び尾端４６をその回路点での波形が
有する時間の開回路点Ａでの波形の５０−のレベルにあ
る平坦部分３２及び３４を有するために１比較器の出力
はそれら先導端及び尾端が５０％の振巾レベルを通過す
る時間で正確に状態を変化する。比較器出力のこれら転
移は入力パルスのこれら端部が５０チの振巾レベルを通
過する正確な時間を指示するために使用されることがで
きる。

第７図には本発明の好的実施例のブロック図が示されて
いる。第８図は対応する文字で表わされたこの回路の種
々の回路点での波形を示す。

第７及び８図の文字は第５図の文字とは対応しない。入
力同期波形５５′が回路入力に与えられ、第５図に図示
された対応する査号の抵抗と同じ目的のために働く抵抗
２０を通過する。ついで、入力同期波形５５′は第５図
の遅延線２２と同じｌ特性を有しかつ同じ目的として働
く遅延線２２を通る。波形５５はついで回路入力に与え
られた波形５５′からＱ、５ｔだけ時間的に遅延されて
比較器５５の非反転入力に到達する。

遅延線２２の出力は線４７によって遅延線の入力回路点
に接続された反転入力を有する比較器５３の非反転入力
に接続される。遅延線及び比較器の組み合わせは第５図
に関連して上述した実施例の対応して査号付けられた要
素と同じ態様で機能する。入力回路点Ａｌｌ′ｉまた同
期分離器５６の入力に接続されている。同期分離回路は
ピーク同期レベルを越えるノイズビークを反転し、比較
的に廃価で間車な同期スライサを用いて同期パルス５８
を発生する。この波形５８は遅延線２２を通過する前に
入力に存在する際に非遅延入力波形５５′から発生され
る。波形５８を発生することができる回路は本発明を実
施する目的のために満足する。

波形５８は転移６０を有し、これは同期信号６４の先導
端が５０％の振巾レベル６６を通過する時の時間ｔ′よ
シも時間的に早い時間に生じうる。波形５８はまた転移
６２を有し、これは同期信号の尾端が５０％のレベル６
６を通過する時の時間ｔ“よりも早い時間に生じうる。

比較器５３の出力の論理状態における「あいまいコな期
間の一部を含むｔなど早い転移が決して生じない。転移
６０は同期スンイサ即ち同期分離器５６を使用すること
によって発生されることができ、このスライサ５６は入
来する同期波形５５′を基準レベルと比較する。この基
準レベルは遅延した入力同期波形５５の先導端６４が５
０％の振巾レベル６６を通る前の先導端６４′によｐ到
着せしめられる。すなわち、転移６０を発生するための
基準レベルはシ↓８Ａ図の５０％のレベル６６と＠　８
　Ａ図の先導端の転移６４′での前の点のＤＣレベルと
の間すなわち波形５５′の最も正の平坦な部分と波形５
５′の負に進行する先導端６４′との同の接合部でなけ
ればならない。

もし同期分離器５６が入力パルス５５′の先導端６４′
のほば５０％のレベルで転ｓ６０を発生するならば、転
移６０は回路点Ａでの遅延された入力同期パルスの先導
端６４の５０チの振巾点の前で自動的に生じる。これは
所望の結果である。

転移６２は２つの方法の内のいずれかにおいて発生され
うる。第１の方法は入来する同期パルス５５′をある基
準電圧に比較する同期分離器５６で他の比較器を使用す
ることである。この基準電圧は遅延された入力パルス５
５の尾端６８が時間ｔ“で５０％のレベル６６に達する
前に入力パルス５５′の尾端６８′がそれに達するよう
に選択されなければならない。その基準電圧は遅延され
た同期パルスの最も負の平坦な部分と５０チのレベル６
６との間のどこかになるように選択されうる。基準レベ
ルが非遅延入力同期パルス５５／の５０％のレベル６６
となるように選択されるものとして考える。非ＭＫパル
ス５５′の尾端６８′は遅延パルス５５の尾端６８がそ
の５０％　（Ｄ　レベル６６に達する前にその５０％の
レベル６６に達する。この効果は、好的実施例において
、ただ１つの比較器のみを使用して２つの転移６０及び
６２を発生するために同期分離器６６の構成を簡略化す
るために使用される。これは上述したような転移６２を
発生する第２の方法である。

転移６２を発生するこの第２の方法は転移６０を発生す
るために使用された同期スライサ５６と同じ比較器を使
用しかつ５０％のレベル６６での基準レベルを設定する
ことである。入力パルス５５′の先導端６４′と尾端６
８′とは共に、対応する遅延された先導端６４と遅延さ
れた尾端６８とがそれらの５０％の点に到達する前に５
゜チのレベル６６に到達する。従って、転移６゜及び６
２は入力パルス５５′をそのは／Ｙ　５０　％のレベル
に対して比較するこの単一の比較器を同期分離器５６に
おいて有ｊることにより時間ｔ′及びｔ“に関して適切
な時間で発生されうる。この比較器の出力はこの態様で
適切な時間に転移６０及び６２を作る。転移６０及び６
２を発生する任意の他の回路も同様この目的を満足する
。

エツジ遅延回路７０は以下に述べられるような予め足め
られた遅延量だけ波形５８の転移６０及び６２を遅延し
かつ転移６０及び６２のそれぞれに対応するが上記予め
定められた遅延量だけ時間的に遅延せしめられる転移７
４及び７６を有する波形７２を発生させるように働く。

この遅延量はそれが時間ｔ′及び１／／を含むために十
分でなければならないことを除き重要ではない。

即ち時間ｔ′及びｔ“のそれぞれはｔ′に対しては転移
６０及び７４によりかつ時間ｔ“に対しては転移６２及
び７６により定められる「ウィンドウ」により囲まれる
。これらウィンドウのエツジは第８Ｄ及び８Ｅ図に示さ
れるウィンドウパルス８０及び８６のようなウィンドウ
パルスを発生するために使用される。これらウィンドウ
パルスはウィンドウゲーティング波形発生器７８によ多
発生される。第８Ｅ図に示されるウィンドウパルス８０
は時間ｔ′を囲み、かつ転移６０に時間的に対応するそ
の先導端８２と転移７４に時間的に対応するその尾端８
４とを有している。

第８Ｄ図に示されるウィンドウパルス８６は時間１／／
を囲んでおシ、かつ転移６２に時間的に対応するその先
導端８８と転移７６に時間的に対応する尾端９０とを有
している。これらウィンドウパルスは比較器出力信号の
所望の転移５２及び５４が生じるように期待される期間
の間比較器５３の出力をｔ＋Ｊ能化するために使用され
る。

これらウィンドウの外側の期＋１ＪＩで発生する全ての
転移は可能化パルスがないために比較器出力には生じな
いようにされる。上述したウィンドウ８０及び８６￥ｉ
−発生することができる任意の回路がエツジ遅延回路７
０として使用される。

比較器５３の出力は第８Ｆ図に示される。この出力は上
述したように与えられる。この比較器出力は時間ｔ′で
下向きの転移５２を作り、かつ時間ｔ“で上向きの転移
５４を作る。回路点Ｆでの信号はウィンドウパルス波形
８０及び８６をも受けるゲート（ｉ２１路９２に与えら
れる。このゲート回路９２は時間ｔ′での転移５２によ
り１の状態から０の状態にリセットされるラッチ（ゲー
ト回路９２の内部）までウィンドウパルス８０の間の下
向きの転移５２を通過させる。

ゲート回路９２はまた時間ｔ“で１状態にセットするた
めにラッチのセット入力に上向きの転移５４を通過させ
る。このランチの出力は第８Ｇ図で示される同期出力で
ある。ウィンドウパルス８０及び８６は、５０％の振巾
点の生起の時間を指示する比較器の出力での転移の生起
の予期される時間の間でのみ比較器の出力を可能化する
。これらウィンドウ時間の外側で生じるすべての転移は
比較器の出力には生じないようにされる。

第９図には第７図に示される好的実施例の一構成のため
の回路図が示てれている。第７図において同一の点に対
応する第９図の回路の点は同様に番号付けられている。

第７図のブロックのそれぞれを構成する回路要素は点線
で囲まれて示されかつ同一の参照番号が附されている。

同期分版器５６はエイターホロアトランジスタ１０４、
ＡＣフィールドバック抵抗１０９．ピーク検出器フィー
ドバック抵抗１２４．フィン１３２゜回路点１０１に接
続した１、　５　ＫΩの抵抗、比較器１０６に関連して
比較器１００及びサンプルコンデンサ１０２で構成され
るサンノル及びホールド回路を有している。同期分離器
５６は、また、抵抗１２４，１２６及び１２８の分圧器
と比較器１０８とから成るノイズインバータを含んでい
る。このノイズインバータはライン１１０でのビデオ入
力をライン１１２での基準電圧と比較する。この基準電
圧は同期パルスの最大値よシも大きな絶対値のものであ
る。同期パルスは常にノイズがないビデオ信号の最大振
巾値の信号であるために、もし何かがこの基準レベルを
越えるならば、それはノイズに外ならず、誤った水平同
期パルスとして同期分離器によりそれが感知されないよ
うに除去されなければならない。

これらノイズピークは次のようにして除去される。もし
ノイズビークのどこかがビデオ信号にあるかまたはどこ
か他がピーク水平同期パルスピーク値を越えるならば、
このノイズビークは出力ライン１１４に転移を作る比較
器１０８により感知される。この転移はインバータ１１
６よシ反転されかつトランジスタ１１８のペースをドラ
イブする。このトランジスタのコレクタは比較器１００
のゲインの制御入力に接続されて比較器１０８によるノ
イズビークの感知時にそのゲインを減少する。従って、
ピーク検出器はノイズビークを見ず、それが実際の水平
同期パルスであったとしたらそれをスライスしない。

同期分離器は、ピーク検出器を用いて同期パルスの負の
ピークを検出するように働く。これらピークレベルは基
準レベルを設定するために使用され、この基準レベルに
対して入来ビデオが比較され第８Ｂ図に示される波形を
与えるようにスライスされる。奇数の段をそなえたビデ
オ増幅器のような反転増幅器１２１は入力回路点Ａから
のビデオを反転し、それを低域フィルタ１２０の入力に
与えてそれが同期分離の準備を行なうようにする。低域
フィルタ１２０は入力ビデオの高周波ノイズをろ波する
。このろ波された反転ビデオは演算増巾器の非反転入力
に与えられる。この演算増巾器はダイオード１２２を介
してサンプリングコンデンサ１０２に接続される出力を
Ｍしている。エミッタホロアのトランジスタ１０４のベ
ースはコンデンサ１０２での電圧を感知し、この電圧を
回路点１０５での１のゲインの伝達関数を通るようにす
る。このエミッタラインのフィードバックインピーダン
スはトランジスタ１０４のエミッタを一１２ボルトの電
源に接続する抵抗１２４，１２６及び１２８から成る。

この電圧分割器は、回路点１０５での電圧の一部が比較
器１００の反転入力１０１へ負のＤＣフィードバックと
して接続されるライン１３２に生じるようにする。この
負のＤＣフィードバック電圧は入来ビデオに対して比較
される。抵抗１０５及び１０７は、ダイオード１２２及
びコンデンサ１０２ヲバイアスし、コンデンサ１０２で
の電圧が常に既知の電圧から開始しかつダイオード１２
２は比較器１００の出力がそれを１喧方向にバイアスし
かつそのコンデンサを入来ビデオのピークのレベルまで
チャージする時を除き、常に逆方向にバイアスされる。

これはサンプリングされている信号の電圧までコンデン
サ１０２がチャージされるようにする急速な獲得時間を
保障しかつダイオード１２２が再度逆バイアスされるよ
うになる、即チコンデンサがドリフトされる代シに既知
の開始電圧に再度ドライブされる時の速い回復時間を保
障する。抵抗１０９はピーク検出器が無限のゲインを有
さないようにするためにＡＣフィードバックの測定を与
える。同期分離器５６のピーク検出器、ノイズインバー
タ及び比較器の動作はビデオ設計に関する画業者にとっ
て明白となろう。

同期ピークが検出されかつサンプリングされた後に（こ
のサンプリングは従来技術のサンプリングとは異なった
目的のためになされかつこの精度はそれが第８図のウィ
ンドウパルス８０及び８６を正確に発生するために十分
正確である限９５０％の点の正確な決定に対しては重要
ではない）、反転されかつ正の方向に進む同期パルスの
５０％の点よシも幾分よシ負である基準電圧がライン１
３０に存在する。この基準電圧は比較器１０６の非反転
入力に与えられ、かつライン１４０／１１０での非反転
ビデオは比較器１０６０反転回路点１４２に与えられる
。従って、比較器の出力１４４はライン１４０／１１０
でのビデオの同期パルスの先導端及び尾端の両者に転移
を作る。これら転移は転移６０及び６２として第８Ｂ図
に示されている。転移６０は、遅延された同期パルス５
５の先導端６４が時間ｔ′で５０優のレベルを通過する
前にその先導端６４′が到達する基準レベルに対し入力
同期波形５５′が比較されるために、第８Ａ図の同期パ
ルス５５の５０係のレベル６６よりも速く生じる。転移
６２は、遅延された同期パルス５５の尾端６８が時間ｔ
“で５０優のレベル６６を通過する前に通過する基準レ
ベルに対して遅延された入力同期波形５５′の尾端６８
′が比較されるとＩＩｊ’Ｊじ理由で時Ｈｔ“の前に生
じる。遅延線２２の遅延蓋に比較されるライン１３０で
の基準レベルの適切な選択により１つのピーク検出器と
１つの比較器が第８Ｂ図の２つの転移６０及び６２を作
るために使用されうるようになる。

ライン１４４での比較器１０６の出力即ち第８Ｂ図の波
形はウィンドウゲーティング波形発生器７８の入力に与
えられる。この回路は一定の時間の間エツジ転移６０及
び６２を遅延させかつ第８Ｃ図の波形７２のエツジ転移
７４及び７６を発生するように働く。これら転移７４及
び７６はそれらが時間ｔ′及びｔ“の後に生じるように
時間法めされてＡる。これが行なわれる態様はウィンド
ウゲーティング波形発生器７８に存在するタイミング関
係及びその動作を示すタイミング図である第１０図に関
連して理解されることであろう。

第１０Ａ図は第８Ｂ図の波形５８に対応するライン１４
４での波形を示す。この波形５８は排他的ＯＲゲート１
４６の入力に与えられる。転移６０により排他的ＯＲゲ
ート１４６のライン１４Ｂの出力は転移１４７を作る。

この転移は出力ライン１５２が転移１４９を作るように
する７００ナノ秒のパルス巾のワンショット回路（モノ
ステーブルマルチバイブレータ）をトリガする。７００
ナノ秒後に、このワンショット回路は、それに応答して
ライン１５２の出力が転移１５１を作るようにする。ラ
イン１５２の転移１５１はＤ形７リツプ７０ツブ１５４
をクロッキングし、それによυそのＮＯＴ　（Ｑ）出力
のライン１５６が転移１５３を作るようＫする。ライン
１５６は排他的ＯＲゲート１４６の入力及びＤ形７リツ
グ７０ツブ１５４のＤ入力の両者に接続される。第１０
Ｂ図に示される転移１５３は排他的ＯＲゲート１４６が
状態を変化して転移１５５を贈るようにする。同じ事象
のシーケンスはライン１４４での転移６２に続いて生じ
て転移１５７．１５９，１６１．　Ｌ６３及び１６５を
それぞれ生じさせるようにする。

第１０Ｅ図の波形７２は第８Ｃ図の波形に対応し、フリ
ップフロップ１５４ＯＮＯＴ　（Ｑ）出力に発生される
。２つのＮＯＲゲート１６０及び１６２は第８Ｅ及び８
Ｄ及び１０Ｇ及びＩＯＨ図に示されるようにそれぞれ回
路点Ｅ及びＤに必要なウィンドウゲーティング波形８０
及び８６を発生するために使用される。回路点りの波形
は第８Ａ及び８Ｂ図に示されるように回路点Ａでの同期
パルス５５の尾端６８の５０％の点を囲んでオｒ、かつ
ライン１５６及び１５２での信号からＮＯＲゲート１６
２により発生される。当業者にとって明らかなように、
　ＮＯＲゲートは、出力が論理１になると２つの論理０
を除き全ての入力の組み合わせに対し論理０の出力を有
している。ゲート遅延器の作用は第８及び１０図におい
ては無視される。

回路点り及びＥでのウィンドウゲーティングパルス８０
及び８６は比較器５３のブロックのシグネツクス社のＮ
Ｅ５２９形比較器１７０の２つの可能化入力に与えられ
る。この比較器１７０は２つの出力を有しており、七の
一方は他方に対し反転形である。それぞれは回路点り及
びＥ図に与えられる可能化入力での信号により可能化さ
れあるいは無能化される。比較器１７０の非反転入力は
回路点Ａ即ち遅延線２２の出力に接続されている。比較
器１７０の反転入力は加算抵抗２０及び遅延線２２の相
互接続点である回路点１７２に接続されている。

比較器１７０の動作は第６Ａ及び６Ｂ図に関連して最も
よく理解されるであろう。２つの波形２４及び３０は回
路点Ａ（）イン１７２）と第５図の実施例の回路点Ｂに
対応するライン４７である比較器信号入力に存在する波
形である。比較器１７０はその入力が等しければその出
力に転移を作る。第６Ａ及び６Ｂ図はこれが時間ｔ′及
びｔ“で生じることを示す。時間ｔ′で、波形２４の先
導端２８は波形５０の平坦な部分３２に振巾において等
しい。これは入力波形を波形３０に変換する伝達関数の
特性のためである。従つて、第９図のライン１７２の波
形２４がライン４７での波形３０に比較される時に、比
較器１７０は時間ｔ′及びｔ“で、即ち比較器入力での
波形の振巾が等しい時間でその出力の状態を変化する。

第６図、特に第６Ｄ図に関連して上述したように、比較
器４８（第９図においては比較器１７０によって構成さ
れる）もまた時間ｔ１の時間の間即ち第６Ｃ図に示され
ているような時間ｔ２及びｔ３の間で時間ｔ４の後に状
態を変化しうる。これら転移は比較器が極めて高いゲイ
ンであることによって生ぜしめられる。これらの可能な
転移が出力に行かないようにするために、第８Ｅ及び８
Ｄ図のウィンドウゲーティングパルス８０及び８６がラ
イン１７６及び１７８により比較器１７０のための可能
化人力に与えられる。これらのウィンドウパルスは、第
８Ｆ図の所望の転移５２及び５４が生じるように期待さ
れる時の時間内で比較器出力を可能化するだけである。

従って、上述したスプリアス転移は比較器１７０の出力
に接続される回路に行かないように阻止される。

比較器１７０の出力はライン１８０及び１８２に与えら
れる。これら２つの出力は協働して転移を作るが、これ
ら出力の一方での信号は他の出力での信号に対し逆であ
る。これら２′）の出力は第８Ｇ図の波形を作るために
使用されるＲ、−８フリツプ７０ツブ１８４の几及び８
入力に与えられる。転移５２は比較器１７０の適切な出
力から取られる。これは時間ｔ′で低対高転移を作り、
フリップフロップ１８４のＩｔ大入力与えられてそれを
セットする。ウィンドウパルス８０は比較器１７０の出
力を可能化するためのその適切な可能化入力に与えられ
なければならない。転移５４は比較器１７０の適切な出
力から取られ、これは時間ｔ“で低対高転移を作り、７
リツプ７０ツブ１８４の８入力に与えられてそれラリセ
ットする。

時間ｔ′で７リツプフロツプ１８４はセットされ、ライ
ン１８６でのそ□のＱ出力は高レベルとなり、インバー
タ１８８はこの転移を反転して、第８Ｇ図に示すように
回路点Ｇにおいて転移１９０を作る。時間ｔ“で、７リ
ツプフロツプ１８４はリセットされ、ライン１８６は論
理０となシ、インノく一タ１８８は回路点Ｇにおいて転
移１９２を作り、それにより入力同期パルスの正確に５
０チの点でその転移を有する第８Ｇ図に示されるような
新たな同期パルスを作る。

同期分離器５６、エツジ遅延回路７０、ウィンドウゲー
ティング波形発生器７８及びゲート９２の実際の構造及
び動作は上述した条件を満足する限９本発明においては
型費ではない。

５０％の点の生起の時間の測定の精度は同期対バースト
位相の測定の精度に移行する。４．４３ＭＨｚ即ち２２
６ナノ秒の周期のＰＡＬテレビジョン信号カラーサブキ
ャリア周波数に対し及びプラスあるいはマイナス１度の
測定の精度に対して、スライス時間は２２６１５６０＝
プラスあるいはマイナス０．６２７ナノ秒以内までの精
度でなければならない。６００ナノ秒の立ち上シ時間を
有する水平同期波形（これは最悪の場合である）では、
比較器１７０の入力での信号振ｒｌＪは比較器入力オ７
セット電圧の３３０／α６２７＝４７８倍になってしま
う。５ミリボルトのオフセットを有する典型的な比較器
に対し、入力信号レベルは５Ｘ１０’Ｘ４７８＝２．４
ボルトである。即ち、比較器１７０への入力同期波形は
この比較器が５ミリボルトのオフセットを有するとすれ
ば、その精度を保障するために３００ナノ秒で２．４ボ
ルトのレベルまで上昇しなければならない。

第１１図は１−ｃｏｓ（ωｔ）の伝達関数を構成する本
発明の他の実施例を示す。この実施例は２つの遅延線と
２つの因子化回路と加算回路と減算回路とを使用する。

この実施例はデジタル分野あるいはアナログ分野のいず
れかにおいて使用できる。即ち、２つの遅延線を使用し
て実施化されるような本発明は上述した機能を行なうた
めにデジタルあるいはアナログ回路のいずれかを使用し
て構成されうる。２つの遅延線を用いるアナログ的実施
例においては、遅延線、因子化回路及び加算回路は一方
の路でのもの以上に加算回路への他方の路の信号を減衰
させないように整合せしめられなければならない。

第１１図のアナログ的実施例の、入力信号は回路点Ａに
導入される。第８Ａ図に示される波形と同様なこの入力
同期波形は２つの整合した遅延線２００及び２０２を通
る。これら遅延線のそれぞれは１秒の遅延を与えかつｚ
ｏの特性インピーダンスを有している。遅延線のそれぞ
れは入力波形のエネルギーを吸収しかつ入力回路点Ａの
方向に反射しないようにする特性インピーダンス２０４
において成端せしめられる。回路点Ａ及びＣは、基準回
路点Ｂでの時間ｔ。に関して回路点Ａでの信号が時間ｔ
だけ時間的に速くかつ回路点Ｃでの信号が時間ｔだけ時
間的に遅いことを除き、入力での波形と同一である信号
波形−ｊωｔ を有している。これら信号は複素数ｅ　　によって表わ
される回路点Ａでの信号及び複素数ｅｊ０ｔによって衣
わされる回路点Ｃでの信号を複素数により表わされるこ
とができる。オイラーの式により、これら複素数は次の
ように表わさｊωす れる。ｅ　　＝ｃｏｓ　（ωｔ）＋ｊｓｉｎ（ω１）及
びｅ−ｊａＨ−ωＳ（ωｔ）−ｊｓｉｎ（ωｔ）である
、従って、各信号はそれぞれ部及び５ｌｆｌ関数として
変化するシヌンイド的に変る実数部及びＩＪｌ数部を有
している。故Ｋ。

それぞれの信号は実軸で角度ω×ｔを作る複素平面にお
けるベクトルとして表わされる。ここで、ωは信号の角
周波数であり、”は遅延線の時間遅延量である。指数部
の内符号は回路点Ｂに関連した＋を及び−ｔの遅延の符
号を指示する。従って、回路点Ａ及びＣでの信号は虚数
平面において逆方向に回転しておシ、かつ実軸にシヌン
イド的な投映を有する回転７エーザ（ｐｈａｓｏｒ）と
なる。

もし、これらシヌソイドが加算されるならば、その結果
は他のシヌソイドとなる。これはｇｌＩ図の実施例にお
いてなされるところのものである。回路点Ａ及び回路点
Ｃでの信号のそれぞれはそれぞれの信号を半分だけ減衰
する整合減衰器２０８及び２１０を通過せしめられる。

これら減衰せしめられた信号はついで加算器２０６にお
いて加算され、回路点りにおいてωＳ（ωｔ）の信号と
なるようにされる。この結果は、上記フェーサの虚数部
のザイン成分がｃｏｓ　（ωｔ）に加算する２つのｌ　
５　ｃｏｓ　（ωｔ）の項のみを残してキャンセルさせ
るオイラーの式の通シになる。減衰器及び加算器はアナ
ログ減衰器及び加算器のための任意の公知の構成のもの
であってもよく、それらの実際の構造は、回路点りでの
結果が実際にωＳ（ωｔ）となるように各信号の減衰が
整合せしめられる限シ本発明にとって重要ではない。こ
れは、伝達関数１−ｃｏｓ（ωｔ）が＄　（０）周波数
で実際には０になることを保障するために必要である。

これは以下の記載から理解されつるであろう。

回路点Ｂから回路点りまでの伝達関数は入力での任意の
信号に対してｃｏｓ　（ωｔ）である。これは、任意の
周波数が種々の周波数で一連のシヌンイド７−リエ成分
によって表わされることができ、これらは加算されると
当該特定の波形の形を与えるからである。各シヌソイド
７−リエ成分はｅｊｏｔとして指数即ちフユーザ形で表
わされることかできる。ここで、ωはその特定の成分の
周波数である。谷フーリエ成分はωをその特定のフーリ
エ成分の周波数に等しく設定することにより伝達関数の
値を与えた状態で回路点Ｂ及び９間の伝達関数により作
用せしめられる。

全てのこれら成分が加算されると、第６Ａ図の形の入力
パルスに対する結果は第６Ｂ図の形の波形となる。

ついで、回路点Ｂでの信号は比較器２１４において回路
点Ｂでの信号から減算される。回路点Ｅでの比較器の出
力は回路点Ｂに関し伝達関数１−ωＳ（ωｔ）となる、
この出力は餉６Ｄ図での信号の形を有する。ついで比較
器２１４の出力はゲート回路２１６に与えられる。この
回路２１６は第７図の回路と同じ機能を行ない、ゲート
パルス８０及び８６を発生して比較器２１４の出力を選
択的にゲーティングするようにそれらゲートパルスを使
用する。また、この回路は第１３Ｇ図で示される波形を
発生するために回路点Ｅでの比較器出力の転＃５２及び
５４を使用する。

第１１図の実施例をデジタル的に構成することも可能で
ある。デジタル技術は、回路点Ｂから加算器２０６への
２つの別々の路を介して加算器２０６によって加えられ
る２つの信号成分の減衰を整合するためのアナログ回路
の必安住を回避する。もしこの整合が第１１図に示され
る実施例のアナログ構成において完全ではなければ、回
路点Ｂ及び９間の伝達関数のｃｏｓ　（ωｔ）の係数は
実際上１とはならず、また回路点Ｅ及び８間のこの結果
の伝達関数１−ｃｏｓ（ωｔ）は０周波数即ちＤＣで実
際上０とはならない。アナログ構成の第１１図の実施例
のＤＣ応答は、ＤＣ成分の減衰における誤差が第６Ｂ図
の波形３０の平坦部分３２及び３４のレベルのシフトと
なるために、実質上正しくなければならない（実際上は
加算器への各遅延路に沿った整合した減衰でなければな
らない）。これは第６Ｄ図に示される比較器出力の転移
５２及び５４のような回路点Ｅでの転移に対するスイッ
チング時間の誤差となってしまう。またこれは入力同期
パルスの先導端及び尾端での５０チのレベルのａ成ｏ時
間ｔ′及びｔ″を信号化する誤差となってしまう。

第１１図のデジタル実施例においては、入力同期パルス
は遅延線を戻って反射することは生ぜず、かつ加算器２
０６までの２つの別々の路に沿った減衰度の変動はデジ
タル信号に対しては存在しない。デジタル的実施例にお
いて、遅延線２００及び２Ｑ２は便宜上シフトレジスタ
であり、成端部２０４は、デジタル遅延線に出力が遅延
線に戻って反射する可能性がないため取シ除かれ、かつ
減衰器２０８及び２１０は２の割算を実現するために入
来同期パルスを表わすストリームの２進数を１つの場所
だけ右にシフトするための簡単なシフトレジスタである
。速度が考慮されない本発明の構成においては、加算器
２０６は周知の加算アルゴリズムを用いるプログラム化
されたマイクロプロセッサとしうる。また比較器２１４
は２つの入来データストリームの数を減算しかつそれら
結果を比較して、それら結果が０の時にＩ　／　Ｏ、、
＜イト′ｆｔ書込むためにプログラム化されたマイクロ
プロセッサのルーチンとして構成されることができる。

このＩ１０演算はラッチに数を曹込み時間ｔ′でそれを
セットして他の数をラッチに書込み、等蓋が検出された
ら時間ｔ“でそれをリセットする。マイクロプロセッサ
によって与えられうる以上の速度が必要な本発明の構成
においては、上述した加算器及び比較器の機能は論理ゲ
ート回路においてなされる。

この設計は平均的なデジタル論理設計者により容易にさ
れうる。当業者は上述した機能を他の周知の方法で同様
構成しうる。

（発明の効果） 以上のような構成をもって、本発明の上述した初期の目
的が好ましく達成される。

【図面の簡単な説明】

第１図はカラーテレビジョン信号の典型的な水平ブラン
キング領域を示す図である。 第２図は完全な周波数応答ではないシステムを通過せし
められて、ある調波の減衰がブランキングレベルで及び
同期パルスのピークでパルスの形、特に平坦部分を変化
せしめた後の典型的な実際の水平複合同期及びブランキ
ングパルス（バーストラ取シ除いた）の図である。 第３図はノイズ及びオーバーシュートを除去するために
低域フィルタを通過せしめられた後の第２図の複合波形
の図である。 第４図はＤＣレベルをサンプリングするために使用され
るサンプル及びホールド回路の時定数のために不完全な
］）Ｃ結合及びそれによって生ぜしめられた誤差の問題
を説明するための図である。 第５図は本発明の一実施例のブロック図である。 第６図は第５図の種々の信号間のタイミング関係を示す
ためのタイミング図である。 第７図は本発明の好的実施例のブロック図である。 第８図は第７図の実施例において存在する信号間の種々
のタイミング関係のタイミング図である。 第９図は第７図の実施例の一構成の詳細な回路図である
。 第１０図は第７図のウィンドウゲーティング波形発生器
７８において信号間の種々のタイミング関係のタイミン
グ図である。 第１１図は２つの遅延線を用いる本発明の他の実施例の
ブロック図である。 図で、２０は加算抵抗、２２Ｆｉ遅延嶽、４８は差動増
巾器、５３は比較器、５６は同期分離器、５７は抵抗、
５９はＤＣブロッキングコンデンサ、７０はエツジ遅延
器、７８はウィンドウゲーティング波形発生器、９２は
ゲート回路を示す。 特許田Ｍ人　アムペックス　コーポレーション盈１　　
　引　　弓　　テ１ 手　続　袖　正゛書（自発） 昭和６１年１１月２０日 特許庁長官　黒　１）明　雄　殿 特願昭Ｆｉ　Ｉ　　２４　ｌ　ｌ　４　（ｌ冴２　発明
の名ゼ１＼ 同期スライリ ３　補正をする者 事件との関係　　　　　　　特４′１゛出願人名称　　
アムペックス　コーポレーション４代理人 住所　〒１００東弓儲１１［−化１１１区Ｊ、Ｌの内２
−Ｖｌ＋’１番１８＝丸）内ビルヂング　７５２区 ５　補正の対象 補正の内容 手続補正書（自発） １、事件の表示 特願昭６１−２４１１４０号 ２）発明の名称 同期スライサ ３、補正をする者 事件との関係　　　　　　　特許出願人名称　　アムペ
ックス　コーポレーション４、代理人 住所　〒１００東京都千代田区丸の内２丁目４番１号丸
ノ内ピルヂング　７５２区 延線の上記出力からの反射された信号との和か１、　特
許請求の範囲を次の通シ補正する。 「（１）入力信号が予め定められた振巾に達する時間を
検出する方法において、１−ｃｏｓ（ωｔ）に等しい伝
達関数を伝達関数（ここでωは上記入力信号を作るフー
リエ級数成分の角周波数であυ、ｔは予め定められた時
間に等しい）を有する装置を上記入力信号が通過するよ
うにし、このようにし変換された信号を電圧基準レベル
と比較して入力信号が上記基準レベルに等しいことを示
す出力信号を発生することを特徴とする上記方法。 （２）特許請求の範囲第１項記載の方法において、上記
通過させるステップは、上記入力信号を加算抵抗を通し
て送り、ついで入力を有しかつ極めて高いインピーダン
スで成端する出力を有する遅延線を通して送り、この遅
延線が上記入力信号に予め定められた遅延を与えるよう
にして上記遅延線の出力に遅延信号を作り、この遅延線
の入力での加算信号が上記入力信号と上記遅らなるよう
にし、上記遅延線の入力での加算された信号から上記遅
延線の出力での上記遅延信号を減算するようにしたこと
を特徴とする上記方法。 （３）上記減算するステップをま−）二記加算された信
号と上記遅延信りとを比較器の反転及び非反転入力に与
えることによって行なうようにしたことを特徴とする上
記方法。 （４）特許請求の範囲第１項記載の方法におい−Ｃ１上
記入力信号のピークを検出し、各検出したピークの振巾
からスライスレベル基準信号を発生し、上記入力信号を
上記スライスレベル基準信号に比較して、上記入力信号
が第１の予め定められた方向で上記スライスレベル基準
信号を通過する時に「１」論理レベルから他方への第１
の転移を作りかつ上記入力信号が第２の予め定められた
方向で上記スライスレベル基準信号を通過する時に第２
の転移を作るスライス出力信号を発生し、上記入力信号
を上記スライスレベル基準信号に比較する上記ステップ
において発生された上記第１及び第２の転移のそれぞれ
に対シてパルスを発生してこのパルスがソノ対応する転
移の生起の時に開始しかつ予め定められた時間の間接続
するようにし、上記パルスの持続時間の間でのみ上記伝
達関数により変換された信号を電圧基準レベルに比較す
る上記ステップを可能化するようにしたことを特徴とす
る上記方法。 （５）特許請求の範囲第１項記載の方法において、上記
入力信号のピークを検出し、各検出したピークの振巾か
らスライスレベル基準信号を発生し、上記入力信号を上
記スライスレベル基準信号に比較して、上記入力信号が
第１の方向で上記スライスレベル基準信号を通過する時
に１つの論理レベルから他の論理レベルへの転移を作る
スライス出力信号を発生し、上記入力信号を上記スライ
スレベルに比較する上記ステップにおいて発生された各
上記転移に対してパルスを発生して、このパルスがその
対応する転移の生起時に開始しかつ予め定めらＪした時
間の間接続するようにし、上記パルスの持続時間でのみ
上記伝達関数により変換された入力信号を電圧基準レベ
ルに比較する上記ステップを可能化するようにしたこと
を特徴とする上記方法。 （６）入力波形のエツジの５０％の振巾レベルの生起の
時間を検出するための装置において、上記入力波形を受
けるだめの手段と、この受信手段に接続され、１−ｃｏ
ｓ（ωｔ）に等しい伝達関数（ここで、ωは上記入力波
形のフーリエ成分の角周波数であり、ｔは予め定められ
た時間である）によって入力波形を変換して中間信号を
発生し、この中間信号を基準信号に比較して上記中間信
号の振巾が上記基準信号の振巾に等しい時を指示する出
力信号を発生するための手段とを含んだことを特徴とす
る上記装置。 （７）特許請求の範囲第６項記載の装置において、上記
変換及び比較手段は、上記受信手段に接続した入力端を
有しかつ非成端遅延線条件を形成するインピーダンスを
備えて上記入力信号の上記入力端方向への反射を行なわ
せるように成端せしめられた出力端を有し上記入力及び
出力端間に選択された信号伝達遅延を与える非成端遅延
線と、上記遅延線の上記入力端に存在する信号を加算す
るための手段と、上記遅延線の上記出力端に存在する信
号から上記加算手段によって与えられる信号を減算する
ための手段とを含んだことを特徴とする上記装置。 （８）特許請求の範囲第７項記載の装置において、上記
加算手段は抵抗であり、上記減算手段は差動増幅器であ
ることを特徴とする上記装置。 （９）特許請求の範囲第７項記載の装置において、上記
減算手段及び上記比較手段は比較器であることを特徴と
する上記装置。 ００　　特許請求の範囲第６項記載の装置において、上
記受信手段に接続され、上記入力波形の信号のエツジが
選択された振巾レベルを通過する時に１つの論理状態か
ら他の論理状態への転移を発生する信号分離器と、上記
信号分離器に接続され、上記信号分離器によって発生さ
れる上記転移から予め定められた時間だけ時間的に遅延
される１つの論理レベルから他の論理レベルへの転移を
発生するための遅延手段と、上記遅延手段に接続され、
上記（ｒｌづ・分離型によって発生される上記転移の生
起の時に開始しかつ上記遅延手段によって発生される上
記転移の生起の時に終了するパルスを発生して、上記出
力信号をゲーティングするためのゲーティングウィンド
ウを与えるだめの手段を含んだことを特徴とする上記装
置。 （１１）　　特許請求の範囲第１０項記載の装置におい
て、上記出力信号を受け、上記転移間の上記パルスの時
間の間上記出力信号を出力にゲーティングするためのゲ
ート手段をさらに含んだことを特徴とする上記装置。 αり　入力信号のエツジが予め定められた振巾を通過す
る時の時間を指示するための装置において、１つの入力
と、この入力及び中間回路点間に接続した加算インピー
ダンスと、」二記回路点に接続された入力及び出力を有
する遅延線と、上記遅延線に接続した入力を有しかつ上
記回路点に接続した他の入力を有し、上記遅延線の出力
での信号から上記回路点での信号を減算して上記入力信
号の上記エツジが上記予め定められ振巾に達する時を指
示する出力信号を発生するようにする比較手段とを含ん
だことを特徴とする上記装置。 ０３）入力信号が予め定められた振巾に達する時間を検
出するための装置において、上記入力信号を入力回路点
から基準回路点までの通過時に第１の遅延時間だけ遅延
するための第１の遅延手段と、上記基準回路点に到達す
る上記入力信号を上記基準回路点から中間回路点までの
通過において上記第１の遅延時間に等しい第２の遅延時
間だけ遅延するための第２の遅延手段、上記入力回路点
に接続した入力を有しかつ上記入力回路点での信号の信
号振巾の半分に等しい第１の中間信号を与えるだめの出
力を有する第１の因子化手段と、上記中間回路点に接続
した入力を有しかつ上記入力回路点での信号の信号振巾
の半分の等しい第２の中間信号を与えるための出力を有
する第２の因子化手段と、上記第１及び第２の中間信号
を加算して出力にその結果を生じさせる加算手段と、上
記加算手段の上記出力に接続した第１の入力と上記基準
回路点に接続した第２の入力とを有して上記第１及び第
２の入力での信号が等しい時に信号を発生するための比
較手段とを含んだことを特徴とする上記装置。 ０ａ　　特許請求の範囲第１５項記載の装置において、
上記入力信号はデジタル信号であり、上記第１及び第２
の遅延手段はデジタル遅延手段であり、上記加算手段は
デジタルアダーであることを特徴とする上記袋ｆ。 （１■　特許請求の範囲第１３項記載の装置において、
上記第１及び第２の因子化手段のそれぞれはシフトレジ
スタ及び制御論理を含み、上記入力信号を表わすデジタ
ル信号右シフトを行なわせて２で割られるそれらそれぞ
れの入力信号のデジタル形として上記第１及び第２の中
間信号を発生することを特徴とする上記装置。 （１６１特許請求の範囲第１３項記載の装置忙おいて、
上記入力信号はアナログ信号であり、上記第１及び第２
の遅延手段は整合した遅延量と整合した減衰因子を有す
るアナログ遅延線であることを特徴とする上記装置。 （１７）特許請求の範囲第１６項記載の装置において、
上記因子化手段は上記入力回路点及び上記中間回路点で
の信号の振巾を２で割るように構成された１対の整合し
た分圧器であることを特徴とする上記装置。 （国　特許請求の範囲第１７項記載の装置において、上
記加算手段は電流対電圧変換器として接続されかつ上記
第１及び第２の中間信号をそれぞれ受けるように２つの
加算抵抗を介して接続されたその電流入力を有する演算
増幅器であり、上記比較手段は上記基準回路点に接続さ
れた１つの入力と上記加算手段の出力に接続した他の入
力とを有する比較器であることを特徴とする上記装置。 　　　　　　　　　　　　　　　」２）　明細書を次の
通シ補正する。 頁　行　補正前　　　補正後 ３８　７　回路点Ｂ　　　　　　　　第５図の回路点Ｂ
５９９５３　　　　　　　　　５５Ａ ５９　１２　５５　　　　　　　　　　５．５Ａ３９１
４　対応して番号づけられた　要素２２．４８．５９゜
要素　　　　　　　　　　５７ ３９１５　入力回路点Ａ　　　　　　その入力４０　１
０　５３　　　　　　　　　　５３Ａ４４　１８　５３
　　　　　　　　　　５３Ａ５３　１９　５３　　　　
　　　　　　５３Ａ６２　９　回路点Ｂ　　　　　　　
　回路点Ｄ３、　明細書第６２頁第１０〜１２行「回路
点Ｅでの・・・・・・・・・・・・となる。」を削除し
、次の記載を挿入する。 「比較器２１４は上述したように差動増幅器の作用と比
較器の作用とを行なう。このため、それは、内部的に伝
達関数１−　ｃｏｓ　（ωｔ）を使用して入力信号を変
換し、変換した信号をスライスして出力信号を回路点Ｅ
で得る。」 ４、　図面を次の通シ補正する。 以上

Claims (1)

1. 【特許請求の範囲】 （１）入力信号が予め定められた振巾に達する時間を検
   出する方法において、１−ｃｏｓ（ωｔ）に等しい伝達
   関数を伝達関数（ここでωは上記入力信号を作るフーリ
   エ級数成分の角周波数であり、ｔは予め定められた時間
   に等しい）を有する装置を上記入力信号が通過するよう
   にし、このようにし変換された信号を電圧基準レベルと
   比較して入力信号が上記基準レベルに等しいことを示す
   出力信号を発生することを特徴とする上記方法。 （２）特許請求の範囲第１項記載の方法において、上記
   通過させるステップは、上記入力信号を加算抵抗を通し
   て送り、ついで入力を有しかつ極めて高いインピーダン
   スで成端する出力を有する遅延線を通して送り、この遅
   延線が上記入力信号に予め定められた遅延を与えるよう
   にして上記遅延線の出力に遅延信号を作り、この遅延線
   の入力での加算信号が上記入力信号と上記遅延線の上記
   出力からの反射された信号との和からなるようにし、上
   記遅延線の入力での加算された信号から上記遅延線の出
   力での上記遅延信号を減算するようにしたことを特徴と
   する上記方法。 （３）上記減算するステップは上記加算された信号と上
   記遅延信号とを比較器の反転及び非反転入力に与えるこ
   とによって行なうようにしたことを特徴とする上記方法
   。 （４）特許請求の範囲第１項記載の方法において、上記
   入力信号のピークを検出し、各検出したピークの振巾か
   らスライスレベル基準信号を発生し、上記入力信号を上
   記スライスレベル基準信号に比較して、上記入力信号が
   第１の予め定められた方向で上記スライスレベル基準信
   号を通過する時に「１」論理レベルから他方への第１の
   転移を作りかつ上記入力信号が第２の予め定められた方
   向で上記スライスレベル基準信号を通過する時に第２の
   転移を作るスライス出力信号を発生し、上記入力信号を
   上記スライスレベル基準信号に比較する上記ステップに
   おいて発生された上記第１及び第２の転移のそれぞれに
   対してパルスを発生してこのパルスがその対応する転移
   の生起の時に開始しかつ予め定められた時間の間持続す
   るようにし、上記パルスの持続時間の間でのみ上記伝達
   関数により変換された信号を電圧基準レベルに比較する
   上記ステップを可能化するようにしたことを特徴とする
   上記方法。 （６）特許請求の範囲第１項記載の方法において、上記
   入力信号のピークを検出し、各検出したピークの振巾か
   らスライスレベル基準信号を発生し、上記入力信号を上
   記スライスレベル基準信号に比較して、上記入力信号が
   第１の方向で上記スライスレベル基準信号を通過する時
   に１つの論理レベルから他の論理レベルへの転移を作る
   スライス出力信号を発生し、上記入力信号を上記スライ
   スレベルに比較する上記ステップにおいて発生された各
   上記転移に対してパルスを発生して、このパルスがその
   対応する転移の生起時に開始しかつ予め定められた時間
   の間持続するようにし、上記パルスの持続時間でのみ上
   記伝達関数により変換された入力信号を電圧基準レベル
   に比較する上記ステップを可能化するようにしたことを
   特徴とする上記方法。 （６）入力波形のエッジの５０％の振巾レベルの生起の
   時間を検出するための装置において、１−ｃｏｓ（ωｔ
   ）に等しい伝達関数（ここで、ωは上記入力波形のフー
   リエ成分の角周波数であり、ｔは予め定められた時間で
   ある）によって入力波形を変換しかつ中間信号を発生す
   るための手段と、この中間信号を基準信号に比較し、上
   記中間信号の振巾が上記基準信号の上記振巾に等しい時
   を指示する出力信号を発生するための手段とを含んだこ
   とを特徴とする上記装置。 （７）特許請求の範囲第６項記載の装置において、上記
   入力波形を変換するための上記手段は、上記入力信号を
   受ける入力端を有しかつ非成端遅延線条件を形成するイ
   ンピーダンスを備えて上記入力信号の上記入力端方向へ
   の反射を行なわせるように成端せしめられた出力端を有
   し上記入力及び出力端間に選択された信号伝達遅延を与
   える非成端遅延線と、上記遅延線の上記入力端に存在す
   る信号を加算するための手段と、上記遅延線の上記出力
   端に存在する信号から上記加算手段によって与えられる
   信号を減算するための手段とを含んだことを特徴とする
   上記装置。 （８）特許請求の範囲第７項記載の装置において、上記
   加算手段は抵抗であり、上記減算手段は差動増幅器であ
   ることを特徴とする上記装置。 （９）特許請求の範囲第７項記載の装置において、上記
   減算手段及び上記比較手段は比較器であることを特徴と
   する上記装置。 （１０）特許請求の範囲第６項記載の装置において、上
   記入力波形の信号のエッジが選択された振巾レベルを通
   過する時に１つの論理状態から他の論理状態への転移を
   発生する信号分離器を含んだことを特徴とする上記装置
   。 （１１）特許請求の範囲第１０項記載の装置において、
   上記信号分離器によって発生される上記転移から予め定
   められた時間だけ時間的に遅延される１つの論理レベル
   から他の論理レベルへの転移を発生するための遅延手段
   をさらに含んだことを特徴とする上記装置。 （１２）特許請求の範囲第１１項記載の装置において、
   上記信号分離器によって発生される上記転移の生起の時
   に開始しかつ上記遅延手段によって発生される上記転移
   の生起の時に終了するパルスを発生するための手段をさ
   らに含んだことを特徴とする上記装置。 （１３）特許請求の範囲第１２項記載の装置において、
   上記出力信号を受け、上記転移間の上記パルスの時間の
   間上記出力信号を出力にゲーティングするためのゲート
   手段をさらに含んだことを特徴とする上記装置。 （１４）入力信号のエッジが予め定められた振巾を通過
   する時の時間を指示するための装置において、１つの入
   力と、この入力及び中間回路点間に接続した加算インピ
   ーダンスと、上記回路点に接続された入力及び出力を有
   する遅延線と、上記遅延線に接続した入力を有しかつ上
   記回路点に接続した他の入力を有し、上記遅延線の出力
   での信号から上記回路点での信号を減算して上記入力信
   号の上記エッジが上記予め定められ振巾に達する時を指
   示する出力信号を発生するようにする比較手段とを含ん
   だことを特徴とする上記装置。 （１５）入力信号が予め定められた振巾に達する時間を
   検出するための装置において、上記入力信号を入力回路
   点から基準回路点までの通過時に第１の遅延時間だけ遅
   延するための第１の遅延手段と、上記基準回路点に到達
   する上記入力信号を上記基準回路点から中間回路点まで
   の通過において上記第１の遅延時間に等しい第２の遅延
   時間だけ遅延するための第２の遅延手段、上記入力回路
   点に接続した入力を有しかつ上記入力回路点での信号の
   信号振巾の半分に等しい第１の中間信号を与えるための
   出力を有する第１の因子化手段と、上記中間回路点に接
   続した入力を有しかつ上記入力回路点での信号の信号振
   巾の半分の等しい第２の中間信号を与えるための出力を
   有する第２の因子化手段と、上記第１及び第２の中間信
   号を加算して出力にその結果を生じさせる加算手段と、
   上記加算手段の上記出力に接続した入力と上記基準回路
   点に接続した出力とを有して上記比較手段の入力での信
   号が等しい時に信号を発生するための比較手段とを含ん
   だことを特徴とする上記装置。 （１６）特許請求の範囲第１５項記載の装置において、
   上記入力信号はデジタル信号であり、上記第１及び第２
   の遅延手段はデジタル遅延手段であり、上記加算手段は
   デジタルアダーであることを特徴とする上記装置。 （１７）特許請求の範囲第１６項記載の装置において、
   上記第１及び第２の因子化手段のそれぞれはシフトレジ
   スタ及び制御論理を含み、上記入力信号を表わすデジタ
   ル数の右シフトを行なわせて２で割られるそれらそれぞ
   れの入力信号のデジタル形として上記第１及び第２の中
   間信号を発生することを特徴とする上記装置。 （１８）特許請求の範囲第１５項記載の装置において、
   上記入力信号はアナログ信号であり、上記第１及び第２
   の遅延手段は整合した遅延量と整合した減衰因子を有す
   るアナログ遅延線であることを特徴とする上記装置。 （１９）特許請求の範囲第１８項記載の装置において、
   上記因子化手段は上記入力回路点及び上記中間回路点で
   の信号の振巾を２で割るように構成された１対の整合し
   た分圧器であることを特徴とする上記装置。 （２０）特許請求の範囲第１９項記載の装置において、
   上記加算手段は電流対電圧変換器として接続されかつ上
   記第１及び第２の中間信号をそれぞれ受けるように２つ
   の加算抵抗を介して接続されたその電流入力を有する演
   算増幅器であり、上記比較手段は上記基準回路点に接続
   された１つの入力と上記加算手段の出力に接続した他の
   入力とを有する比較器であることを特徴とする上記装置
   。