JPS58116846A - Ｆｍ変調デイジタルデ−タ復調方式 - Google Patents
Ｆｍ変調デイジタルデ−タ復調方式Info
- Publication number
- JPS58116846A JPS58116846A JP21307281A JP21307281A JPS58116846A JP S58116846 A JPS58116846 A JP S58116846A JP 21307281 A JP21307281 A JP 21307281A JP 21307281 A JP21307281 A JP 21307281A JP S58116846 A JPS58116846 A JP S58116846A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- width
- window pulse
- bit
- digital data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
この発明はＦＭ変調ディジタルデータ復調方式に関し、
特に磁気記録装置において読出しデータのビット間隙が
装置のりツタ等により変化するような場合でも簡単な回
路によシこれを正確に読出すことができるようにしたも
のである。
特に磁気記録装置において読出しデータのビット間隙が
装置のりツタ等により変化するような場合でも簡単な回
路によシこれを正確に読出すことができるようにしたも
のである。
（２）技術の背景
従来、各種磁気カードや磁気シート等の磁気記録装置に
ディジタルデータを記録するとき、ディジタルデータを
ＦＭ変調して記録し、これを磁気的に検出して元のディ
ジタルデータを復調している。
ディジタルデータを記録するとき、ディジタルデータを
ＦＭ変調して記録し、これを磁気的に検出して元のディ
ジタルデータを復調している。
第１図（α）（ｂ）は、従来のディジタルデータのＦＭ
変調方式を説明し虎もので、第１図（α）は通常の２値
デイジタルデータ（０１００１１０）を示したものであ
る。このディジタルデータを「０」ビットについては各
ピッ）を境にＨレベルとＬレベルの反転を行わせ、「ｌ
」ビットについては各ビット内において棒ビット幅すな
わちＴ／２の幅でＨレベルとＬレベルの反転を行わせる
。これにより第１図（→のディジタルデータを第１図（
ｂ）のように変換できる。
変調方式を説明し虎もので、第１図（α）は通常の２値
デイジタルデータ（０１００１１０）を示したものであ
る。このディジタルデータを「０」ビットについては各
ピッ）を境にＨレベルとＬレベルの反転を行わせ、「ｌ
」ビットについては各ビット内において棒ビット幅すな
わちＴ／２の幅でＨレベルとＬレベルの反転を行わせる
。これにより第１図（→のディジタルデータを第１図（
ｂ）のように変換できる。
この第１図（ｂ）を観察すると、「０」ビットの周期は
Ｔのままであるが、「１」ビットの周期はＴ／２に変換
されているので、一種のＦＭ変調がなされたものとみる
ことができる。そして前記の如き磁気記録装置では、こ
の第１図（旬のＦＭ変調され九ディジタルデータの形で
磁気記録されている０ （３）従来技術と問題点 第１図（１）〜第１図（ル）は、従来のＦＭ変調された
ディジタルデータの復調方式を説明したものである。す
なわち、第１図（ｂ）のＦＭ変調ディジタルデータを磁
気検出すると、データの立上り及び立下りの磁気変化部
分において、第１図（Ｃ）に示すような微分出力が得ら
れる。これを全波整流して波形整形すれば第１図（ｃｌ
′）のパルスが得られる。第１図（５１において、各デ
ータビットの境界！発生するビットＣｈはクロックビッ
トと呼ばれ、またクロックビットとクロックビットの中
間に存在するピッ）ＤＡ、すなわちｒｌＪビットをＦ’
Ｍ変調したときＴ／２のところで発生するビットはデー
タビットと呼ばれる。また第１図（−）は第１図に）の
拡大図である。
Ｔのままであるが、「１」ビットの周期はＴ／２に変換
されているので、一種のＦＭ変調がなされたものとみる
ことができる。そして前記の如き磁気記録装置では、こ
の第１図（旬のＦＭ変調され九ディジタルデータの形で
磁気記録されている０ （３）従来技術と問題点 第１図（１）〜第１図（ル）は、従来のＦＭ変調された
ディジタルデータの復調方式を説明したものである。す
なわち、第１図（ｂ）のＦＭ変調ディジタルデータを磁
気検出すると、データの立上り及び立下りの磁気変化部
分において、第１図（Ｃ）に示すような微分出力が得ら
れる。これを全波整流して波形整形すれば第１図（ｃｌ
′）のパルスが得られる。第１図（５１において、各デ
ータビットの境界！発生するビットＣｈはクロックビッ
トと呼ばれ、またクロックビットとクロックビットの中
間に存在するピッ）ＤＡ、すなわちｒｌＪビットをＦ’
Ｍ変調したときＴ／２のところで発生するビットはデー
タビットと呼ばれる。また第１図（−）は第１図に）の
拡大図である。
これらの各図から明らかなように、隣接するクロックビ
ットＣｂの中間にデータビットＤＡが存在しなければそ
の隣接するクロックビットＣｂにはさまれ九データビッ
トは「Ｏ」であり、データビットＤｂが存在すればその
データビットは「１」であることがわかる。
ットＣｂの中間にデータビットＤＡが存在しなければそ
の隣接するクロックビットＣｂにはさまれ九データビッ
トは「Ｏ」であり、データビットＤｂが存在すればその
データビットは「１」であることがわかる。
そこで従来はクロックビットＣｂに同期して。
第１図（イ）又はωに示すようなウィンドウパルスＷＰ
を発生し９期間ｔｃにおいて各クロックビットＣｂを検
出し９期間ｔｎ（以下ｔＤｔ−ウィンドウパルスの幅と
いう）においてデータビットＤｂの有無を検出し、第１
図（Ａ）に示すように２元のディジタルデータ（第１図
（→）を復調していた。なお第１図（イ）、■における
期間ｔｃの値は同じ値であっても勿論よい。
を発生し９期間ｔｃにおいて各クロックビットＣｂを検
出し９期間ｔｎ（以下ｔＤｔ−ウィンドウパルスの幅と
いう）においてデータビットＤｂの有無を検出し、第１
図（Ａ）に示すように２元のディジタルデータ（第１図
（→）を復調していた。なお第１図（イ）、■における
期間ｔｃの値は同じ値であっても勿論よい。
ところで磁気記録装置から磁気検出器でＦＭ変調ディジ
タルデータを検出するときは１機械的操作又はハンドス
キャナ等による人間の手操作によシ行なわれるが、前者
の場合は機械的原因にょろりツタや不均一動作によりウ
インドウノぞルスＷＰの幅ｔＤ（したがってｔｃ）が変
化し、後者の場合は手動作の不均一性のためにウインド
ウノぞルスＷＰの幅ｔｎ（ｊＱｉじ（ｔｃ）が変化する
。そしてその変動が大きいときｔｉ（後者の場合は特に
この変動が大きい）、その変動分に応じて幅ｔＤ（又は
ｔｒｙ）を可変にする必要がある。
タルデータを検出するときは１機械的操作又はハンドス
キャナ等による人間の手操作によシ行なわれるが、前者
の場合は機械的原因にょろりツタや不均一動作によりウ
インドウノぞルスＷＰの幅ｔＤ（したがってｔｃ）が変
化し、後者の場合は手動作の不均一性のためにウインド
ウノぞルスＷＰの幅ｔｎ（ｊＱｉじ（ｔｃ）が変化する
。そしてその変動が大きいときｔｉ（後者の場合は特に
この変動が大きい）、その変動分に応じて幅ｔＤ（又は
ｔｒｙ）を可変にする必要がある。
このため従来は、クロックビットｃｈとウィンドウパル
スＷＰの位相を位相比較器で検出し、フェーズロックル
ープ（ＰＬＩ、）と可変周波数発振器を使用して、クロ
ックビットｃｂとウィンドウパルｘＷＰの同期とウィン
ドウパルスＷＰｔＤ幅ｔＤ（又はｔｃ）を制御していた
。したがって、その回路構成は複雑で大規模なものにな
るという欠点があった。
スＷＰの位相を位相比較器で検出し、フェーズロックル
ープ（ＰＬＩ、）と可変周波数発振器を使用して、クロ
ックビットｃｂとウィンドウパルｘＷＰの同期とウィン
ドウパルスＷＰｔＤ幅ｔＤ（又はｔｃ）を制御していた
。したがって、その回路構成は複雑で大規模なものにな
るという欠点があった。
（４）発明の目的
この発明の目的は前記欠点を改善するために。
簡単な構成でクロックビット間隔の変動に応じてウィン
ドウパルスの幅を制御できるようにしたＦＭ変調ディジ
タルデータ復調方式を提供するものである。
ドウパルスの幅を制御できるようにしたＦＭ変調ディジ
タルデータ復調方式を提供するものである。
（５）発明の構成
そしてこの目的を達成するためＫこの発明のＦＭ変調デ
ィジタルデータ復調方式では、ＦＭ変調されたディジタ
ルデータをクロックビットとデータビットに変換したも
のをウィンドウパルスを用いて復調するＦＭ変調ディジ
タルデータ復調方式において、複数のクロックビットの
時間間隔の平均値を演算する平均値演算手段を設けてウ
ィンドウパルスの幅をその前の複数のクロックビットの
時間間隔の平均値にもとづき決定するようにしたことを
特徴とする０ （６）発明の実施例 この発明を一実施例にもとづき詳述するに先立ち、この
発明の原理を第２図によシ説明する。
ィジタルデータ復調方式では、ＦＭ変調されたディジタ
ルデータをクロックビットとデータビットに変換したも
のをウィンドウパルスを用いて復調するＦＭ変調ディジ
タルデータ復調方式において、複数のクロックビットの
時間間隔の平均値を演算する平均値演算手段を設けてウ
ィンドウパルスの幅をその前の複数のクロックビットの
時間間隔の平均値にもとづき決定するようにしたことを
特徴とする０ （６）発明の実施例 この発明を一実施例にもとづき詳述するに先立ち、この
発明の原理を第２図によシ説明する。
いま、第２図（→に示す如く、クロックツぞルスｃｂ
ｃｈ 、・・・Ｃ〜−１が不均一な時間間隔路
−ｍ１％−風＋１ ” ｔｓ−ＦＩＮ 、 ｔ”ｎ−ｍ１ｘ ＋−ｔ”ｌ
ｓ−１’ｔもって発生しているとする。このような場合
１機械損作の場合でも手操作の場合でも９次のクロック
ビットＣＡｓの発生する時間間隔ｔＷｒＬ はその直
前のクロツクビットの時間間隔から大きく変化すること
はなく。
ｃｈ 、・・・Ｃ〜−１が不均一な時間間隔路
−ｍ１％−風＋１ ” ｔｓ−ＦＩＮ 、 ｔ”ｎ−ｍ１ｘ ＋−ｔ”ｌ
ｓ−１’ｔもって発生しているとする。このような場合
１機械損作の場合でも手操作の場合でも９次のクロック
ビットＣＡｓの発生する時間間隔ｔＷｒＬ はその直
前のクロツクビットの時間間隔から大きく変化すること
はなく。
その直前の要領のクロックビットの時間間隔の平均値に
近い値になることが統計的事実として見出される。
近い値になることが統計的事実として見出される。
この発明はこのような事実にもとづき、第２図（ｂ）に
示す如く１次のクロックビットＣｂｓを取シ出すウィン
ドパルスの幅ｔＤ％をその直前の溝側のクロックビット
幅の平均値に一定の係数α（０くα＜１ ’）′ｔ−乗
じたものとして、すなわち下式によって決定するように
したものである。
示す如く１次のクロックビットＣｂｓを取シ出すウィン
ドパルスの幅ｔＤ％をその直前の溝側のクロックビット
幅の平均値に一定の係数α（０くα＜１ ’）′ｔ−乗
じたものとして、すなわち下式によって決定するように
したものである。
ｔ ｏｎ＝ −（ｔＷｓ−ｒｎ＋ｔＷＦ＆−（ｒｘ−ｚ
） ＋ ｔＷｒＬ−（ａ−ｓ ） ＋−ｔＷ、−１）
肩 ・・・・・・・・・■ ここで肩は大きすぎるとクロックビットの時間間隔の変
動に速やかに追従できず、ｓ＝１では瞬間的な変動に追
従することになるので、検出操作方式に応じて馬の値が
選定される。ｍ ＝ ２〜３にとれば回路構成も簡単で
、しかも実用上有効な追従特性を得ることができる。
） ＋ ｔＷｒＬ−（ａ−ｓ ） ＋−ｔＷ、−１）
肩 ・・・・・・・・・■ ここで肩は大きすぎるとクロックビットの時間間隔の変
動に速やかに追従できず、ｓ＝１では瞬間的な変動に追
従することになるので、検出操作方式に応じて馬の値が
選定される。ｍ ＝ ２〜３にとれば回路構成も簡単で
、しかも実用上有効な追従特性を得ることができる。
またαはデータビットを検出せず、クロックビットだけ
を確実に検出するという要請と、前記■式から得られる
ｔｎ３と実際のクロックビットＣＡｓの発生時間差を考
慮して、Ｍ針的にα＝０．７〜０．８程度に選定される
。時間ｔｃｎはｔＤ３が終了し。
を確実に検出するという要請と、前記■式から得られる
ｔｎ３と実際のクロックビットＣＡｓの発生時間差を考
慮して、Ｍ針的にα＝０．７〜０．８程度に選定される
。時間ｔｃｎはｔＤ３が終了し。
次のクロックビットＣｂ＠＋１が供給されるまでの期間
として自ら決定される。
として自ら決定される。
なお、第２図（ｂ）は嬉１図のに対応したウィンドウパ
ルスＷＰの場合について説明したが、第１図（φのよう
なウィンドウパルスの場合も同様にして求められる。す
なわち第２図（Ｃ）は第２図（Ａ）をｔｃ／２だけ右に
平行移動することによシ得られるものであるから、前記
■式によりｔＤｎ を求め。
ルスＷＰの場合について説明したが、第１図（φのよう
なウィンドウパルスの場合も同様にして求められる。す
なわち第２図（Ｃ）は第２図（Ａ）をｔｃ／２だけ右に
平行移動することによシ得られるものであるから、前記
■式によりｔＤｎ を求め。
第１図ωのｔｃの値の棒を付加すればよい。ただしこの
場合は前記■式のαは０．４〜０．６が選択される。
場合は前記■式のαは０．４〜０．６が選択される。
次にこの発明の一実施例を第３図にもとづき説明する。
図中、１はアンド回路、２はタイマー、３は第１ラツチ
回路、４は第２ラツチ回路、５は演算器。
回路、４は第２ラツチ回路、５は演算器。
６はウィンドウパルス制御回路、７はサンプリング回路
である。
である。
ここで、タイマー２はクロックビットの間隔を計数して
第１ラッチ回路３にラッチさせるものであり、このとき
第１ラッチ回路３のデータはラッチ回路番に移されてラ
ッチされることになる。
第１ラッチ回路３にラッチさせるものであり、このとき
第１ラッチ回路３のデータはラッチ回路番に移されてラ
ッチされることになる。
いま、第３図の入力端子ＩＮに、第２図（α）に示す検
出入力信号が伝達され、タイマーＴＭがｔＷｓ−１１−
測定している場合を考える。このとき第１ラッチ回路３
にはｔ’ｗ、−１の値がラッチされ、第２ラッチ回路４
にはｔＷｓ−ａ の値がラッチされている。演算器５
は前記■式にもとづき、ｔＤｒＬ−１を演算するもので
ある。すなわち、■式におＩ、（ｓて罵＝２とすれば２
次の０式のようになる。
出入力信号が伝達され、タイマーＴＭがｔＷｓ−１１−
測定している場合を考える。このとき第１ラッチ回路３
にはｔ’ｗ、−１の値がラッチされ、第２ラッチ回路４
にはｔＷｓ−ａ の値がラッチされている。演算器５
は前記■式にもとづき、ｔＤｒＬ−１を演算するもので
ある。すなわち、■式におＩ、（ｓて罵＝２とすれば２
次の０式のようになる。
ｔＤルーｘ＝−（ｔＷルーｓ ＋ｔ１１ｎ−ｔｘ ）・
・・・“・・・・・・・・・・・■ウインドウノぞルス
制御回路６は入力端子ＩＮから伝達される次のクロック
ビットＣｋｎ−ｖの立下９を始点として演算器５が前記
０式によって計算したｔＤルーｌの幅をもったウィンド
ウパルスＷＰ（ｔｎ）を出力端子Ｐに発生してサンプリ
ング回路フに供給する。ウィンドウパルス制御回路６の
他の出力端子Ｑには、出力端子Ｐの反転出力、すなわち
幅ｔｃルーｌをもったウィンドウパルスＷＰ （ｔｃ）
ｔ−発生してアンド回路ｌに供給される（なお幅ｔｃ
路−１は１次に説明するように、ｔＤｎ−１経過後次の
クロックビットＣｂｎ−１が供給されることにより次の
幅ｔＤｎをもったウィンドウパルスが発生されるために
、結果的に幅ｔｃｎ−４になるものであるが。
・・・“・・・・・・・・・・・■ウインドウノぞルス
制御回路６は入力端子ＩＮから伝達される次のクロック
ビットＣｋｎ−ｖの立下９を始点として演算器５が前記
０式によって計算したｔＤルーｌの幅をもったウィンド
ウパルスＷＰ（ｔｎ）を出力端子Ｐに発生してサンプリ
ング回路フに供給する。ウィンドウパルス制御回路６の
他の出力端子Ｑには、出力端子Ｐの反転出力、すなわち
幅ｔｃルーｌをもったウィンドウパルスＷＰ （ｔｃ）
ｔ−発生してアンド回路ｌに供給される（なお幅ｔｃ
路−１は１次に説明するように、ｔＤｎ−１経過後次の
クロックビットＣｂｎ−１が供給されることにより次の
幅ｔＤｎをもったウィンドウパルスが発生されるために
、結果的に幅ｔｃｎ−４になるものであるが。
便宜上前記の如く説明する。以下同様である）。
なおウィンドウパルス制御回路６が行う各クロックビッ
トの襟別方法は従来回路で行われている方法と同様な方
法で行われる。
トの襟別方法は従来回路で行われている方法と同様な方
法で行われる。
ウィンドウパルスＷＰＣｔＣ＞のｔｃ３−１期間中に次
のクロックビットＣｈｒＬ−１がアンド回路１に供給さ
れるとタイマー２はリセットされて（リセットされると
直ちに次の計数を開始する）、それまでの計数値すなわ
ちクロックビットＣＡＢ−ａとＣｂｎ−ｚ間の時間（ｔ
ｗｒＬ−ｘ） ｔ−第１ラッチ回路３にラッチさせ、第
１ラッチ回路３がそれまでラッチしていたそれまでのデ
ータ（ｔａｎ−ｇ）を第２ラッチ回路４にラッチさせる
。かくして演算器５は次の０式によりｔＤＬ を求める
どとになる。
のクロックビットＣｈｒＬ−１がアンド回路１に供給さ
れるとタイマー２はリセットされて（リセットされると
直ちに次の計数を開始する）、それまでの計数値すなわ
ちクロックビットＣＡＢ−ａとＣｂｎ−ｚ間の時間（ｔ
ｗｒＬ−ｘ） ｔ−第１ラッチ回路３にラッチさせ、第
１ラッチ回路３がそれまでラッチしていたそれまでのデ
ータ（ｔａｎ−ｇ）を第２ラッチ回路４にラッチさせる
。かくして演算器５は次の０式によりｔＤＬ を求める
どとになる。
α
ｔ Ｄｓ＝ （ｔｗａ−＋ｓ 十ｔｗ、−１）
・曲回・・曲■ウィンドウパルス制御回路６は、入力端
子ＩＮから供給される次のクロック、ＪルスｃｂｒＬ
の立下シを始点として幅ｔＤ３のウィンドウパルスｗ
ｐ（ｔｎ）を出力端子Ｐに発生し、サンプリング回路７
に供給する。一方出力端子Ｑには幅ｆｃルをもったウィ
ンドウパルスＷｐ（ｆｃ）を発生してアンド回路ｌに供
給する。
・曲回・・曲■ウィンドウパルス制御回路６は、入力端
子ＩＮから供給される次のクロック、ＪルスｃｂｒＬ
の立下シを始点として幅ｔＤ３のウィンドウパルスｗ
ｐ（ｔｎ）を出力端子Ｐに発生し、サンプリング回路７
に供給する。一方出力端子Ｑには幅ｆｃルをもったウィ
ンドウパルスＷｐ（ｆｃ）を発生してアンド回路ｌに供
給する。
以下同様の動作を繰返すことにより、ウィンドウパルス
制御回路６の出力端子Ｐには、第２図（ｈ）に示すよう
に、各クロックビットＣＩＩの立下りに同期して所定幅
のｔＤ をもったウィンドウパルスＷｐ（ｔＤ）が発生
してサンプリング回路フに印加することＫなる。
制御回路６の出力端子Ｐには、第２図（ｈ）に示すよう
に、各クロックビットＣＩＩの立下りに同期して所定幅
のｔＤ をもったウィンドウパルスＷｐ（ｔＤ）が発生
してサンプリング回路フに印加することＫなる。
そしてこのウィンドウパルスＷＰ（ｔＤ）は各期間（・
・・・・・ｔＤｎ −ｍ 、 ｔＤｎ−７１１＋１．・
・・・・・ｔＤｎ・・・・・・）、すなわち隣接するク
ロックビット間のデータビットＤＡ が存在する期間だ
け入力をサンプリングするので、データビットＤｂ
の有無に応じて、第２図（勾に示すように２元のデータ
（０１００１１０）を復調して出力端子ＯＵＴ に発生
することになる。
・・・・・ｔＤｎ −ｍ 、 ｔＤｎ−７１１＋１．・
・・・・・ｔＤｎ・・・・・・）、すなわち隣接するク
ロックビット間のデータビットＤＡ が存在する期間だ
け入力をサンプリングするので、データビットＤｂ
の有無に応じて、第２図（勾に示すように２元のデータ
（０１００１１０）を復調して出力端子ＯＵＴ に発生
することになる。
ｍが２よりも大きい場合も、ラッチ回路の数を増加する
ことにより、同様な手順で動作を実行することができる
。第２図（Ｃ）に示すウィンドウパルスを使用する場合
も同様である。
ことにより、同様な手順で動作を実行することができる
。第２図（Ｃ）に示すウィンドウパルスを使用する場合
も同様である。
またタイマー２．第１ラツチ回路３．第２ラッチ回路４
や演算器５等のノ・−ドウエアを容易にプログラム化で
きることもこれまた明らかである。
や演算器５等のノ・−ドウエアを容易にプログラム化で
きることもこれまた明らかである。
（７）発明の効果
この発明によれば全体の回路規模を小さく、簡略化する
ことができ、しかもデータビット間隔の変動に対する応
答特性が良好なＦＭ変調ディジタル復調方式を得ること
ができる。
ことができ、しかもデータビット間隔の変動に対する応
答特性が良好なＦＭ変調ディジタル復調方式を得ること
ができる。
第１図は従来のＦＭ変調ディジタルデータ復調方式の説
明図、第２図はこの発明の動作説明図。 第３図はこの発明の一実施例構成図である。 図中、ｌはアンド回路、２はタイマー、３は第１ラツチ
回路、４は第２ラツチ回路、５は演算器。 ６はウィンドウパルス制御回路、フはサンプリング回路
をそれぞれ示す。 特許出願人 富士通株式会社 代理人弁理士 山 谷 晧 榮 才１図
明図、第２図はこの発明の動作説明図。 第３図はこの発明の一実施例構成図である。 図中、ｌはアンド回路、２はタイマー、３は第１ラツチ
回路、４は第２ラツチ回路、５は演算器。 ６はウィンドウパルス制御回路、フはサンプリング回路
をそれぞれ示す。 特許出願人 富士通株式会社 代理人弁理士 山 谷 晧 榮 才１図
Claims (1)
- （１） ＦＭ変調されたディにタルデータをクロック
ビットとデータビットに変換したものをウィンドウパル
スを用いて復調するＦＭ変調ディジタルデータ復調方式
において、複数のクロックビットの時間間隔の平均値を
演算する平均値演算手段を設けてウィンドウパルスの幅
をその前の複数のクロックビットの時間間隔の平均値に
もとづき決定するようにしたことヲ特徴とするＦＭ変調
ディジタルデータ復調方式・
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21307281A JPS58116846A (ja) | 1981-12-29 | 1981-12-29 | Ｆｍ変調デイジタルデ−タ復調方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21307281A JPS58116846A (ja) | 1981-12-29 | 1981-12-29 | Ｆｍ変調デイジタルデ−タ復調方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58116846A true JPS58116846A (ja) | 1983-07-12 |
Family
ID=16633072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21307281A Pending JPS58116846A (ja) | 1981-12-29 | 1981-12-29 | Ｆｍ変調デイジタルデ−タ復調方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58116846A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0292867U (ja) * | 1989-01-12 | 1990-07-24 | ||
| JPH056628A (ja) * | 1990-04-16 | 1993-01-14 | Maguriide:Kk | データ記録再生方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5429620A (en) * | 1977-08-10 | 1979-03-05 | Hitachi Ltd | Digital data reproducer |
-
1981
- 1981-12-29 JP JP21307281A patent/JPS58116846A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5429620A (en) * | 1977-08-10 | 1979-03-05 | Hitachi Ltd | Digital data reproducer |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0292867U (ja) * | 1989-01-12 | 1990-07-24 | ||
| JPH056628A (ja) * | 1990-04-16 | 1993-01-14 | Maguriide:Kk | データ記録再生方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4371974A (en) | NRZ Data phase detector | |
| US4380815A (en) | Simplified NRZ data phase detector with expanded measuring interval | |
| US5122758A (en) | Differential phase demodulator for psk-modulated signals | |
| US4280224A (en) | Bit synchronizer with early and late gating | |
| US4918709A (en) | Data demodulator baud clock phase locking | |
| JPS5935222B2 (ja) | タイミング回路 | |
| EP0467712A2 (en) | Phase demodulator for psk-modulated signals | |
| GB2176977A (en) | Apparatus and method for producing a signal-to-noise ratio figure of merit for digitally encoded-data | |
| US4677388A (en) | Synchronization slicer | |
| JPS58116846A (ja) | Ｆｍ変調デイジタルデ−タ復調方式 | |
| US4859959A (en) | Data demodulator carrier phase error detector | |
| EP0194643A2 (en) | Correlation time-difference detector | |
| JP2841935B2 (ja) | 位相復調器 | |
| US5293549A (en) | Digital signal apparatus for correctly demodulating data despite a fluctuation in reading rate or variation in regenerated pulse duration due to abnormalities in a recording medium from which data is being read | |
| JPH06350653A (ja) | ディジタルデータ復調装置 | |
| SU650096A1 (ru) | Устройство дл воспроизведени информации с магнитного носител | |
| JPS6324343B2 (ja) | ||
| SU743018A1 (ru) | Устройство дл считывани информации | |
| JPS6145661A (ja) | 位相復調器 | |
| JPH0121649B2 (ja) | ||
| JPS5864851A (ja) | 二相位相復調方法 | |
| JPH01212038A (ja) | ピーク値演算型位相保持方式 | |
| JPS5558649A (en) | Error rate monitor unit | |
| JPH0420546B2 (ja) | ||
| JPS5822905B2 (ja) | コ−ドシンゴウノソウニユウオヨビ トリダシホウホウ |