JPH06103930B2 - 同期分離回路 - Google Patents
同期分離回路Info
- Publication number
- JPH06103930B2 JPH06103930B2 JP7339688A JP7339688A JPH06103930B2 JP H06103930 B2 JPH06103930 B2 JP H06103930B2 JP 7339688 A JP7339688 A JP 7339688A JP 7339688 A JP7339688 A JP 7339688A JP H06103930 B2 JPH06103930 B2 JP H06103930B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- peak
- circuit
- clamper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はテレビジヨン信号などのように同期信号が重畳
されている入力信号から同期信号を分離する同期分離回
路に関するものである。
されている入力信号から同期信号を分離する同期分離回
路に関するものである。
テレビジヨン信号などのように同期信号と画像信号とが
重畳されている信号のデジタル処理を行う場合で、信号
の同期信号に同期した標本化クロツクで標本化する場合
には同期信号の抽出が必要であり、一般には同期分離回
路で行われている。
重畳されている信号のデジタル処理を行う場合で、信号
の同期信号に同期した標本化クロツクで標本化する場合
には同期信号の抽出が必要であり、一般には同期分離回
路で行われている。
そして、従来の同期分離回路としては、同期信号の最下
レベルを一定レベルにクランプして、一定レベルを基準
にして判定レベルを設け、電圧比較器により電圧レベル
の比較を行うことにより同期信号を検出し分離してい
た。
レベルを一定レベルにクランプして、一定レベルを基準
にして判定レベルを設け、電圧比較器により電圧レベル
の比較を行うことにより同期信号を検出し分離してい
た。
上述した従来の同期分離回路では、入力信号にスパイク
状パルスが重畳されたり、伝送路の周波数特性の過等化
による波形歪みなどにより、電圧比較器の判定レベルに
引つ掛かる信号があると同期信号と誤つて判断されてし
まうという課題があつた。また、ピーククランプをして
いる場合、周期性のあるパルス状の雑音が重畳された場
合にはその振幅が大きいと雑音が電圧比較器で検出さ
れ、同期信号が検出されないという課題があつた。
状パルスが重畳されたり、伝送路の周波数特性の過等化
による波形歪みなどにより、電圧比較器の判定レベルに
引つ掛かる信号があると同期信号と誤つて判断されてし
まうという課題があつた。また、ピーククランプをして
いる場合、周期性のあるパルス状の雑音が重畳された場
合にはその振幅が大きいと雑音が電圧比較器で検出さ
れ、同期信号が検出されないという課題があつた。
本発明の同期分離回路は、テレビジヨン信号等のように
同期信号が重畳されている入力信号から同期信号を分離
する同期分離回路において、上記入力信号を予め定めら
れたレベルにピーククランプする第１のピーククランパ
と、上記入力信号からスパイク状のノイズや波形歪みを
取り去る低域ろ波器と、この低域ろ波器の出力を予め定
められたレベルにピーククランプする第２のピーククラ
ンパと、上記第１のピーククランパおよび上記第２のピ
ーククランパの各出力をそれぞれ積分する第１の積分器
および第２の積分器と、上記第１の積分器の出力と上記
第２の積分器の出力との差をとる差回路と、この差回路
の出力により変更される比較電圧と上記第１のピークク
ランパの出力とを比較する第１の比較器と、上記第２の
ピーククランパの出力と予め定められた比較レベルとを
比較する第２の比較器と、この第２の比較器の出力から
上記入力信号の同期信号のエツジの存在する位置の範囲
を示すゲートパルスを発生するゲートパルス発生回路
と、上記第１の比較器の出力と前記ゲートパルス発生回
路の出力とから同期信号を検出する同期信号検出回路と
から構成され、上記入力信号から常に安定に同期信号を
分離するようにしたものである。
同期信号が重畳されている入力信号から同期信号を分離
する同期分離回路において、上記入力信号を予め定めら
れたレベルにピーククランプする第１のピーククランパ
と、上記入力信号からスパイク状のノイズや波形歪みを
取り去る低域ろ波器と、この低域ろ波器の出力を予め定
められたレベルにピーククランプする第２のピーククラ
ンパと、上記第１のピーククランパおよび上記第２のピ
ーククランパの各出力をそれぞれ積分する第１の積分器
および第２の積分器と、上記第１の積分器の出力と上記
第２の積分器の出力との差をとる差回路と、この差回路
の出力により変更される比較電圧と上記第１のピークク
ランパの出力とを比較する第１の比較器と、上記第２の
ピーククランパの出力と予め定められた比較レベルとを
比較する第２の比較器と、この第２の比較器の出力から
上記入力信号の同期信号のエツジの存在する位置の範囲
を示すゲートパルスを発生するゲートパルス発生回路
と、上記第１の比較器の出力と前記ゲートパルス発生回
路の出力とから同期信号を検出する同期信号検出回路と
から構成され、上記入力信号から常に安定に同期信号を
分離するようにしたものである。
本発明においては、第1,第２のピーククランパと低域ろ
波器および第1,第２の積分器ならびに差回路によりスパ
イク状のノイズや波形歪みによる同期信号の最低レベル
のずれを検出し、第１の比較器の比較電圧を補正して正
確に同期信号の位置を検出し、第２の比較器と、ゲート
パルス発生回路により同期信号のエツジの位置を検出
し、同期信号検出回路で同期信号のエツジ以外の成分を
取り除き入力信号から常に安定に同期信号を分離する。
波器および第1,第２の積分器ならびに差回路によりスパ
イク状のノイズや波形歪みによる同期信号の最低レベル
のずれを検出し、第１の比較器の比較電圧を補正して正
確に同期信号の位置を検出し、第２の比較器と、ゲート
パルス発生回路により同期信号のエツジの位置を検出
し、同期信号検出回路で同期信号のエツジ以外の成分を
取り除き入力信号から常に安定に同期信号を分離する。
以下、図面に基づき本発明の実施例を詳細に説明する。
第１図は本発明の一実施例を示すブロック図である。
図において、１はテレビジヨン信号などのように同期信
号が重畳されている入力信号が印加される入力端、２は
この入力端１からの入力信号を予め定められたレベルに
ピーククランプするピーククランパ、３は入力信号から
スパイク状のノイズや波形歪みを取り去る低域ろ波器
で、この低域ろ波器３はバツフアアンプ３−１と低域ろ
波器３−２から構成されている。４はこの低域ろ波器３
の出力を予め定めたレベルにピーククランプするピーク
クランパ、５はピーククランパ２の出力を積分する積分
器で、この積分器５はバツフアアンプ５−１と低域ろ波
器５−２から構成されている。６はピーククランパ４の
出力を積分する積分器、７は積分器５の出力と積分器６
の出力との差をとる差回路、８はこの差回路７の出力に
より変更される比較電圧とピーククランパ２の出力とを
比較する比較器、９はピーククランパ４の出力と予め定
められた比較レベルとを比較する比較器、10はこの比較
器９の出力から入力信号の同期信号のエツジの存在する
位置の範囲を示すゲートパルスを発生するゲートパルス
発生回路、11は比較器８の出力とゲートパルス発生回路
10の出力とから同期信号を検出する同期信号検出回路、
12は検出した同期信号が得られる出力端である。
号が重畳されている入力信号が印加される入力端、２は
この入力端１からの入力信号を予め定められたレベルに
ピーククランプするピーククランパ、３は入力信号から
スパイク状のノイズや波形歪みを取り去る低域ろ波器
で、この低域ろ波器３はバツフアアンプ３−１と低域ろ
波器３−２から構成されている。４はこの低域ろ波器３
の出力を予め定めたレベルにピーククランプするピーク
クランパ、５はピーククランパ２の出力を積分する積分
器で、この積分器５はバツフアアンプ５−１と低域ろ波
器５−２から構成されている。６はピーククランパ４の
出力を積分する積分器、７は積分器５の出力と積分器６
の出力との差をとる差回路、８はこの差回路７の出力に
より変更される比較電圧とピーククランパ２の出力とを
比較する比較器、９はピーククランパ４の出力と予め定
められた比較レベルとを比較する比較器、10はこの比較
器９の出力から入力信号の同期信号のエツジの存在する
位置の範囲を示すゲートパルスを発生するゲートパルス
発生回路、11は比較器８の出力とゲートパルス発生回路
10の出力とから同期信号を検出する同期信号検出回路、
12は検出した同期信号が得られる出力端である。
つぎにこの第１図に示す実施例の動作を各部の動作波形
を示す第４図（ａ）〜（ｎ）を参照して説明する。
を示す第４図（ａ）〜（ｎ）を参照して説明する。
まず、入力端１からのテレビジヨン信号ａをピーククラ
ンパ２により電圧Ａ（第４図のｂ参照）のレベルにピー
ククランプする。そして、このピーククランパ２の出力
ｂは比較器８において差回路７の出力によりコントロー
ルされる基準電圧Ｂ（第４図のｂ参照）と比較され同期
信号のエツジが検出され、さらに同期信号検出回路11で
ゲーパルス発生回路10からのゲートパルスｉにより同期
信号以外の成分が除去され、同期信号が正しく検出され
出力端12より出力される。
ンパ２により電圧Ａ（第４図のｂ参照）のレベルにピー
ククランプする。そして、このピーククランパ２の出力
ｂは比較器８において差回路７の出力によりコントロー
ルされる基準電圧Ｂ（第４図のｂ参照）と比較され同期
信号のエツジが検出され、さらに同期信号検出回路11で
ゲーパルス発生回路10からのゲートパルスｉにより同期
信号以外の成分が除去され、同期信号が正しく検出され
出力端12より出力される。
一方、ピーククランパ２の出力ｂを、バツフアアンプ５
−１と低域ろ波器５−２とからなる積分器５により積分
し、ピーククランパ２の出力の平均値を求める。また、
バツフアアンプ３−１と低域ろ波器３−２とからなる低
域ろ波器３で入力端１からのテレビジヨン信号ａに重畳
されているスパイク状のノイズや波形歪みを除去し、ピ
ーククランパ４により電圧Ａのレベルにピーククランプ
し、積分器６により積分し、ピーククランパ４の出力の
平均値を求める。この積分器５の出力ｅと積分器６の出
力ｆとの差を差回路７で求める。そして、この差回路７
の出力は、入力端１からのテレビジヨン信号ａの同期信
号の最下レベルがノイズなどでずれていた場合のずれの
値になる。
−１と低域ろ波器５−２とからなる積分器５により積分
し、ピーククランパ２の出力の平均値を求める。また、
バツフアアンプ３−１と低域ろ波器３−２とからなる低
域ろ波器３で入力端１からのテレビジヨン信号ａに重畳
されているスパイク状のノイズや波形歪みを除去し、ピ
ーククランパ４により電圧Ａのレベルにピーククランプ
し、積分器６により積分し、ピーククランパ４の出力の
平均値を求める。この積分器５の出力ｅと積分器６の出
力ｆとの差を差回路７で求める。そして、この差回路７
の出力は、入力端１からのテレビジヨン信号ａの同期信
号の最下レベルがノイズなどでずれていた場合のずれの
値になる。
つぎに、ピーククランパ２の出力ｂは、比較器８で予め
定められた基準電圧Ｂ（第４図のｂ参照）と電圧比較さ
れ同期信号が検出される。このとき基準電圧Ｂの値は常
に正しい同期信号のエツジが検出されるよう差回路７の
出力により制御される。ただし、ここでは、入力信号に
基準電圧Ｂに引つ掛かるようなノイズがあれば同期信号
として検出されてしまう。そして、ピーククランパ４の
出力ｄは比較器９で予め定められた基準値Ｃ（第４図の
ｄ参照）と比較され、同期信号が検出され、パルスゲー
ト発生回路10で同期信号のエツジ部だけを選択するため
のゲートパルスｉを発生させる。
定められた基準電圧Ｂ（第４図のｂ参照）と電圧比較さ
れ同期信号が検出される。このとき基準電圧Ｂの値は常
に正しい同期信号のエツジが検出されるよう差回路７の
出力により制御される。ただし、ここでは、入力信号に
基準電圧Ｂに引つ掛かるようなノイズがあれば同期信号
として検出されてしまう。そして、ピーククランパ４の
出力ｄは比較器９で予め定められた基準値Ｃ（第４図の
ｄ参照）と比較され、同期信号が検出され、パルスゲー
ト発生回路10で同期信号のエツジ部だけを選択するため
のゲートパルスｉを発生させる。
第２図はこのゲートパルス発生回路10の構成例を示すブ
ロック図である。そして、このゲートパルス発生回路10
は、入力端10−１からの比較器９の出力ｈをゲートパル
ス幅TW（第４図のi1参照）の遅延を与える遅延回路10−
２と、この遅延回路10−２の出力をｋとするとｋ・の
論理演算を行う論理演算回路10−３と・ｈの論理演算
を行う論理演算回路10−４とからなり、この論理演算回
路10−３と論理演算回路10−４の出力をそれぞれ２種の
ゲートパルスi1，i2（第４図のi1，i2参照）として同期
信号検出回路11に出力する。なお10−5,10−６はそれぞ
れ論理演算回路10−3,10−４の各出力端である。
ロック図である。そして、このゲートパルス発生回路10
は、入力端10−１からの比較器９の出力ｈをゲートパル
ス幅TW（第４図のi1参照）の遅延を与える遅延回路10−
２と、この遅延回路10−２の出力をｋとするとｋ・の
論理演算を行う論理演算回路10−３と・ｈの論理演算
を行う論理演算回路10−４とからなり、この論理演算回
路10−３と論理演算回路10−４の出力をそれぞれ２種の
ゲートパルスi1，i2（第４図のi1，i2参照）として同期
信号検出回路11に出力する。なお10−5,10−６はそれぞ
れ論理演算回路10−3,10−４の各出力端である。
第３図は第１図の同期信号検出回路11の構成例を示すブ
ロツク図である。
ロツク図である。
この同期信号検出回路11は、入力端11−１からの比較器
８の出力ｇを低域ろ波器３の遅延分TLPF（第４図のｈ参
照）とゲートパルス幅TWの半分の時間TLPF＋TW/2（第４
図のｏ参照）だけ遅延させる遅延回路11−２と、この遅
延回路11−２の出力ｏと入力端11−3,11−４からのゲー
トパルスi1，i2の論理積をとる論理回路11−5,11−６お
よびこの論理回路11−５の出力の立ち上がりでセツトさ
れ，論理回路11−６の出力の立ち上がりでリセツトされ
るセツトリセツトフリツプフロツプ11−７とから構成さ
れる。そして、出力端11−８に得られるこのセツトリセ
ツトフリツプフロツプ11−７の出力ｊが同期分離回路の
出力となる。
８の出力ｇを低域ろ波器３の遅延分TLPF（第４図のｈ参
照）とゲートパルス幅TWの半分の時間TLPF＋TW/2（第４
図のｏ参照）だけ遅延させる遅延回路11−２と、この遅
延回路11−２の出力ｏと入力端11−3,11−４からのゲー
トパルスi1，i2の論理積をとる論理回路11−5,11−６お
よびこの論理回路11−５の出力の立ち上がりでセツトさ
れ，論理回路11−６の出力の立ち上がりでリセツトされ
るセツトリセツトフリツプフロツプ11−７とから構成さ
れる。そして、出力端11−８に得られるこのセツトリセ
ツトフリツプフロツプ11−７の出力ｊが同期分離回路の
出力となる。
第４図は第１図ないし第３図の動作説明に供する各部の
動作波形図で、第１図ないし第３図に示す記号に対応す
る動作波形を示すものである。そして、この第４図は、
テレビジヨン信号の波形の前後を、ノイズが重畳されて
いない場合とノイズが重畳されている場合について、
（Ｉ），（II）に比較して示す。
動作波形図で、第１図ないし第３図に示す記号に対応す
る動作波形を示すものである。そして、この第４図は、
テレビジヨン信号の波形の前後を、ノイズが重畳されて
いない場合とノイズが重畳されている場合について、
（Ｉ），（II）に比較して示す。
以上説明したように本発明によれば、同期信号にスパイ
ク状の雑音や波形歪みが重畳された場合でも正しく同期
信号の分離ができ、また、実際にエツジとして使われる
入力信号が本装置の中では低域ろ波器等の歪みを受けな
いため、正しい位置でしかもジツタの無い同期信号が得
られる効果がある。
ク状の雑音や波形歪みが重畳された場合でも正しく同期
信号の分離ができ、また、実際にエツジとして使われる
入力信号が本装置の中では低域ろ波器等の歪みを受けな
いため、正しい位置でしかもジツタの無い同期信号が得
られる効果がある。
第１図は本発明の一実施例を示すブロツク図、第２図は
第１図のゲートパルス発生回路の構成例を示すブロツク
図、第３図は第１図の同期信号検出回路の構成例を示す
ブロツク図、第４図は第１図ないし第３図の動作説明に
供する各部の動作波形図である。 ２……ピーククランパ、３……低域ろ波器、４……ピー
ククランパ、5,6……積分器、７……差回路、8,9……比
較器、10……ゲートパルス発生回路、11……同期信号検
出回路。
第１図のゲートパルス発生回路の構成例を示すブロツク
図、第３図は第１図の同期信号検出回路の構成例を示す
ブロツク図、第４図は第１図ないし第３図の動作説明に
供する各部の動作波形図である。 ２……ピーククランパ、３……低域ろ波器、４……ピー
ククランパ、5,6……積分器、７……差回路、8,9……比
較器、10……ゲートパルス発生回路、11……同期信号検
出回路。
Claims (1)
- 【請求項１】テレビジヨン信号等のように同期信号が重
畳されている入力信号から同期信号を分離する同期分離
回路において、前記入力信号を予め定められたレベルに
ピーククランプする第１のピーククランパと、前記入力
信号からスパイク状のノイズや波形歪みを取り去る低域
ろ波器と、この低域ろ波器の出力を予め定められたレベ
ルにピーククランプする第２のピーククランパと、前記
第１のピーククランパおよび前記第２のピーククランパ
の各出力をそれぞれ積分する第１の積分器および第２の
積分器と、前記第１の積分器の出力と前記第２の積分器
の出力との差をとる差回路と、この差回路の出力により
変更される比較電圧と前記第１のピーククランパの出力
とを比較する第１の比較器と、前記第２のピーククラン
パの出力と予め定められた比較レベルとを比較する第２
の比較器と、この第２の比較器の出力から前記入力信号
の同期信号のエツジの存在する位置の範囲を示すゲート
パルスを発生するゲートパルス発生回路と、前記第１の
比較器の出力と前記ゲートパルス発生回路の出力とから
同期信号を検出する同期信号検出回路とから構成され、
前記入力信号から常に安定に同期信号を分離するように
したことを特徴とする同期分離回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7339688A JPH06103930B2 (ja) | 1988-03-29 | 1988-03-29 | 同期分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7339688A JPH06103930B2 (ja) | 1988-03-29 | 1988-03-29 | 同期分離回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01246965A JPH01246965A (ja) | 1989-10-02 |
| JPH06103930B2 true JPH06103930B2 (ja) | 1994-12-14 |
Family
ID=13516997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7339688A Expired - Lifetime JPH06103930B2 (ja) | 1988-03-29 | 1988-03-29 | 同期分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06103930B2 (ja) |
-
1988
- 1988-03-29 JP JP7339688A patent/JPH06103930B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01246965A (ja) | 1989-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62143594A (ja) | 同期スライサ | |
| JPH0250677B2 (ja) | ||
| JPH06103930B2 (ja) | 同期分離回路 | |
| JP2764808B2 (ja) | ｃｃｄデータをデジタル化する方法及び装置 | |
| JP2950351B2 (ja) | パルス信号発生回路 | |
| JPS5844875A (ja) | Ａｆｃ回路 | |
| JP2721691B2 (ja) | 水平期間識別装置 | |
| JPH04180365A (ja) | ノイズパルス除去回路 | |
| JPS6231286A (ja) | インタ−レ−スビデオ信号のフイ−ルド判別装置 | |
| JP3278541B2 (ja) | 位相基準検出回路 | |
| JPH09130753A (ja) | 水平同期信号検出装置 | |
| JP2546590B2 (ja) | 同期信号抽出回路 | |
| JPH11317730A (ja) | デジタル受信装置 | |
| JPH0654009A (ja) | 受信入力電界強度検出回路 | |
| JPH099212A (ja) | ディスパーサル信号除去回路 | |
| JPH03274938A (ja) | タイミング抽出回路 | |
| JPS6386921A (ja) | 再生回路 | |
| JPH04241581A (ja) | 波形等化装置 | |
| JPS62172573A (ja) | サンプリング回路 | |
| JPH06327022A (ja) | クロックパルス発生装置 | |
| JPS6165668A (ja) | 同期分離回路 | |
| JPH03268692A (ja) | バースト・ゲート発生装置 | |
| JPH04267651A (ja) | ３値符号タイミング抽出回路 | |
| JPH04160985A (ja) | 映像信号処理回路 | |
| JP2000013636A (ja) | 位相検出回路、位相補正回路およびデジタル画像処理装置 |