KR940011061B1

KR940011061B1 - 동기분리회로 및 그 방법

Info

Publication number: KR940011061B1
Application number: KR1019860007504A
Authority: KR
Inventors: 프레이지 모리슨 에릭
Original assignee: 암펙크스 코오포레이션; 조엘 디이 탤코트
Priority date: 1985-10-17
Filing date: 1986-09-08
Publication date: 1994-11-22
Also published as: JPS62143594A; US4677388A; CA1251834A; KR870004614A; EP0220064A2; DE3684226D1; EP0220064B1; EP0220064A3

Abstract

내용 없음.

Description

동기분리회로 및 그 방법

제 1 도는 칼라 텔레비젼 신호의 전형적인 수평 귀선 소거부분을 나타낸 도면.

제 2 도는 주파수 응답이 불완전한 시스템을 통과한 후 어떤 고주파의 감쇠에 의해 펄스의 형태가 다소 변하여 특히, 귀선소거 레벨과 동기펄스의 첨두(尖頭)에서의 "평탄"부분들이 나타난, 버스트 없는 전형적인 실제 수평 합성동기 및 귀선소거 펄스를 나타낸 도면.

제 3 도는 잡음과 오우버슈우트를 제거하기 위해 저역필터를 통과한 제 2 도의 합성파형도.

제 4 도는 불완전한 직류 결합의 난점과 그에 따라 직류레벨을 샘플링하는데 이용되는 샘플 앤드 호울드회로의 시정수가 원인이 되어 발생된 오차를 나타낸 도면.

제 5 도는 이 발명의 실시예에 대한 블록다이어그램.

제 6 도는 제 5 도의 여러 신호들간의 타이밍 관계를 나타낸 타이밍 다이어그램.

제 7 도는 이 발명의 바람직한 실시예에 대한 블록다이어그램.

제 8 도는 제 7 도의 실시예에서 나타나는 신호들간의 여러 타이밍 관계에 대한 타이밍 다이어그램.

제 9 도는 제 7 도의 실시예의 한가지 실시에 대한 상세도.

제 10 도는 제 7 도의 윈도우게이팅 파형발생기(78)의 신호들간의 여러 타이밍 관계를 나타낸 다이어그램.

제 11 도는 2개의 지연선을 사용한 이 발명의 다른 실시예에 대한 블록다이어그램.

* 도면의 주요부분에 대한 부호의 설명

10, 12 : 직류레벨 샘플점 14, 16 : 샘플점

18 : 입력파형 20 : 가산저항

22, 200, 202 : 지연선 24 : 절점 A파형

26, 28 : 중단점 30 : 절점 B파형

32, 34 : 평탄부 38, 64' : 파두부

40, 66 : 50% 진폭레벨 46, 68' : 파미부

47 : 선로 48 : 차동증폭기

53, 100, 106, 108, 170, 214 : 비교기 55' : 입력 동기파형

56 : 동기분리회로 57 : 저항

58 : 동기펄스 59 : 커패시터

60 : 전이 64 : 동기신호

70 : 엣지지연회로 78 : 윈도우게이팅 파형발생기

80, 86 : 윈도우펄스 92, 216 : 게이팅회로

102 : 샘플 커패시터 104 : 에미터플로우어 트랜지스터

109 : 교류궤환저항 116 : 인버터

118 : 트랜지스터 120 : 저역필터

122 : 다이오드 124 : 첨두검출 궤환저항

142 : 반전절점 146 : 배타적 논리합게이트

160, 162 : 노어회로 184 : R-G 플립플롭

206 : 가산기 208, 210 : 감쇠기

이 발명은 영상처리 회로에 관한 것으로서, 특히 텔레비젼 및 그 밖의 영상신호 처리 시스템에서 동기분리회로로 이용되는 레벨검출기에 관한 것이다.

여러 컬러형상 응용장치에 있어서, 수평동기펄스의 파두부(시초)와 색버어스트신호의 특정 축교차점 사이의 시간을 알 필요가 있다. 이 시간은 주로 색버어스트신호의 각도를 단위로 한 수평동기 대 색부반송파워상 이라는 용어로 표현된다. 이 동기 대 부 반송파워상의 정확한 측정값을 얻기 위해서는 수평동기펄스의 파두부상의 50% 진폭점을 정확히 측정할 수 있어야 하는데, 이 50% 진폭점은 이 동기펄스의 엣지들(edge)의 발생과 수평주사선 시작시간의 측정값으로 정의된다. 이 동기 대 부반송파워상은 텔레비젼 방송국 장비의 신호에 대한 NTSC 및 PAL 규격에 규정되어 있는 만큼 이 위상의 정확한 측정이 매우 중요하다.

이 동기 대 부반송파워상을 정확히 알아야 할 또 한가지 이유는, 비디오 테이프 임피던스 녹화기와 같은 통신링크 또는 채널로 부터 들어오는 잡음성 영상신호들을 처리하는 작동 영상응용장치는 수평 및 수직동기신호, 색버어스트및 등화신호와 같은 수신된 영상신호들로 부터 원래의 동기신호들을 분리해내고 새로운 국부발생 동기신호들로 대체하기 때문이다. 이러한 과정이 행하여지는 이유는 원래의 동기신호들이 대개 찌그러져 있거나, 잡음과 섞여 있으며, 그밖에 처음 의도하였던 목적에 이용될 수 있는 경우가 많기 때문이다. 이러한 분리 및 대체를 행함으로써 영상신호들이 통신링크를 통해 송신된 후 또는 비디오 테이프 녹화기를 이용한 영상신호에 대한 다수의 연속재생의 각각이 행하여진 후 올바른 동기신호들이 확실히 나타나게 할 수 있다.

이 분리 및 대체기술은 각종 영상신호에서 시스템 가령, 상업용 비디오 테이프 녹화기에 적용되는 시간축 교정기에 광범위하게 이용된다. 새로운 동기신호들 및 버어스트신호들을 올바로 끼워넣기 위해서는, 원래 신호의 동기 대 부반송파워상을 정밀하게 알아야 한다. 동일한 동기 대 부반송파워상 관계가 유지되지 않으면, 새로운 동기신호들의 사입이 부정확하게 된다. 따라서, 통신채널로 부터 수신된 영상신호에 새롭게 올바로 조형된 동기신호들을 정확히 삽입할 수 있도록 원래의 동기 대 부반송파워상을 알아야 한다.

이 발명은 시간축 교정기에 적용되었을때 특별한 장점을 제공한다. 시간축 교정기는 시간축 오차가 있는 영상신호를 처리하여 오차를 제거함으로써 올바른 신호의 타이밍을 재확립하는 시스템이다. 그 실행에 있어서, 교정되는 영상신호는 통신 채널에서의 시간축으로 부터 새롭고 안정한 시간축으로 시간이 재조절되어 시간축 교정기의 출력에 나타난다. 이 시간 재조절은 대개 통신채널로 부터 수신된 영상신호의 색버어스트 동기성분 및 안정한 기준 색부반송신호에서 유도된 타이밍 신호들을 조절함에 따라 수행된다. 색버어스트 동기성분을 시간축 교정기용 타이밍 신호들의 발생원으로 이용하기 때문에, 영상신호의 시간 재조정을 실행하기 위해 채용된 시간축 교정기 내의 기억장치의 기억소자들에 대한 어드레스가 올바로 연속(sequence)되어 새로운 동기펄스들이 올바로 시간조절된 관계로 그 출력신호에 재삽입될 수 있도록 수신 영상신호의 정밀한 동기 대 버어스트 위상을 아는 것이 중요하다.

수평동기펄스의 50%점의 정밀한 시간을 아는 것이 중요한 다른 응용으로서 펄스지터(jitter)의 측정에 관한 것과 색버어스트 타이밍의 설정에 관한 것이 있다. 더우기, 모든 텔레비젼 규격에서는 파두부와 파미두의 50% 진폭점들로 부터 펄스폭을 정의하고 있다. 따라서, 동기펄스들 특히, 수평동기펄스의 50%점 발생시간을 정밀하게 측정할 수 있다는 것은 매우 중요하다.

종래의 기술에 있어서, 수평동기펄스 파두부의 50%점은, 수평동기펄스의 첨두레벨 기간중 일부에 걸쳐 수평동기펄스의 첨두레벨에 대해 일련의 측정값들을 구하고 이 측정값들의 평균을 구하여 측정되었다. 수평귀선소거 기간의 백포오치(back porch) 일부의 레벨에 대한 다른 일련의 측정값들이 구해지고 이 측정값들의 평균이 계산된다. 다음에 계산된 이 두 평균값이 합쳐지고 2로 나누어져 그 평균값이 나오면, 이것은 수평동기펄스의 50% 진폭점으로 간주된다.

이러한 수평동기펄스들의 50% 진폭점 측정기술은 많은 오차를 유발하기 쉽다. 이러한 오차들이 일어나는 원인은, 동기 및 귀선소거 채널에서의 회로소자의 불완전한 주파수 응답으로서, 이에 따라 측정지역의 부분들의 평탄성을 파괴하는 오우버슈우트가 나타나는 것이다. 이러한 오차들이 일어나는 또다른 원인은, 동기 및 귀선소거 채널들에 불완전한 직류결합이 있을때 측정되는 직류레벨들의 갑작스런 변동들을 샘플 앤드 호울드회로가 추적하여 올바로 측정하는 능력을 잃어버리는 것이다.

이 발명은 상기한 바와같은 문제점을 감안하여 된 것으로서, 이 발명의 목적은 합성 텔레비젼 신호들에 포함된 수평동기펄스들과 같은 펄스들의 파두부의 50% 진폭점 발생시간을 극히 높은 정확도로 측정하는 장치 및 방법을 제공하는 것이다.

더 넓은 측면에서 볼때, 이 발명은 입력신호를 일정변환수단으로 통과시키는 장치 및 방법으로서, 이 변환수단이란 1-cosine(wt)인 전달함수를 가진 회로의 형태로 되는데, 여기서 w는 입력신호의 푸우리에 성분들의 각 속도이고 t는 이 전달함수를 실현하기 위해 이용되는 지연선을 거친 왕복지연의 시간이다. 즉, 개개의 푸우리에 성분에 대한 전달함수의 값과 감쇠는 해당 특정 푸우리에 성분의 주파수에서의 1-cosine(wt)을 계산함으로써 결정될 수 있다. 각 푸우리에에 성분이 변환수단의 작용을 받아 그에 따른 각각으로 감쇠된 푸우리에 성분들이 한데 합쳐진 다음, 특정 펄스형태를 갖는 그에 따른 변환된 입력신호 결과들은 실제로는 특히, 직류레벨에서 동기신호 처리회로의 주파수응답의 완벽도와는 무관하다. 입력동기 신호에서 변환된 결과 신호에는 동기펄스의 파두부 및 파미부가 50% 진폭레벨을 통과하는 시점들에 한쌍의 축교차점들이 있는데, 이 축교차점들은 입력신호의 파두부와 파미부다 그 50% 진폭레벨을 통과할때 교차되는 축을 형성하는 직류레벨에 의해 떨어져 있다. 이 변환된 신호를 바람직한 실시예에서 출력신호 축의 직류레벨인 기준신호레벨에 비교함으로써, 동기펄스의 엣지들의 50% 점 통과시점들이 매우 정확히 결정될 수 있다.

제 1 실시예에서, 이 발명은, 특정 펄스기간 동안 제 6b 도와 관련하여 후술될 파형을 제공하는 임의 상수 t를 포함한 지연 0.5t를 가진 비종단된 지연선을 입력에 또한 단일 가산저항을 이 지연선의 입력에 사용함으로써 실시된다. 지연선의 특성 임피던스는 이 가산저항의 임피던스와 같다. 이 임피던스 정합으로 입력에서 가산저항과 지연선간의 절점 사이의 전달함수가 확실히 cosine(wt)으로 된다. 동작시에, 입력동기펄스는 가산저항을 통과한 다음 지연선을 통과한다. 지연선은 그 출력이 차등증폭기의 매우 높은 임피던스의 비반전입력에 결합되어 있다는 점에서 비종단되어 있다. 이러한 높은 임피던스는 지연선의 임피던스와 정합하지 않은 것이므로 어떠한 신호도 흡수하지 않아서, 차등증폭기의 입력에 도달하는 에너지의 본질적으로 전부가 지연선의 입력을 거쳐 입력으로 다시 반사된다. 지연선을 거쳐 반사된 신호는 가산저항에서 입력신호와 가산되고, 두 신호들은 이 가산저항에서 동일한 교류감쇠를 당하지만 부호는 서로 반대이다. 가산저항과 지연선 사이의 절점에서의 이 결과 신호는 2개의 레벨을 가지고 있으며 입력동기펄스의 50% 레벨에 고원 또는 평탄부를 가진다. 이 결과 합은 차동증폭기의 반전입력에 가해진다. 그 입력들에서의 두 입력들의 차인 차동증폭기의 출력은 입력신호에서 전달함수 1-cosine(wt)로 변환된 신호이다. 이 출력신호에는 입력동기신호의 50% 진폭점들의 발생시점들에서 나타나는 축교차점들이 있다. 다음에, 차동증폭기로 부터 나온 이 출력신호는 입력펄스의 50% 진폭점들의 발생시점들에서 차동증폭기에서 나온 출력신호에 의해 교차되는 축과 동일한 레벨로 설정된 기준전압과 비교기에 의해 비교된다. 비교기의 출력은 입력펄스의 파두부가 그 50% 진폭레벨을 통과할때 전이를 만들어낸다.

제 2의 바람직한 실시예에서, 차동증폭기와 비교기의 기능들은 하나의 비교기에서 수행되는데, 이것은 비교기가 그 특성상 입력들중 하나를 다른 하나에서 빼는 연산을 하기 때문이다. 지연된 입력펄스를 가산저항과 지연선 사이의 절점("가산절점")에서의 2레벨신호에 비교함으로써, 지연된 입력동기펄스의 파두부가 가산 절점에서의 신호의 교원 또는 평탄부 레벨로 상승할 때 입력에 전이가 나타난다. 지연된 동기펄스의 파미부가 가산 절점에서의 신호의 고원 레벨로 하강할 때 또 하나의 전이가 나타난다. 가산 절점에서의 이 고원은 전달함수의 본성에 의해 50% 레벨에 있게되므로, 전이들은 지연된 동기펄스의 엣지들에서의 50% 레벨들의 발생시간에 나타나게 된다.

변환된 신호의 특성때문에, 비교기 출력에는 일정한 모호한 지역들 즉, 비교기 출력이 논리상태 1인지 논리상태 0인지가 분간되지 않는 지역들이 있다. 이 모호한 지역들을 제거하려면, 논리회로소자와 조합한 동기분리회로를 사용하여 계속 처리에 중요한 전이들의 예상 시점들 동안 비교기의 출력을 가능화하기 위한 "윈도우(window)"펄스를 발생시킨다. 이 "윈도우들"의 바깥 시점들 동안의 어떠한 전이들도 비교기의 출력에 나타나지 못하게 된다. 이 윈도우 파형들은 구형파 펄스들로서, 입력파형의 파두부와 파미부의 50% 레벨들에서 전술한 전이들을 포괄하는 펄스 기간들을 가진다. 이 윈도우펄스들은, 비교기의 출력들을 동기펄스의 파두부와 파미두에 의한 실제 50% 점들의 통과가 예상되는 시점들 동안만 비교기의 출력들을 가능화하고 변환된 입력파형의 모호한 지역들이 나타난 동안 비교기의 출력들을 불능화하는데 이용된다.

간단히 말하면, 이 발명은 동기 및 귀선소저 채널의 회로소자 또는 그밖의 신호처리 회로소자의 주파수 응답의 완벽도와는 무관한, 입력펄스의 파두부와 파미부가 그 50% 레벨을 교차하는 정확한 시간을 검출하는 장치 및 방법이다. 이 발명의 모든 실시예들은 그 특성이 전달한후 1-cosine(wt)의 실현에 의해 좌우된다. 이 전달함수의 특성때문에, 신호들의 펄스입력에 응답하여 발생되는데, 이 신호들은 비교기에서 서로 또는 소정기준레벨(실시예에 따라 달라짐)에 대해 올바로 비교되었을때 입력펄스의 파두부와 파미부상의 50% 레벨들의 발생시점들에 전이들을 일으킨다. 이 발명에서는, 동기펄스의 50% 진폭레벨을 유도하기 위해 합산되고 2로 나누어지도록 되는 귀선소거 레벨의 평균 직류레벨과, 동기펄스의 평균직류레벨을 측정하기 위해 샘플 앤드 호울드회로가 전혀 사용되지 않는다. 따라서, 이 발명의 구성에 있어서, 직류레벨들의 빠른 변동을 추적할 능력을 잃을수도 있는 샘플 앤드 호울드회로가 측정에 오차를 일으키는 위험이 전혀 없다. 이러한 이유로 이 발명에 따라 구해진 측정값은 실질적으로 시스템의 직류결합의 완벽도와는 무관하다. 기본적으로, 이 발명에서는 종래의 기술에서 행하여졌던 동기펄스 및 귀선소거 레벨의 직류측정이 실시되지 않는다는 사실때문에 그 시스템이 전술한 오우버슈우트에 의해 생긴 부정확과는 무관하게 되어 있다.

이하 첨부한 도면들을 참조하여 이 발명의 실시예에 대하여 상세하게 설명하면 다음과 같다.

제 1 도는 수평귀선소거펄스, 수평동기펄스 및 귀선소저펄스의 백포오치(back porch)에 겹쳐진 색버어스트신호로 구성된 전형적인 합성색 동기신호를 자세히 나타내기 위한 도면이다.

제 2 도는 수평동기펄스에 잡음이 포함되고 오우버슈우트가 나타난 경우 전형적인 수평귀선소거 기간의 동기신호의 50% 진폭레벨을 계산하기 위한 종래 기술의 방법을 도시한 것이다. 제 2 도에 보인 신호는 색버어스트를 제거하도록 저역필터를 통과한 제 1 도의 신호를 나타낸다. 수평동기펄스의 첨두레벨에 대한 일련의 측정치들이 일련의 점으로 도시되었다. 최소 동기펄스 레벨이기도 한 귀선소거펄스의 첨두레벨에 대한 일련의 측정치들은 귀선소거펄스의 백포오치에 일련의 점으로 도시되었다. 상술한 바와같이, 각 측정값 열에 대한 평균이 계산되고, 이 두 평균치들이 합해져서 다시 둘로 나누어져 수평동기펄스의 엣지(edge)의 50% 레벨을 정한다. 계산치 및 실제의 50% 진폭레벨은 제 2 도에 표시된 바와 같다.

수평동기펄스 또는 그밖의 동기신호의 50% 진폭레벨을 정하는 상기 기술은 많은 오차를 나타내기 쉽다. 먼저, 제 2 도에 나타낸 바와같이, 합성신호에 어느만큼의 오우버슈우트나 잡음이 포함되어 있다면, 이러한 원치않은 에너지의 일부가 측정지역안으로 들어가서 측정값의 일부 또는 전체를 높이거나 낮춰서 계산된 평균레벨에 오차를 일으키고 이것이 계산된 50% 증폭레벨의 오차로 나타난다. 이는 특히 동기펄스 첨두레벨에서 취해진 측정값에 적용되는 사실인데, 그 이유는 동기펄스의 폭이 작고 따라서 측정지역이 작아서 동기 펄스의 파두부단 근처의 오우버슈우트 영역과 겹칠 수 있기 때문이다. 계산된 50% 레벨과 실제의 50% 레벨 사이의 어떠한 편차라도 주사선의 개시 발생의 계산시간과 동기신호에서 버어스트신호까지의 계산된 위상에 있어서 오차가 된다.

동기펄스의 형태에, 주파수 응답이 불균일 즉, 불완전한 동기 및 귀선소거 채널을 가진 시스템에서 생길 수 있는 찌그러짐이 나타나면, 이와같은 오차는 더욱 현저하게 될 수 있다. 이 찌그러짐이 동기펄스의 파두부의 경사도를 변환시키면, 그 차이가 계산된 50% 동기레벨과 실제의 50% 동기레벨 사이에 포함되어, 이것이 주사선의 개시에 대한 계산값과 주사선의 개시에 대한 실재값 사이의 오차로 나타난다.

종래 기술에서는 합성 수평귀선소거 신호를 적분기 또는 저역필터로 통과시켜 동기펄스 및 귀선소거 레벨을 측정하기 전에 고주파 잡음을 분류시키고 파형을 평활하게 함으로써 잡음과 오우버슈우트 현상의 효과가 어느정도 보상되었다. 이 결과는 제 3 도에 나타내었다. 그러나, 이러한 적분작용은 오우버슈우트까지 적분하여 동기펄스 및 귀선소거레벨의 첨두레벨을 변화시킨다. 어떠한 레벨 변화에 따라 뒤따른 측정값에서 오차가 발생한다. 더우기, 저역필터와 적분기는 동기펄스의 모를 둥글게하여, 그 파두부단의 경사도를 떨어뜨린다. 이는 오차를 크게하고 동기펄스의 첨두레벨이 좁아지게 하여 첨두에서 얻을 수 있는 측정의 횟수를 감소시킨다. 측정값의 갯수가 적어지면, 동기펄스의 평균 즉 50% 레벨의 측정에 있어서 정확도가 떨어진다.

이러한 오차는 몇가지 바람직하지 않은 결과를 일으킬 수 있는데, 그중 일부를 아래에 설명한다. 처음에, 50% 레벨의 계산치의 오차는 시간축 교정에 있어서 오차를 일으킬 수 있다. 입력신호의 시간축을 교정하기 위해, 현대의 시간축 교정법에서는 대개 입력 영상을 디지틀화 하고, 각 샘플 레벨을 나타내는 디지틀 단어들을 입력신호에서 나온 테이프 클록 신호에 따라 어드레스된 기억장치에 기억시키고, 이 샘플 레벨들을 바른 시간축으로 동작하는 기준클록으로 부터 나온 신호에 따라 다시 읽어낸다. 그러나, 각 주사선의 최초 디지틀화 샘플을 제대로 기억시키기 위해서는, 시간축 교정기가 각 입력 주사선의 정밀한 시작시간을 알아야 한다. 이 시작시간은 각 주사선에 앞서는 입력수평동기펄스의 50% 진폭점의 발생시간으로 정의된다. 시간축 교정기는 이 시작시간을 이용해서 각 주사선에 지정된 처음 기억장소와 관련한 어드레스신호를 발생시키고 주사선의 처음 화소의 시간을 정의하는 기록신호를 발생시키고 주사선의 처음 화소에 대한 디지틀샘플을 어드레스된 기억위치에 써넣는다. 입력동기펄스의 50% 진폭레벨 발생의 정확한 시간측정에 있어서 어떤 오차가 있다면, 주사선으로 부터의 처음 샘플이 엉뚱한 어드레스로 기억될 수 있고 이 오차는 전체 시스템을 통해 파급된다.

입력동기펄스의 50% 레벨 발생시간의 부적절한 측정으로 나타날 수 있는 다른 오차는 표시된 화상의 순간적인 외란이다. 이러한 외란들은, 보통 텔레비젼 신호들과 종래의 기술을 참조하여 전술한 바와같이 이 신호들에 작용하는 50% 진폭 동기분리회로의 발생원들간의 전환이 있어서 그 겨로가 50% 진폭점의 잘못된 측정이 이루어지면 발생한다. 이러한 외란들은 전문적인 비디오 시스템에 있어서 바람직하지 않거나 허용되지 않는다.

종래 기술의 방법으로 동기펄스의 50% 점의 정확한 측정값을 얻기 위해서는 직류 또는 제로 주파수에 대한 실질적으로 완전한 저주파 응답이 필요한데, 그 이유는 수평귀선소거 간격중에 직류성분이 가장 중요한 대상이기 때문이다. 만약 불완전한 직류결합에 의해 직류레벨에 우연한 이동이 생기면, 또다른 오차가 나타난다. 불완전한 직류결합에 의한 결과가 제 4 도에 도시되어 있다. 이러한 불완전한 직류결합의 공통된 원인들과 그에 따른 오차는 이 분야에 기술자들에 잘 알려져 있다. 직류레벨의 갑작스런 이동에 의해 생길 수 있는 이 오차는 직류레벨의 갑작스런 변화를 추적(track)하도록 빠른 전압 변화를 제공하기 위해 직류레벨의 샘플링에 이용되는 샘플 앤드 호울드회로에 들어가는 축전 커패시터의 불능이 원인으로 된다. 샘플 앤드 호울드 커패시터는 대개 시정수가 직류레벨의 빠른 이동을 정확히 샘플링하는데 부적합하게 된 회로에 들어간다. 제 4 도를 참조로 설명한다. 도면에서, 직류레벨 샘플점(10) (12)은 직류레벨을 제때에 정확히 지시해주는 점을 나타낸다. 샘플점(14)은 판단상의 직류레벨을 도시한 것으로서, (16)에 나타낸 같은때의 실제 직류레벨과 다르다. 이러한 직류레벨 측정에 이용되는 샘플 앤드 호울드 회로의 커패스터는 그 시정수가 길어서 추적시간 동안에 샘플점(16)의 레벨까지 충전하지 못하고 샘플시간의 종료까지 점(14)의 레벨까지만 충전한다. 이에따라 평균 직류레벨을 계산하는데 이용되는 한가지 측정값에 오차가 생긴다.

따라서, 종래 기술에 따른 동기펄스의 파두부 상의 50% 진폭점 발생시간의 측정은 여러 고유한 단점들을 안고 있으며 이는 측정의 정확도를 떨어뜨려 텔레비젼 방송국에 사용되는 고품질 상업용 영상장비에 적용될 수 없게 한다.

제 5 도 및 제 6 도를 참조하면, 이 발명을 설명하는 실시예에 대한 블록다이어그램과 이 회로의 특정 절점들에 나타나는 파형들이 나타나 있다. 제 6a 도의 점선파형(18)은 제 5 도의 맨 왼쪽에 있는 입력단자에 가해진 입력파형이다. 이 입력파형은 지연선(22)의 특성 임피던스(Z₀)와 정합하는 저항값을 갖는 가산저항(20)을 통과한다. 다음에, 입력파형은 지연선(22)을 통과하면서 이 지연선의 특성지연인 지연게수 0.5t만큼 지연된다. 이 지연계수 t는 0에서 +무한대까지 임의의 수가 될 수 있으나, 소정 펄스폭을 가진 수평동기펄스에 대하여는 t가 아래에 정의된 기준에 따라 선택되어야 한다. 제 6a 도의 파형(24)은 입력파형이 입력절점에 입력된 후 0.5t초만에 절점 A에 나타난 파형이다.

지연선(22)은 종단된 것이 아니라 그 출력 즉, 입력단에서 가장 멀리 떨어진 점이 입력 임피던스가 거의 무한대인 차동증폭기의 입력에 결합되어 있다. 이에 따라, 직류전류는 지연선을 통해 전혀 흐르지 못하지만, 교류전류는 저지하지 않는데, 그 이유는 지연선이 유도성 소자를 통과하는 신호를 접지로 연결하는 커패스터를 포함한 리액턴스성 소자로 구성되기 때문이다. 차동증폭기의 종단 임피던스가 지연선의 특성 임피던스와 정합되어 있지 않기 때문에 파형(24)의 거의 모든 에너지가 입력으로 다시 반사된다. 지연선(22)을 거쳐 입력으로 되돌아가는 과정에서 이 반사되는 파형에는 지연 0.5t가 다시 더해져서 반사된 파형은 입력파형이 입력된후 시간 t만에 절점 B에 도달한다. 이에 따른 절점 B에서의 전압파형은 제 6b 도에 나타낸 바와같다. 중단점(26)과 (28) 사이의 시간은 지연선(22)을 거친 왕복지연이다. 파형(24)의 형태로 된 2개의 파형을 겹치고 한 파형을 지연시간 t만큼 다른 파형에 대해 이동시킨 다음 이 두 파형을 합하여 제 6b 도의 파형(30) 형태를 한 파형을 만들어 봄으로써 누구든지 전술한 설명이 사실임을 납득할 수 있다. 파형이 가산저항(20)을 양쪽으로 통과하면서 가산저항(20)에서 감쇠가 있으며, 이 분야의 기술을 가진자이면 이러한 감쇠는 각 방향 통과에 있어서 동일하고 극성은 반대라는 것을 알 수 있다. 파형(30)의 진폭은 파형(24)의 진폭과 대략 같은데, 이는 파형(30)에 포함된 두 요소가 가산저항(20)을 통과하면서 나타나는 감쇠가 동일하기 때문이다.

입력절점과 절점(B) 사이의 전달함수는 cosine(wt)인데, 여기서 t는 지연선(22)을 거친 1왕복의 지연계수이고 w는 관련 특정신호의 각 주파수이다. 파형(18)과 같은 입력신호에 대해서, 파형(30)을 수학적으로 유도하려면, 입력파형을 푸우리에 성분으로 분해하고, 각 성분의 각 주파수를 t가 지연선을 거친 1왕복의 시간으로 정해진 식 cosine(wt)로 치환하고, 전달함수의 값을 구한다음 이 특정 푸우리에 성분의 크기를 그 주파수에서의 전달함수 값으로 곱하면 된다. 이 과정을 전체 푸우리에 성분 또는 유효 푸우리에 성분에 대해 실시한 다음, 절점(B)에서의 각기 감쇠된 정현파를 나타내는 이 결과 성분들이 합산된다. 이 결과가 제 6b 도의 파형(30) 형태를 한 파형으로 된다.

파형(30)에는 중단점(36)의 시점에서 중단점(2B)의 시점까지 걸쳐있는 평탄부(32)가 있고, 파형(24)의 파두부(38)가 50% 진폭레벨(40)을 통과할 때의 시점 t'를 포괄하는 시간이 들어 있는 관계를 주목해야 한다. 이 평탄부(32)는 절점(A)에서의 파형(24)의 50% 진폭레벨에 위치되어 있다. 또한, 파형(30)에는 중단점(42)의 시점에서 중단점(44)의 시점까지 걸쳐 있는 평탄부(34)가 있고, 파형(24)의 파미부(46)가 50% 진폭레벨(40)을 통과할 때의 시점 t"를 포괄하는 시간이 들어 있다. 평탄부(34) 역시 절점(A)에서의 파형(24)의 50% 진폭레벨에 위치되어 있다. 지연선(22)의 지연계수 t는, 특정 적용에 있어서 이들 평탄부(32) 및 (34)가 특정 입력펄스 기간동안 시점 t' 및 t"를 포괄하도록 선택되어야 한다.

시점 t'과 t"가 검출 및 신호화될 수 있는 방법은 두가지가 있다. 제 1 방법은 제 5 도에 나타낸 바와같다. 절점(B)의 파형은 선로(47)에 의해 차동증폭기(48)의 반전입력에 결합된다. 절점(A)은 차동증폭기(48)의 비반전입력에 결합된다. 이 차동증폭기(48)가 파형(24)에서 파형(30)을 빼서 제 60 도에 보인 파형(50)을 만든다. 입력절점과 절점(C) 사이의 전달함수는 1-cosine(wt)인데, 여기서 w 및 t는 상술한 바와같이 절점(B)에서의 전달함수에 관하여 정의된다. 이 전달함수는 지연선의 전달함수 즉, 절점(B)에서의 전달함수를 뺀 1을 나타낸다. 임의의 특정주파수에 대한 이 전달함수 값은 위에서와 같이 계산되고, 이 값은 전술한 바와 같이 입력신호의 푸우리에 성분들에 작용한다.

t를 지연선(22)의 왕복지연으로 정하고 푸우리에 성분의 각각의 주파수에서의 전달함수를 구한다음, 각 성분의 크기를 그 주파수에서의 전달함수 크기로 곱하고 또는 결과치를 더하면, 결과 파형은 제 6c 도에 나타낸 바와 같아진다. 다시한번, 파형(30)의 뒤집은 파형을 파형(24)위에 겹치고 두 파형들을 한데 합쳐, 그 차이 파형(50)을 얻어 봄으로써 상기 설명이 진실임을 알 수 있을 것이다.

파형(50)의 시점 t' 및 t"에서 축교차들을 포함하는 상태를 주목해야 한다. 이들 축교차들이 검출되어 파형(24)의 50% 레벨의 교차점 시간들을 나타낼 수 있다. 이렇게 하여 절점(A)이 동기펄스의 파두부의 50%점을 검출하기 위한 기준점으로 이용되어 동기대 버어스트상을 측정한다.

이들 50% 교차점의 검출은 제 1 실시예 즉, 비반전입력이 절점(C)에 결합되어 직류 차단 커패스터(59)를 통해 있는 비교기(53)를 이용한 제 5 도의 실시예에서 행해진다. 이 제 1 실시예에서, 차동증폭기(48)와 비교기(53)는 모두 50% 점을 검출하는데 이용된다. 후에 설명되는 바람직한 실시예에서, 차동증폭기와 비교기가 결합된다. 제 5 도의 실시이에서, 비교기(53)의 반전 입력이 접지에 결합되어 절점(C)에서의 전압파형을 비교하기 위한 안정한 기준레벨을 제공하는데, 이는 시점 t' 및 t"에서의 축교차가 제 5 도에 보인 실시예에서 0전압레벨을 통과하기 때문이다. 즉, 절점(C)에서의 파형에는 직류성분이 없다. 저항(57)은 차동증폭기(48)에 부하를 제공한다. 제 6d 도의 파형은 절점(D)에서의 비교기 출력파형을 나타낸다. 파형(50)이 제로축을 통과하는 때와 일치하는 시점 t'과 t"에서 비교기(53) 출력이 명백한 전이(52), (54)를 이루는 것을 주목해야 한다. 또한 비교기의 상태가 파형(50)이 0일때 t1 이전의 시간에서와 t2와 t3 사이의 시간에서 모호한 것도 주목해야 한다. 비교기의 이득이 높으므로, 접지전압과 절점(C)의 전압간의 조그만 차이를 일으키는 어떠한 소음에 의해서도 비교기의 상태는 예상치 못하게 변한다. 후에 설명될 바람직한 실시예에서, 이러한 불리한 효과에 의해 예상치 못한 전이가 나타나는 것을 피하기 위한 예방책이 강구된다. 이들 예방책 가운데 한가지는 중요한 전이의 발생이 예상되는 선택시간에만 비교기의 출력을 가능하게 하는 게이팅 회로를 사용하는 것이다.

커패스터(59)는 차등증폭기의 출력에 포함된 어떠한 직류성분 이라도 비교기(53)에 도달할 수 없게 차단하는데 쓰인다. 이 분야의 기술자면 알 수 있듯이, 이 직류차단은 이 실시방법에서 채용될 수 있는 반면에 종래 기술에서는 채용이 불가능한데, 그 이유는 종래 기술에 따른 동기펄스의 상부에서의 시간간격과 귀선소거 파형의 백포오치의 시간간격을 포함한 합성수평귀선소거 간격의 직류레벨 샘플링 방법에는 이들 평탄함을 유지하기 위해 완전한 질류 결합을 필요로 하기때문이다. 스템의 대역폭의 대략 절반에서 직류까지의 주파수 응답에 있어서의 비평탄함은 합성영상의 형태를 변화시키고 측정이 실시된 추정상의 평탄부분이 기복에 의해 나타난 오차를 직류 샘플에 첨가시킨다. 주목할 점은 이 발명의 실시방법은 시스템이 주파수 응답과는 비교적 무관하고 시스템내의 직류 결합의 완벽도와도 무관하다는 것이다. 이 시스템의 주파수 응답이 완벽도와 무관한 것이 이 발명의 중요한 특징중 하나이다.

차동증폭기(48)와 비교기(53)를 하나의 유니트로 조합할 수 있다는 것도 주목할 점이다. 비교기는 극히 고이득이 차동증폭기이므로, 그 특성상 두 입력을 감산한다. 즉, 차동증폭기(48)의 기능은 본래 비교기(53)에 의해 수행된다. 제 7 도의 바람직한 실시예에서와 같이, 차동증폭기가 제거되었다면, 비교기가 절점(A)의 파형을 절점(B) (제 5 도)의 파형과 비교하게 된다. 절점(B)이 파형에 있는 평탄부(32) 및 (34)는 절점(A)의 파형이 파두부(38)와 파미부(46)가 50% 진폭레벨을 통과하는 시간동안 절점(A)의 파형에서 50% 레벨에 있게 되므로, 비교기 출력은 파두부와 파미부가 50% 진폭레벨을 통과할때 정밀하게 상태 변화된다. 비교기에서의 이러한 전이를 이용해서 입력펄스 엣지들이 50% 진폭레벨을 통과하는 정밀한 시간을 지시해줄 수 있다.

제 7 도를 참조하면, 이 발명의 바람직한 실시예의 블록아이어그램이 도시되었다. 제 8 도는 이 회로에서 해당 명칭으로 표시한 여러 절점들의 파형을 나타낸다. 제 7 도 및 제 8 도의 명칭은 제 5 도의 명칭과 일치하지 않느다. 입력동기파형(55')은 입력으로 표시된 절점에 가해지고, 제 5 도에 도시된 같은 부호의 저항과 동일한 구실을 하는 저항(20)을 통과한다. 다음에 입력동기파형(55')은 제 5 도의 지연선(22)과 특성 및 구실이 동일한 지연선(22)을 통과한다. 다음에, 입력에 가해졌던 파형(55')과 0.5t만큼 지연된 파형(55)이 비교기(53A)의 비반전입력에 도착한다.

지연선(22)의 출력이 결합된 비반전입력을 가진 비교기(53A)는 그 반전입력이 서로(47)에 의해 지연선의 입력절점에 결합되어 있다. 지연선과 비교기와의 결합은 제 5 도를 참조로 상술된 실시예의 소자들(22, 48, 59 및 53)과 마찬가지로 기능한다. 입력절점은 동기분리회로(56)의 입력에도 결합된다. 이 동기분리회로는 첨두동기 레벨을 초과하는 어떠한 소음 첨두값도 반전시키고 비교적 값싸고 간단한 동기분리회로를 이용하여 동기펄스(58)를 발생시킨다. 이 파형(58)은 지연선(22)을 거치기 이전에 입력에 나타나 있던 비지연 입력파형(55)으로 부터 발생된다. 파형(58)을 발생시킬 수 있는 회로이면 아무것이나 이 발명을 실시하는 용도로 이용될 수 있다.

파형(58)에는 전이(60)가 있는데, 이는 동기신호(64)의 파두부가 50% 진폭레벨(66)을 통과하는 시점 t' 보다 앞서는 임의의 시간에서 나타날 수 있다. 파형(58)에는 전이(62)도 있는데, 이는 동기신호(64)의 파미부가 50% 진폭레벨(66)을 통과하는 시점 t"보다 앞서는 임의의 시간에서 나타날 수 있다. 어느 전이도 비교기(53A)의 출력이 논리상태에서 모호한 기간이 나타나는 부분을 포함할 정도로 일찍 일어나서는 안된다. 동기분리회로(56)를 이용해서 전이(60)를 일으킬 수 있는데, 동기분리회로(56)는 지연된 입력동기파형(55)의 파두부(64)가 50% 진폭레벨(66)을 통과하기 전에 파두부(64')에 의해 도달되는 기준레벨에 입력동기파형(55')을 비교한다. 즉, 전이(60)를 발생시키기 위한 기준레벨은 제 8a도의 50% 레벨(66)과 제 8a 도의 파두부 전이(64')상의 최초점에서의 직류레벨 사이의 어느부분 즉, 파형(55')의 최대 정(正) 평탄부와 파형(55')의 부(負) 진행 파두부(64') 사이의 접합부에 위치되어야 한다. 동기분리회로(56)가 입력펄스(55')의 파두부(64')의 거의 50% 레벨에서 전이(60)를 발생시키면, 자동적으로 전이(60)가 절점(A)에 나타나는 지연된 입력동기펄스의 파두부(64)의 50% 진폭점에서 앞서 나타나는 것을 주목해야 한다. 이것이 원하는 결과인 것이다.

전이(62)는 두가지 방법으로 발생될 수 있다. 첫째 방법은 동기분리회로(56)에 따른 비교기를 사용하여 입력동기펄스(55')를 일정한 기준전압과 비교하게 하는 것이다. 이 기준전압은 지연된 입력펄스(55)의 파미부(68)가 t'에서 50% 레벨에 도달하기 전에 입력펄스(55')의 파미부(68')가 도달할 수 있는 전압으로 선택되어야 한다. 이 기준전압은 지연된 동기펄스(55)의 최대부 평탄부와 50% 레벨(66) 사이의 임의의 부분에 위치되도록 선택될 수 있다. 이 기준레벨이 비지연 입력동기펄스(55')의 50% 레벨(66)로 선택된 경우의 효과를 주목하기 바란다. 비지연펄스(55')의 파미부(68')가 50% 레벨(66)에 도달하는 것은 지연된 펄스(55)의 파미부(68)가 50% 레벨(66)에 도달하는 것보다 앞서있다. 이 후자의 효과는 바람직한 실시예에 이용되어 비교기를 하나만 사용함으로써 전이(60) (62) 모두를 발생시키기 위한 동기분리회로(56)의 구조를 간략화한다. 이것이 이 단락의 요지에 언급된 전이(62) 발생의 제 2 방법이다.

본래 이 전이(62) 발생의 제 2 방법이라는 것은 전이(60)를 발생시키려고 사용되었던 동기분리회로(56)의 비교기를 그대로 사용하고, 기준레벨을 50% 레벨(66)로 정하려는 것이다. 입력펄스(55')의 파두부(64')와 파미부(68')가 모두가 50% 레벨(66)에 도달하는 것은 대응하는 지연된 파두부(64)와 지연된파미부(68)가 50% 점에 도달하는 것보다 앞선다. 따라서 동기분리회로(56)의 이 단일 비교기가 입력펄스(55')를 그의 대략 50% 레벨과 비교하게 함으로써 전이(60) 및 (62)가 시점 t' 및 t"에 관련한 적절한 때에 발생될 수 있다. 이 방법에 따르면 이 비교기의 출력이 적절한 때에 전이(60) 및 (62)를 만들어낸다. 전이(60) 및 (62)를 발생시킬 수 있다면 어떠한 회로라도 적용될 수 있다.

엣지(edge) 지연회로(70)는 파형(58)의 전이(60), (62)를 후에 특정되는 소정 지연시간만큼 지연시켜 각기 전이(60), (62)에 해당하고 소정 지연시간만큼 지연된 전이 (74), (76)를 포함하는 파형(72)을 발생시키는 구실을 한다. 시점 t' 및 t"를 포함하는데 충분하여야 한다는 것만 제외하면 지연의정도는 중요하지 않다. 즉, 각 시점 t' 및 t"는 t'에 대한 전이(60), (74), 시점 t"에 대한 전이(62), (76)에 의해 한정되는 윈도우(window)로 묶여 있다, 이들 윈도우엣지들은 제 8d 도 및 제 8e 도에 보인 윈도우 펄스(80), (86)와 같은 윈도우펄스를 발생시키는데 이용된다. 이들 윈도우펄스는 윈도우게이팅 파형발생기(78)에 의해 발생된다. 제 8e 도에 보인 윈도우펄스(80)는 시점 t'를 포괄하고, 그 파두부(82)는 전이(60)의 시점과 일치하고 그 파미부(84)는 전이(74)의 시점과 일치하여 있다. 제 8d 도에 보인 윈도우펄스(86)는 시점 t"를 포괄하고, 그 파두부(88)는 전이(62)의 시점과 일치하고 그 파미부(90)는 전이(76)의 시점과 일치하여 있다. 윈도우펄스는 비교기 출력신호에서의 원하는 전이(52), (54)가 나타날 것이 예상되는 기간동안 비교기(53)의 출력을 가능화시키는데 이용된다. 이 윈도우펄스들의 바깥시간에서 발생하는 모든 전이는 가능화펄스가 없으므로 비교기에 나타나지 못한다. 상술한 윈도우펄스(80), (86)를 발생시킬 수 있는 회로이면 어느 것이나 엣지 지연회로(70)로서 충분하다.

비교기(53A)의 출력이 제 8f 도에 도시되었다. 이 출력은 상술한 대로 유도된다. 이 비교기 출력은 시점 t'에서 하강전이(52)를 이루고 시점 t"에서 상승전이(54)를 이룬다. 절점(F)의 신호가 인가되는 게이팅회로(92)는 윈도우펄스(80), (86)도 수신한다. 게이팅회로(92)는 윈도우펄스(80)가 나타난 동안 하강전이(52)를 시점 t"에서 전이(52)에 의해 1상태에서 0상태로 리세트되는 래치(게이팅회로(92)의 내부)로 통과시킨다. 게이팅회로(92)는 또한 상승전이(54)를 래치의 세트입력으로 통과시켜 이를 시점 t"에서 1상태로 세트된다. 래치의 출력은 제 8g 도에 나타난 동기출력과 같다. 윈도우펄스(80), (86)가 50% 진폭점 발생시간을 나타내는 비교기 출력의 전이발생의 예상시간 동안만 비교기의 출력을 가능화하게된 경위를 주목해야 한다. 이들 윈도우시간의 바깥에서 발생하는 어떠한 전이도 비교기의 출력에 나타날 수 없도록 된다.

제 9 도를 참조하면, 제 7 도에 보인 바람직한 실시예의 한가지 실시예 대한 도면을 나타내었다. 제 9 도의 회로에서 제 7 도의 같은 점에 해당하는 점들에 동일 부호가 붙여졌다. 제 7 도의 각 블록을 구성하는 회로성분들이 점선안에 들어있고 동일부호가 붙어있다.

동기분리신호(56)는, 에미터 플로우어 트랜지스터(104), 교류궤환저항(109), 및 첨두검출 궤환저항(124)과 결합되고, 또한 절점(101)에 연결된 선로(132) 및 1.5K 저항과 결합된 비교기(100) 및 샘플 캐패시터(102)와 비교기(106)로 구성된 샘플 앤드 호울드회로로 되어 있다. 동기분리회로(56)는 또한 전압분할 회로망 즉, 저항(124), (126), (128)과비교기(108)로 구성된 잡음 인버터를 포함한다. 잡음 인버터는 선로(110)의 영상입력을 선로(112)의 기준전압과 비교하는데, 기준전압의 절대치는 동기펄스의 최대행정보다 훨씬 크다, 동기펄스는 잡음이 없는 영상신호에서 언제나 최대 진폭행정을 가진 신호이므로, 이 기준레벨을 초과하는 것이 있다면, 그것은 대개 잡음이고 따라서 동기분리회로가 이것을 가짜 수평 동기펄스로 감지하지 않도록 제거되어야 한다.

이러한 잡음 첨두치는 다음과 같이 제거된다. 영상신호의 어느부분 또는 그밖의 부분에 있는 잡음첨두치가 첨두수평동기펄스의 첨두치를 초과하면, 잡음첨두치는 비교기(108)에 의해 감지되고 그 출력선로(114)에 전이를 나타낸다. 이 전이는 인버터(116)에 의해 반전되어 트랜지스터(118)의 베이스를 동작시킨다. 이 트랜지스터의 콜렉터는 비교기(100)의 이득조절입력에 연결되어 있어, 비교기(108)에 의한 잡음첨두치 감지의 영향으로 비교기(100)의 이득을 감소시킨다. 이에 따라 첨두 검출기는 잡음 첨두치를 감지하지 않으므로 잡음 첨두치를 진짜 수평동기펄스인 것으로 분리하지도 않는다.

동기분리회로는 첨두 검출기를 이용하여 동기펄스의 (-)첨두치를 검출하는 기능을 한다. 다음, 이 첨두레벨은, 입력영상이 비교되어 제 8b 도에 보인 파형을 제공하도록 분리되게하는 기준레벨을 확정하는데 이용된다. 반전증폭기(121)는, 홀수의 증폭단을 가진 임의의 영상증폭기와 같이, 입력절점으로 부터의 영상을 반전시켜 저역필터(120)의 입력에 가해서 동기분리에 준비시킨다. 저역필터(120)는 입력영상에 포함된 고주파잡음을 걸러낸다. 다음에, 이 걸러지고 반전된 영상이 연산증폭기(100)의 비반전입력에 가해지는데, 이 연산증폭기의 출력은 다이오드(122)를 거쳐 샘플링 캐패시터(102)에 연결되어 있다. 에미터 플로우어로된 트랜지스터(104)의 베이스는 캐패시터(102)의 전압을 감지하여 이 전압을 이득 1의 전달함수로 절점(105)에 나타낸다.

에미터 선로의 궤환 임피던스는 트랜지스터(104)의 에미터를 -12볼트 전원에 연결하는 저항(124), (126), (128)으로 구성된다. 이 전압분할회로망은 절점(105)의 전압 일부가 직류 부궤환으로 비교기(100)의 반전입력(101)에 연결된 선로(132)에 나타나는 것을 보장한다. 이 직류 부궤환전압은 입력영상과 비교된다. 저항(105), (107)은 다이오드(122)와 캐패시터(102)를 바이어스시켜 캐패시터(102)의 전압이 항상 기지의 전압으로 부터 시작하도록 하고, 다이오드(122)가, 비교기(100)의 출력이 다이오드를 순바이어시켜 캐패시터를 입력영상의 첨두치 레벨로 충전시킬때를 제외하고 항상 역바이어스되도록 한다. 이에 따라 캐패시터(102)가 샘플링되는 신호의 전압으로 충전되는 빠른 포착시간과 다이오드(122)가 다시 역바이어스될때, 즉, 캐패시터가 표류(drift)상태로 되는 대신에 기지의 기동전압으로 다시 동작될때 빠른 복귀시간을 보장한다. 저항(109)인 일정한 교류궤환을 제공하여 첨두 검출기의 이득이 무한대가 되지 않도록 한다. 동기분리회로(56)의 첨두 검출기, 잡음 인버터 및 비교기의 동작이 비디오 디자인 분야의 기술자들에 명백할 것이다.

동기 첨두치가 검출 및 샘플링된 후(여기서의 샘플링은 종래기술의 샘플링과는 목적이 다르고 그 정확도는 제 8 도의 윈도우펄스(80), (86)를 올바로 발생시킬 정도만 되면 50% 포인트의 정확한 결정에 큰영향을 주지 않는다), 반전되고 정진행의 동기펄스의 50% 점보다 다소(-)에 가까운 기준전압이 선로(130)에 나타난다. 이 기준전압은 비교기(106)의 비반전입력에 가해지고 서로(140)／(110)의 비반전 영상은 비교기(106)의 반전절점(142)에 가해진다. 따라서 비교기 출력(144)은 선로(140)／(110)의 영상에서 동기펄스의 파두부 및 파미부 양쪽에 전이를 만든다. 이 전이들이 제 8b 도에서 전이(60), (62)로 나타나 있다. 전이(60)가 제 8a 도의 동기펄스(55)의 50% 레벨에 앞서 나타난 것은 입력동기파형(55')이, 지연된 동기파형(55)의 파두부(64)가 시점 t'에서 50% 레벨을 통과하기전에 그 파두부(64')를 통해 도달되는 기준레벨과 비교되기 때문이다. 전이(62)가 시점 t"에 앞서 나타나는 것도 같은 이유로서, 지연되지 않은 입력동기파형(55')의 파미부(68')가, 지연된 동기펄스(55)의 파미부(68)가 시점 t"에서 50% 레벨을 통과하기 전에 통과하는 기준레벨과 비교되기 때문이다. 지연선(22)의 지연과 비교된 선로(130)의 기준레벨의 올바른 선택이 이루어지면 제 8b 도의 두전이(60), (62)를 만들기 위해 하나의 첨두 검출기와 하나의 비교기가 이용될 수 있다.

선로(144)의 비교기(106) 출력 즉, 제 8b 도의 파형은 윈도우게이팅 파형발생기(78)의 입력에 가해진다. 이 회로(78)는 엣지 전이(60), (62)를 정해진 시간동안 지연시키고, 제 8c 도의 파형(72)에 엣지 전이(74), (76)를 발생시키는 구실을 한다. 이 전이들(74), (76)은 시점 t' 및 t" 다음에 나타나도록 시간조정된다. 이것이 실행되는 방식은 윈도우게이팅 파형발생기(78)의 동작과 여기에 나타나는 타이밍 관계를 도시한 제 10 도를 참조하면 이해될 수 있다.

제 10a 도는 제 8b 도의 파형(58)에 해당하는 선로(144)의 파형을 나타낸다. 이 파형(58)은 배타적 논리합게이트(146)의 입력에 가해진다. 전이(60)에 의해서 배타적 논리합게이트(146)의 출력은 선로(148)에 전이(147)가 나타난다. 이 전이(147)는 펄스폭 700nsec의 단안정 멀티바이브레이터를 트리거하여 그 출력 즉, 선로(152)에 전이(151)를 만들게 한다. 700nsec후에, 단안정 멀티바이브레이터는 자발적으로 선로(152)상의 출력에 전이(151)를 일으킨다. 선로(152)의 전이(151)는 D플립플롭(154)를 클록시켜 그 노드(not) Q출력 즉, 선로(156)에 전이(153)를 일으킨다. 선로(156)는 배타적 논리합게이트(146)의 입력과 D플립플롭(154)의 D입력에 함께 결합되어 있다. 제 10b 도에 보인 전이(153)는 배타적 논리합게이트(146)의 상태를 변화시켜 전이(155)를 일으키게 한다. 선로(144)의 전이(62)를 따라 같은 사상열이 나타나 각기 전이(157), (159), (161), (163), (165)를 일으킨다.

제 10e 도의 파형(72)은 제 8c 도의 파형에 해당하는 것이고 플립플롭(154)의 노트 Q출력에서 발생된다. 두 노어(NOR) 게이트(160) 및 (162)는 각각 제 8e 도 및 8d 도와 제 10g 도 및 10h 도에 나타낸 바와 같이 절점(E) 및 (D)에 필요한 윈도우 게이팅 파형(80) 및 (86)을 발생시키는데 이용된다. 절점(DA)의 파형은 제 8a 도 및 8e 도에 보인 절점(A)의 동기펄스(55)의 파미단(68)의 50% 점을 포괄하고 있으며, 노어게이트(162)에 의해서 선로(156) 및 (152)의 신호들로부터 발생된다. 이 분야의 기술자들이 알다시피 노어게이트는 두 논리입력에 0이 들어가서 출력이 논리 1이 되는 경우를 제외하고 모든 입력의 조합에 대한 출력이 0이다. 제 8 도 및 10도에서는 게이트의 지연에 따른 효과가 무시되었다.

절점(D) 및 (E)의 윈도우 게이팅 펄스(80) 및 (86)는 비교기(53A) 블록의 시그네틱스(Singetics) NE529 비교기(170)에 두 사용가능 입력에 가해진다. 이 비교기(170)는 2개의 입력을 가지고 있는데, 그중 하나는 다른 하나에 대해 반전 관계이다. 각 이력은 절점(D) 및 (E)에 결하된 사용가능 입력에 나타나는 신호에 의해 가능화 또는 불능화될 수 있다. 비교기(170)의 비반전입력은 지연선(22)의 출력인 절점(A)에 결합되어 있다. 비교기(170)의 반전입력이 결합된 절점(172)은 가산저항(20)과 지연선(22)의 상호연결점이다.

비교기(170)의 동작은 제 6a도 및 6b도를 참조하면 가장 잘 이해된다. 두 파형(24), (30)은 비교기신호입력들, 절점(A) (선로 172) 및 선로(47)에 나타나는 파형들인데, 선로(47)는 제 5 도의 실시예에서 절점(B)에 해당한다. 비교기(170)는 그 입력들이 동일할때 출력에 전이를 만든다. 제 6a도 및 6b도는 이것이 시점 t' 및 t"에서 나타나는 것을 보여준다. 시점 t'에서, 파형(24)의 파두부(38)이 파형(30)의 평탄부(32)와 진폭에 있어서 동일하다. 이것이 사실인 이유는 전달함수의 특성상 입력파형을 파형(30)으로 변형시키기 때문이다. 따라서, 제 9 도의 선로(172)의 파형(24)이 선로(47)의 파형(30)과 비교될때, 비교기(170)의 출력은 시점 t' 및 t"에서 그 상태를 변화시키는데, 이 시점들은 비교기입력에 나타난 파형의 진폭이 동일한 때이다.

제 6 도 특히 제 6d 도의 설명에서 지적된 바와 같이, 비교기(48) (제 9 도에서 비교기(170)로 실시됨) 역시 제 6c 도에 표시된 t1 이전과 t4 이후의 시간, t2와 t3 사이의 시간동안 상태를 변화할 수도 있다. 이 전이들은 비교기의 매우 높은 이득에 의해 나타나는 것이다. 이러한 가능성 있는 전이들이 비교기의 출력에 도달하는 것을 방지하기 위해 제 8e 도 및 8d 도의 윈도우 게이팅 펄스(82), (86)가 비교기(170)의 사용가능 입력들에 연결된 선로(176), (178)에 가해진다. 이 윈도우필스들은 제 8f 도의 소요 전이(52), (54)가 나타날 것이 예상되는 동안만 비교기 출력들을 가능화시킨다. 따라서 전술한 어떠한 가짜 전이도 비교기(170)의 출력에 연결된 회로에 도달하지 못하게 차단된다.

비교기(170)의 출력은 선로(180), (182)이다. 이 두 출력들은 일제히 전이를 만들지만, 한쪽 펄스의 신호는 다른 출력 신호와 반전상태이다. 이 두 출력들이 가해지는 입력(R), (S)을 가진 R-S 플립플롭(184)은 제 8g 도의 파형을 만드는데 이용된다. 전이(52)는 시점 t'에서 상승 전이를 만드는 비교기(70)의 적절한 출력에서 취해진 것이고 플립플롭(184)의 R입력에 가해져 이를 세트시킨다. 윈도우펄스(80)는 이러한 출력을 가능화하는 비교기(170)의 올바른 사용가능 입력에 가해져야 한다. 전이(54)는 시점 t"에서 상승 전이를 만드는 비교기(170)의 올바른 출력으로 부터 취해진 것이고 플립플롭(184)의 S입력 가해져 이를 리세트시킨다. 다음, 시점 t'에서 플립플롭(184)이 세트되어 선로(186)의 Q출력이 높은 상태로 변하고, 인버터(188)가 이 전이를 반전시키므로, 제 8G 도에 나타낸 절점(G)에서의 전이(190)을 일으킨다. 시점 t"에서, 플립플롭(184)이 리세트되어, 선로(186)가 논리상태 0으로 변하고, 인버터(188)가 절점(G)에 전이(192)를 발생시키므로, 그 결과 제 8g 도에 나타낸 것과 같이 전이들이 정밀하게 입력동기펄스의 50% 점들에 일치한 새로운 동기펄스를 발생시킨다.

동기분리회로(56), 엣지 지연회로(70), 윈도우 게이팅 파형 발생기(78) 및 게이트(92)의 정확한 구성과 동작은, 전술한 기준이 충족되는 한 이 발명에 큰 영향을 주지는 않는다.

50% 포인트 발생시간 측정의 정확도가 동기 대 버어스트 위상 측정의 정확도로 전환된다. PAL방식 텔레비젼 신호의 색부반송파 주파수 4.43MHz 즉, 주기 226nsec, 측정정확도 ±1에 대해, 분리시간은 226／360=±0.627nsec이내로 정확하여야 한다. 수평동기파형에 최악의 경우인 300nsec의 상승시간의 포함되어 있으면, 비교기(170)의 입력에 나타나는 신호진폭은 비교기 입력의 오프세트 전압의 330／0.627=478배가 되어야 한다. 5mV의 오프세트를 가진 전형적인 비교기에 대해서, 입력신호레벨이 5×10^-3×478=2.4V이다. 즉, 정확성을 보장하기 위해서는 비교기가 5mV의 오프세트를 가지고 있을 경우 비교기(170)에 가해지는 입력동기파형이 300nsec이내에 2.4V 수준까지 상승하여야 한다.

제 11 도는 전달함수 1-cos(wt)를 실시하는 이 발명의 다른 실시예를 나타낸다. 이 실시예에서는 2개의 지연선, 2개의 인수분해회로, 가산회로 및 감산회로를 이용한다. 이 실시예에는 디지틀 계통 또는 아나로그 계통 어느쪽에나 이용될 수 있다. 즉, 2개의 지연선을 사용하여 실시되는 이 발명은 상술한 기능들의 수행을 위해 디지탈 또는 아나로그회로의 어느것이나 이용될 수 있게 되어 있다. 2개의 지연선을 사용한 아나로그에 관한 실시예에서, 지연선들, 인수분해회로들, 및 가산회로는, 가산회로로 통하는 일선로의 신호들중 하나를 타선로의 대응신호보다 더 감쇄시키지 않도록 정합되어야 한다.

제 11 도의 실시예의 아나로그양태에서, 입력신호는 절점(A)에 가해진다. 제 8a 도에 보인 파형과 동일한 이 입력동기파형이 통과하는 2개의 정합된 지연선(200), (202)은 각기 t초의 지연을 제공하고 각기 특성이피던스 Z₀를 가지고 있다. 각 지연선이 종단되는 자체 특성 임피던스(204)는 입력파형의 에너지를 흡수하여 입력절점(A)으로 반사되는 것을 방지한다. 또한 절점(A) 및 (C)의 신호파형은 입력에서의 파형과 동일한데, 단, 기준절점(B)에서의 시점 t₀에 대하여 절점(A)의 신호는 t만큼 앞서고 절점(C)의 신호는 시간 t만큼 뒤진다. 이들 신호는 복소수로 표현될 수 있는데, 절점(A)의 신호는 복소수 e^-jwt로 표시되고 절점(C)의 신호는 복소수 e^jwt로 표시된다. 오일러의 방정식에 의하면 e^jwt=cos(wt)+jsin(wt)이고, e^-jwt=cos(wt)-jsin(wt)이다. 따라서 각 신호에는 각기 코사인 및 사인과 같이 변하는 사인곡선적 변화성 실수부 및 허수부가 있다. 그러므로, 각 신호는, w를 신호의 각 주파수로 하고 t를 지연선의 시간지연으로 하였을때, 복소평면에서 실축에 대하여 각 w곱합기 t를 이루는 벡터로 표현될 수 있다. 방정식 성분의 반대부호들은 절점(B)과 관련한 지연 +t 및 -t의 부호를 나타낸다. 따라서 절점(A) 및 (C)의 신호들은 허수축에서 반대방향으로 회전하고 실축상에 사인곡선적 투영들을 가지는 회전 페이서들이다.

두 사인파가 합쳐지면, 그 결과는 다른 사인파이다. 이것이 제 11 도의 실시예에서 행하여진 것이다. 절점(A), (C)의 신호들은 각기 정합 가쇠기(208), (210)를 통과하는데, 이 감쇠기들이 각 신호를 절반으로 감쇠시킨다. 다음에 감쇠된 신호들이 가산기(206)에서 합쳐진 결과 절점(D)에 cosine(wt)의 신호가 나타난다. 이 결과는 오일러의 방정식에서 나온 것으로 이 공식에 따르면 페이서들의 허수 사인성분들이 소거되어, 합하면 cosine(wt)가 되는 단 두개의 0.5cosine(wt)항만을 남긴다. 감쇠기 및 가산기는 아나로그 감쇠기 및 가산기용의 공지된 임의의 구성으로 될 수 있고, 그 구성의 정확성은, 각 신호의 감소가 정합되어 절점(D)에 나타난 결과가 정확한 cosine(wt)로 되는한 이 발명에 큰 영향을 주지 않는다. 이는 이 시스템의 전달함수 1-cosine(wt)가 주파수 0에서 정확한 0으로 되는 것을 보장하는데 필요한 사항이다. 이는 다음 설명으로부터 이해될 수 있다.

절점(B)로부터 절점(D)으로의 전달함수는 입력에서의 임의의 신호에 대하여 cosine(wt)이다. 이 사실은, 어떠한 신호라도 합쳐졌을때 당해 특정 파형의 모양을 산출하는, 여러 주파수에서의 일련의 사인곡선적 푸우리에 성분들로 표현될 수 있다는 것으로 명백하다. 각 사인 곡선적 푸우리에 성분은 e^jwt와 같은 지수 또는 페이서형식으로 나타낼 수 있는데, 여기서 w는 해당하는 특정 성분의 주파수이다. 각 푸우리에 성분은, 특정 푸우리에 성분의 주파수와 도일한 w를 설정하면 값이 확정되는 절점(B), (D) 사이의 전달함수에 의해 조작된다. 이 성분들이 모두 합쳐졌을때, 제 6a 도의 모양을 가진 입력파형에 대한 결과는 제 6b 도의 모양을 가진 파형으로 된다.

다음에 절점(D)의 신호가 비교기(214)의 절점(B)에 나타난 신호로부터 감산된다. 비교기(214)는 이미 전술한 바와 같이 차동 증폭기와 비교기 기능을 수행한다. 따라서, 비교기(214)는 내부적으로 전달함수 1-cos(wt)를 이용해서 입력신호를 변환하고 이 변환된 신호를 슬라이스해서 절점(E)에서 출력신호를 얻는다. 이 출력은 제 6d 도의 신호형태를 가지게 된다. 다음에 비교기(214)의 출력은 게이팅회로(216)에 가해지는데, 이 게이팅회로는 제 7 도의 회로소자와 동일한 기능을 수행하는 것으로서, 게이팅 펄스(80), (86)를 발생시켜 비교기(214)의 출력을 선택적으로 게이트시키는데 이동하고 절점(E)의 비교기 출력의 전이(52), (54)를 이용하여 제 8g 도에 보인 파형을 발생시킨다.

제 11 도의 실시예를 디지틀 방식으로 실시할 수 있다. 디지틀 기술에 의하면 절점(B)에서 가산기(206)에 이르는 두개의 다른 선로를 통해 가산기(206)에 의하여 합쳐지는 두 신호성분의 감쇠를 정합하기 위한 아나로그 회로소자가 필요치 않다. 제 11 도에 도시된 실시예의 아나로그 양태에서 정합이 완전하지 않으면, 주파수 0 또는 직류에서 절점(B), (D) 사이의 전달함수 계수 cosine(wt)가 정확히 1이 되지않고, 그에따른 절점(E), (B) 사이의 전달함수 1-cosine(wt)도 정확히 0이 되지 않는다. 아나로그 양태에 따른 제 11 도의 실시예의 직류응답은 틀림없이 올바로 되어 있어야(가산기에 이르는 각 지연선로에 따른 감쇠가 정확히 정합되어야)한다. 그 이유는 직류성분의 감쇠에서의 어떠한 오차도 제 6b 도의 파형(30)에서 평탄부(32), (34)의 레벨들의 이동을 일으키기 때문이다. 이는 제 6d 도에 보인 비교기 출력의 전이(52), (54)와 같은 절점(E)에서의 전이들에 대한 전환시간에 오차를 가져온다. 이는 입력동기펄스의 파두부 및 파미부에서의 50% 레벨도달 시점 t' 및 t"를 신호화하는데 오차를 가져온다.

제 11 도의 디지탈방식 실시예에서는 지연선을 통해 되돌아가는, 입력동기펄스의 반사도 없고, 가산기(206)에 이르는 두개별 선로에 따른 감쇠의 변화도 디지틀신호에 대하여는 존재하지 않는다. 디지틀 방식 실시예에서는, 지연선(200), (202)이 편리하게 시프트 레지스터들이고, 종단(204)은 디지틀 지연선의 출력이 이 선로로 되돌아가는 반사의 가능성이 없으므로 제거되고, 감쇠기(208), (210)는 입력동기펄스를 나타내는 흐름(stream)의 2진 수자들을 우측으로 1자리이동시켜 2로 나눗셈하는 간단한 시프터들로 된다. 이 발명의 양태에서 속도가 문제되지 않는 경우에는 가산기(206)가 공지의 가산 알고리즘을 이용하여 프로그램된 마이크로프로세서가 될 수 있다. 또한 비교기(214)는 두 입력데이터 흐름의 2진수들을 감산하고 그 결과들을 비교하여 0이 될때 입출력 바이트를 써넣기 위한 프로그램된 마이크로프로세서내의 루틴으로 이용될 수 있다. 이 입출력 동작은 상등이 검출되었을때 수자를 래치에 써넣어 시점 t'에서 이를 세트시키고 다른 수자를 래치에 써넣어 시점 t"에서 이를 리세트시키는 것이다. 이 발명의 양태에서 마이크로프로세서에서 보다 더 빠른 속도가 필요한 경우, 전술한 가산기 및 비교기의 기능은 논리게이트 회로망에서 실행되는데, 그 설계는 평균적인 디지틀논리 설계자의 기술 범위내에 속한다. 이 분야의 기술자들이 알고 있듯이 전술한 기능들은 다른 공지 방법들에 의해서 실시될 수 있다.

Claims

입력파형을 수신하는 수단과, 상기 수신수단에 결합되어, 상기 입력 파형을 1-cosine(wt)(w는 상기 입력신호를 구성하는 푸우리에 성분의 각 주파수이고, t는 소정시간임)의 전달함수로 변환하여 중간신호를 얻어내고, 상기 중간신호를 기준신호와 비교하여 상기 중간신호의 진폭이 상기 기준신호의 진폭과 똑같을때를 지시하는 출력신호를 발생시키는 수단으로 구성된, 입력파형의 엣지들에서의 50% 진폭 레벨 발생시간을 검출하는 장치.
제 1 항에 있어서, 상기 입력파형을 변환 및 비교하는 상기 수단이, 상기 수신수단에 결합에 입력단과, 비종단 선로조건을 형성하여 상기 입력신호를 상기 입력단을 향해 반사시키는 임피던스로 종단된 출력단을 갖고 입력단과 출력단간의 선택적 신호전송지연을 제공하는 지연선, 상기 지연선의 상기 입려단에 나타나는 신호들을 가산하는 수단, 및 상기 가산수단에 의해 제공된 신호를 상기 지연선의 상기 출력단에 나타나는 신호로부터 감산하는 수단으로 구성된 장치.
제 2 항에 있어서, 상기 가산수단은 저항이고, 상기 감산수단은 차동증폭기인 장치.
제 2 항에 있어서, 상기 감산 및 비교수단이 비교기인 장치.
제 1 항에 있어서, 상기 수신수단에 결합되어, 상기 입력파형의 신호중 엣지가 선택된 진폭레벨을 통과할때 하나의 논리상태로부터 다른 논리상태로의 전이를 발생시키는 신호분리기, 상기 신호분리기에 결합되어, 상기 신호발생기에 의해 발생된 전이로부터 소정시간까지 지연되는 하나의 논리상태로 부터 다른 논리상태로의 전이를 발생시키는 지연수단, 및 상기 지연수단에 결합되어, 상기 신호분리기에 의해 발생된 전이발생점에서 시작하여 상기 지연수단에 의해 발생된 전이 발생점에서 끝나는 펄스를 생성하여, 상기 출력신호를 게이트하기 위한 게이팅 윈도우를 제공하는 수단을 추가로 구비하는 장치.
제 5 항에 있어서, 상기 출력신호와 상기 펄스를 수신하여 상기 펄스와 상기 전이들 사이의 시간동안 상기 출력신호를 출력으로 게이팅시키도록 결합된 게이팅수단을 포함하는 장치.
입력신호의 엣지가 소정 진폭을 통과한때를 검출하는 장치로서, 입력과, 상기 입력과 중간절점 사이에 결합된 가산임피던스와, 상기 절점에 결합된 입력과 출력을 가진 지연선과, 상기 지연선 출력에 결합된 입력과 상기 절점에 결합된 다른 입력을 가지고 있어 상기 절점에 나타난 임의의 신호를 상기 지연선의 출력에 나타난 임의의 신호로 부터 감산하여 사기 입력신호의 상기 엣지가 상기 소정 진폭에 도달한 시점을 나타내는 출력신호를 발생시키는 비교수단과로 구성된 장치.
입력신호가 소정 진폭에 도달한 시점을 검출하는 장치로서, 상기 입력신호를 입력절점에서 기준절점으로의 진행중에 제 1 지연시간동안 지연시키는 제 1 지연수단, 상기 기준절점에 도달한 상기 입력신호를 상기 기준절점에서 중간절점으로의 진행중에 상기 제 1 지연시간과 동일한 제 2 지연시간동안 지연시키는 제 2 지연수단, 상기 입력절점에 결합된 입력을 가지며 상기 입력절점에서의 신호에 의해 절반의 신호진폭의 가진 제 1 중간신호를 제공하는 출력을 가지는 제 1 인수분해수단, 상기 중간절점에 결합된 입력을 가지며 상기 입력절점에서의 신호에 대해 절반의 신호진폭을 가진 제 2 중간신호를 제공하는 출력을 가지는 제 2 인수분해수단, 상기 제 1 및 제 2 중간신호들을 가산하여 그 결과를 출력에 나타내는 가산수단, 상기 가산수단의 출력에 결합된 제 1 입력과 상기 기준절점에 결합된 제 2 입력을 가지며, 상기 비교수단의 제 1 및 제 2 입력들에서의 신호들이 동일할때 신호를 발생시키는 비교수단으로 구성된 장치.
제 8 항에 있어서, 상기 입력신호가 디지틀이고, 상기 제 1 및 제 2 지연수단들이 디지틀 지연선이며, 상기 가산수단이 디지틀 가산가인 장치.
제 9 항에 있어서, 상기 제 1 및 제 2 인수분해수단들이 각기, 상기 입력신호를 표시하는 디지틀수자의 한자리 우측이동을 일으켜 상기 제 1 및 제 2 중간신호들을 그들 각각의 입력신호들이 둘로 나누어진 디지틀 표시들로서 발생시키는 시프트 레지스터 및 제어논리를 포함하는 장치.
제 8 항에 있어서, 상기 입력신호가 아나로그이고, 상기 제 1 및 제 2 지연수단들이 정합된 지연들과 정합된 감쇠율들을 가진 아나로그 지연선들인 장치.
제 11 항에 있어서, 상기 인수분해수단들이, 상기 입력절점과 상기 중간절점에서의 신호들의 진폭을 둘로 분할하기 위해 결합된 한쌍의 정합된 전압분압기들인 장치.
제 12 항에 있어서, 상기 가산수단이 전류-전압 변환기로서 결합되고 그 전류입력이 상기 제 1 및 제 2 중간신호들을 각각 수신하기 위하여 2개의 가산저항을 통해 결합되는 연산증폭기이고, 상기 비교수단이 상기 기준절점에 결합된 하나의 입력과 상기 가산수단의 출력에 결합된 다른 입력을 가지는 비교기인 장치.
입력신호가 소정크기에 도달하는 시점을 검출하는 장치로서, 상기 입력신호를 수신하는 입력단자, 상기 입력단자에 연결되고 출력을 가진 저역필터, 상기 입력신호의 신호진폭 첨두치들을 검출하도록 상기 저역필터의 출력에 결합되고 검출된 첨두값과 동일한 신호를 출력에 나타내도록 되고 이득조정입력을 가지고 있는 첨두검출기수단, 상기 첨두검출기의 상기 출력에 결합된 기준입력을 가지고 있고, 상기 입력단자에 결합되어 상기 입력신호가 부진행방향으로 일정진폭을 통과하는 시점을 나타내는 적어도 하나의 정진행 엣지와 상기 입력신호가 정진행방향으로 일정진폭을 통과하는 시점을 나타내는 적어도 하나의 부진행 엣지를 가지는 출력신호를 출력에 발생시키는 신호입력을 가지고 있는 분리기수단, 상기 분리기수단의 상기 출력에 결합되어 상기 분리기 수단으로부터의 출력신호의 상기 각 엣지와 일치하는 엣지를 가지고 시간적으로 지연된 출력을 발생시키는 지연수단, 상기 지연수단에 결합되어 상기 분리기의 출력신호의 각 부진행 엣지의 발생에 따라 시작하고 상기 지연수단으로 부터의 출력신호의 대응 엣지의 발생에 따라 끝나는 제 1 펄스를 발생시키는 제 1 게이팅 수단, 상기 지연수단에 결합되어 상기 분리기의 출력신호의 각 정진행 엣지의 발생에 따라 시작하고 상기 지연수단으로 부터의 출력신호의 대응 엣지의 발생에 따라 끝나는 제 2 펄스를 발생시키는 제 2 게이팅 수단, 상기 입력단자에 결합된 제 1 입력, 기준전압에 연결된 제 2 입력, 및 상기 첨두검출기 수단의 상기 이득조정입력에 결합된 출력단자를 가지고, 상기 입력신호의 진폭이 상기 첨두검출기수단에 의해 검출된 첨두진폭을 초과하는 각 시점을 검출하고, 상기 첨두검출기수단의 이득을 낮추도록 상기 이득조정입력에 결합되는 출력신호를 발생시키는 잡음인버터, 상기 입력단자에 결합되고, 출력절점을 가지고 있는 가산 임피던스, 상기 가산임피던스의 상기 출력절점에 결합된 입력을 가지고 있고 출력절점을 가지고 있어 상기 입력과 상기 출력절점 사이에서 양쪽 방향으로 진행하는 신호를 소정시간 만큼 지연시키는 지연선, 반전 및 비반전입력들과 출력들을 가지고 있고, 상기 출력들중 하나를 가능화 할 수 있는 2개의 스트로우브(strove) 입력을 가지고 있고, 상기 입력들중 하나가 상기 지연선의 출력에 결합되고 다른 입력은 상기 가산저항의 출력절점에 결합되고, 상기 스트로우브입력들은 상기 제 1 및 제 2 게이팅수단들에 의해 발생되는 상기 제 1 및 제 2 펄스들에 결합되어 있는 비교기, 및 상기 비교기의 상기 출력들에 결합된 R 및 S입력들을 가지는 R-S플립플롭의 구성된 장치.
제 14 항에 있어서, 상기 첨두검출기가, 반전입력을 가진 차동증폭기를 포함하고 상기 첨두검출기의 상기 차동증폭기 출력으로 부터 상기 첨두검출기의 차동증폭기의 반전입력으로의 부궤환을 제공하여 첨두검출기가 발진을 일으킬 정도로 높은 이득을 갖지 않도록하는 수단을 추가로 포함하는 장치.
제 15 항에 잇어서, 에미터신호 및 베이스입력을 가진 에미터 폴로우어와 축전 캐패시터를 추가로 포함하고, 상기 에미터 폴로우어의 에미터센서로에 귀환 임피던스로서 전압분할 저항회로망을 가지고 있어 장치로서, 상기 분할기수단의 상기 입력들중 하나가 상기 전압분할 회로망의 소정 점에 결합된 장치.
제 16 항에 있어서, 상기 잡음 인버터수단의 상기 제 2 입력이, 텔레비젼 수평등기펄스의 (-)첨두진폭보다 (-)쪽으로 더 높은 기준전압을 제공하도록 선택된 상기 전압분할회로망의 소정 점에 결합된 장치.
제 14 항에 있어서, 상기 첨두검출기가, 정(正)전압 입력단자, 축전 캐패시터, 상기 입력신호의 검출된 첨두치들이 없는 경우, 상기 축전 캐패시터 안으로 전류를 계속 누설시켜 축전 캐패시터를 기지의 전압까지 충전하는 수단 및 상기 첨두검출기에서 상기 첨두검출기의 증폭기 출력과 상기 축전 캐패시터 사이의 래칭 다이오드를 상기 입력신호로서 첨두치가 검출되는 때를 제외하고, 항상 역바이어스 되도록 유지시키는 수단을 포함하는 장치.
입력신호가 소정 진폭에 도달하는 시점을 검출하는 방법으로서, 상기 입력신호를 1-cosine(wt)(w는 상기 입력신호를 구성하는 일련의 푸우리에 성분들의 각주파수이고, t는 소정시간임)의 전달함수를 가진 장치로 통과시키는 단계, 및 상기 전달함수에 의한 변환신호를 전압기준레벨에 비교하고 상기 입력신호가 상기 기준 레벨과 일치하는 때를 나타내는 출력신호를 발생시키는 단계로 된 방법.
제 19 항에 있어서, 상기 통과단계가, 상기 입력신호를 가산저항을 거친후 입력이 있고 매우 높은 임피던스로 종단된 출력이 있는 지연선을 통해 송신하는 단계를 구비하고, 상기 지연선이 상기 입력신호에 소정지연을 가하여 상기 지연선의 출력에 지연신호를 만들어내고 상기 지연선의 입력에 상기 입력신호와 상기 지연선의 상기 출력으로부터 반사된 신호의 합으로 된 가산신호를 만들어내며, 상기 지연선의 출력에서의 상기 지연신호를 상기 지연선의 입력에서의 가산신호로 부터 감산하는 단계를 구비하는 방법.
제 20 항에 있어서, 상기 감산단계가, 상기 가산신호와 상기 지연신호를 비교기의 반전 및 비반전 입력들에 공급함으로써 달성되는 방법.
제 19 항에 있어서, 상기 입력신호의 첨두치들을 검출하는 단계, 검출된 각 첨두치의 진폭으로 부터 분리레벨 기준신호를 발생시키는 단계, 상기 입력신호를 상기 분리레벨 기준신호에 비교하고, 상기 입력신호가 제 1 소정방향으로 상기 분리레벨 기준신호를 통과할때 논리레벨 1에서 0으로의 제 1 전이를 만들고 상기 입력신호가 제 2 소정방향으로 상기 분리레벨 기준신호를 통과할 때 제 2 전이를 만드는 분리출력 신호를 발생시키는 단계, 입력신호를 상기 분리레벨 기준신호에 비교하는 상기 단계에서 발생된 상기 제 1 및 제 2 전이들 각각에 대한 펄스로서 해당 전이의 발생에 따라 시작하여 소정시간동안 지속하는 펄스를 발생시키는 단계, 및 상기 전달함수에 의해 변환된 신호를 전압기준레벨에 비교하는 상기 단계를 상기 펄스들의 발생기간 동안만 기능화하는 단계를 추가로 구비하는 방법.
제 19 항에 있어서, 상기 입력신호의 첨두치들을 검출하는 단계, 검출된 각 첨두치의 진폭으로 부터 분리레벨 기준신호를 발생시키는 단계, 상기 입력신호를 상기 분리레벨 기준신호에 비교하고, 상기 입력신호가 제 1 소정방향으로 상기 분리레벨 기준신호를 통과할때는 논리레벨 1에서 0으로의 전이를 수행하는 분리 출력신호를 발생하는 단계, 상기 입력신호를 상기 분리레벨에 비교하는 상기 단계에서 발생된 상기 각 전이들에 대해 펄스로서 해당 전이의 발생에 따라 시작하여 소정시간동안 지속하는 펄스를 발생시키는 단계, 및 상기 전달함수에 의해 변환된 입력신호를 전압기준레벨에 비교하는 상기 단계를 상기 펄스들의 발생시간 동안만 가능화하는 단계를 추가로 구비하는 방법.