DE69520494T2 - Anordnung zur Überwachung einer Schwellspannung - Google Patents

Description

• Die vorliegende Erfindung bezieht sich auf eine Schwellenwertdetektiereinrichtung, insbesondere zum Bestimmen, ob die sogenannte Booster- oder Versorgungsspannung einer Speichereinrichtung einen vorbestimmten Schwellenwert erreicht hat, der die Durchführung verschiedener Funktionen gestattet.
• Es ist bekannt, daß zur Durchführung von Funktionen, die eine hohe Versorgungsspannung erfordern, nicht-flüchtige Speicher mit einer niedrigen Versorgungsspannung Vcc einen Spannungsverstärkerabschnitt aufweisen zum Erzeugen einer höheren Ausgangsspannung. Beispielsweise im Fall von Flash- Speichern mit einer Versorgungsspannung von nur 3 Volt ist ein Spannungsverstärker bzw. -Booster erforderlich zum Erzeugen der Zellenlesespannung. Da der Spannungsverstärker beim Einschalten einige Zeit benötigt, um die erforderliche Ausgangsspannung zu liefern, werden Schaltungen benötigt zum Bestimmen des Ausgangspegels des Spannungsverstärkers und zur Anzeige, wann dieser den minimal akzeptablen Schwellenwert erreicht, d. h. durch Erzeugen eines Freigabesignals, das die Durchführung der Hochspannungsfunktionen gestattet.
• Da die Einrichtung beim Einschalten auch einen Übergangszustand durchläuft, bevor die Stetig-Zustands-Versorgungsspannung erreicht wird, die bei derzeit verwendeten Speichern garantiert sein muß, um Fehlfunktionen zu verhindern, ist wiederum eine Detektierschaltung erforderlich zum Überwachen der Versorgungsspannung und zum Erzeugen eines Freigabesignals, wenn die Versorungsspannung einen vorbestimmten Schwellenwert erreicht.
• Die Booster- und Versorgungsspannungsüberwachungsschaltungen bekannter Einrichtungen sind auf verschiedene Art und Weise implementiert. Eine üblich verwendete Lösung weist beispielsweise eine Differenzialschaltung auf, wobei ein Eingang mit einer Referenz- bzw. Bezugsspannung versorgt wird und wobei ein anderer Eingang mit der überwachten Spannung versorgt wird, und wobei die Schaltung ein Logiksignal erzeugt, dessen Zustand von dem Ergebnis des Vergleichs zwischen den zwei Eingangsspannungen abhängt.
• Eine Überwachungseinrichtung dieser Art ist z. B. offenbart in EP-A-0 260 474, auf die sich der Oberbegriff des Anspruchs 1 bezieht.
• Obwohl solche Schaltungen weit verbreitet sind, ist der statische Verbrauch solcher Schaltungen, d. h. nach der Auswertung und während des Stetig- Zustands-Betriebs des Speichers oder der Einrichtung, in die sie integriert sind, bei weitem nicht vernachlässigbar. Da die Versorgungsspannung den Stetig-Zustand noch nicht erreicht hat, sind darüber hinaus die Bezugsspannung und das Ergebnis des Spannungsvergleichs nicht zuverlässig, wodurch die Anwendung der Schaltungen im Übergangszustand ausgeschlossen ist.
• Es ist ein Ziel der vorliegenden Erfindung, eine Detektierschaltung vorzusehen, die die genannten Nachteile überwinden soll und die daher eine drastische Verbrauchsverminderung vorsieht, sowie Trigger- bzw. Auslöse- Eigenschaften besitzt unabhängig vom Übergangszustand.
• Gemäß der vorliegenden Erfindung ist eine Schwellenwertdetektiereinrichtung vorgesehen, wie sie in Anspruch 1 beansprucht ist.
• Eine Anzahl bevorzugter, nicht beschränkender Ausführungsbeispiele der vorliegenden Erfindung werden beschrieben anhand von Beispielen mit Bezug auf die beigefügten Zeichnungen, in denen:
• Fig. 1 ein Blockdiagramm eines ersten Ausführungsbeispiels der vorliegenden Einrichtung zum Überwachen der Boosterspannung zeigt;
• Fig. 2 eine Spannungskennlinie in Bezug auf die Schaltung von Fig. 1 zeigt;
• Fig. 3 ein vereinfachtes elektrisches Diagramm des Ausführungsbeispiels von Fig. 1 zeigt;
• Fig. 4 ein vereinfachtes elektrisches Diagramm einer Variation der Schaltung von Fig. 3 zeigt;
• Fig. 5 ein Blockdiagramm eines weiteren Ausführungsbeispiels der vorliegenden Einrichtung zum Überwachen der Versorgungsspannung zeigt;
• Fig. 6 ein vereinfachtes elektrisches Diagramm der Einrichtung von Fig. 5 zeigt.
• Fig. 1 zeigt eine Einrichtung 1 zum Delektieren, wann eine Boosterspannung Vb einen gegebenen Schwellenwert erreicht. Die Einrichtung 1 ist in einem bekannten Speicher 100 integriert, der folgendes aufweist: eine Spannungsverstärkungsstufe 101, die die Boosterspannung Vb liefert; einen Logikteil 102, der Signale DET und R erzeugt zum Einschalten und Zurücksetzen der Einrichtung 1 und die von der Einrichtung 1 mit einem Ausgangssignal OUT versorgt wird, dessen Logikwert anzeigt, ob die Boosterspannung Vb einen gegebenen Schwellenwert überschritten hat oder nicht; und eine Speicheranordnung 103, die Speicherzellen 104 aufweist.
• Die Einrichtung 1 weist eine Pegelanpassungsstufe 2 auf mit zwei Eingängen 3, 4, die mit einem Überwachungsfreigabesignal DET bzw. der überwachten Spannung Vb versorgt werden, sowie zwei Ausgängen 5, 6, die entsprechende Signale EN1, EN2 liefern. Das Signal EN1 wird an den Eingang 7 einer Source- bzw. Quellenstufe 8 geliefert, deren Ausgang 9 eine Referenzspannung V1 liefert; und das Signal EN2 wird an den Eingang 12 einer Begrenzerstufe 13 geliefert, die auch am Anschluß 14 mit der Spannung V1 versorgt wird. Die Spannung V1 wird auch an einem Eingang 15 einer Latch- bzw. kippschaltungsartigen Schwellenwertdetektierstufe 16 geliefert, deren zweiter Eingang 17 mit der überwachten Spannung Vb versorgt wird, und deren Ausgang 18 ein Logiksignal LA liefert. Der Ausgang 18 der Detektierstufe 16 ist mit einem Eingang 20 einer Latch- bzw. Kippschaltungsstufe 21 verbunden, deren Ausgang 22 ein OUT-Signal für den Logikteil 102 und/oder andere Schaltungen des Speichers 100 liefert; und die Stufen 16 und 21 besitzen jeweilige Rückstell- bzw. Reset-Eingänge 24, 25, die mit einem Rückstell- bzw. Reset-Signal R versorgt werden.
• Insbesondere sieht die Anpassungsstufe 2 eine Anpassung der Pegel der von den Stufen 101 und 102 der Speichereinrichtung 100 gelieferten Eingangslogiksignale auf die Pegel der Detektiereinrichtung 1 vor und liefert entgegengesetzte Ausgangssignale EN1 und EN2, die zwischen Null und der Spannung Vb schaltbar sind, so daß das hohe Signal EN1 oder EN2 mit der Spannung Vb gekoppelt bzw. kippschaltungsmäßig verbunden ist und dieser folgt.
• Die Bezugsspannungsstufe 8 sieht die Erzeugung einer Spannung V1 vor, deren Wert sich zusammen mit einer Änderung der Boosterspannung Vb ändert, anstatt konstant zu sein. Insbesondere ist die Spannung V1, wenn sie durch das Signal EN1 frei gegeben ist, anfangs mit Vb gekoppelt bzw. kippschaltungsmäßig verbunden und folgt dem exakten Verlauf von Vb; wenn Vb einen ersten Schwellenwert Vth1 erreicht, steigt die Spannung V1 weiter an, aber nicht so schnell wie Vb, was eine Spannungsdifferenz AV unterschiedlich von Null zwischen den Anschlüssen 15 und 17 der Detektierstufe 16 ergibt; und wenn Vb den erwünschten Stetig-Zustands-Wert erreicht, wird die Spannung V1 auf Null gesetzt.
• Die Begrenzerstufe 13 wird nur betrieben, wenn die überwachte Spannung Vb den gegebenen Stetig-Zustands-Wert überschreitet, und sieht zwei Funktionen vor: einerseits das Schalten der Detektierstufe 16 im oben genannten Fall (d. h. Vb überschreitet den gegebenen Stetig-Zustands-Wert), wenn eine Diskrepanz besteht zwischen der Bezugsspannung 8 und der Detektierstufe 16, oder wenn die Source- bzw. Quellenstufe 8 aus anderen Gründen nicht normal funktioniert; und andererseits das Verhindern, daß die Source-Stufe 8 durch eine zu hohe Spannung beschädigt wird.
• Die Detektierstufe 16 sieht die Überwachung der Spannungsdifferenz AV an den Eingängen 15 und 17 vor, sowie das Erzeugen des Ausgangssignals LA, dessen Logikwert anzeigt, ob die überwachte Spannung Vb den gegebenen Schwellenwert überschritten hat oder nicht.
• Die Latch-Stufe 21 ist ausschließlich vorgesehen als Schnittstelle bzw. Verbindung für das Signal LA mit dem Rest der Speichereinrichtung 100.
• Die Einrichtung gemäß Fig. 1 funktioniert wie folgt. Bevor sie eingeschaltet wird (erster Logikzustand, z. B. 0 des Signals DET), wird die Einrichtung 1 anfänglich durch das Signal R auf einen Vor-Freigabe-Zustand zurückgesetzt, wobei die Signale LA und OUT in einem gegebenen Logikzustand (z. B. 0) anzeigen, daß die Boosterspannung Vb den Betriebspegel noch nicht erreicht hat; die Funktionen, die die Boosterspannung Vb erfordern, sind gesperrt; und die Signale EN1 und EN2 (niedrig bzw. hoch) sperren die Stufen 8 und 13.
• Wenn das Signal DET auf hoch umschaltet, gibt die Pegelanpassungsstufe 2 die Stufen 8 und 13 frei, indem die Signale EN1 und EN2 auf hoch bzw. niedrig umgeschaltet werden; wie erwähnt nimmt das Signal EN1 daher den Wert der überwachten Spannung Vb an und folgt dem exakten Verlauf davon, so daß die Bezugsquellenstufe 8 zusätzlich dazu, daß sie durch das Umschalten des Signals EN1 frei gegeben ist, beginnt, Vb in exakt der gleichen Weise wie die Detektierstufe 16 zu überwachen; wie erwähnt ist die Spannung V1 mit Vb gekoppelt bzw. kippschaltungsmäßig verbunden und folgt dem exakten Verlauf davon; und dies dauert an, solange die Spannung Vb unterhalb des ersten Schwellenwerts Vth1 bleibt. In der Praxis ist in der obigen Anfangs- bzw. Initialisierungsphase die Bezugsspannung gesperrt und die Detektierstufe 16 selbst sieht das Koppeln bzw. kippschaltungsmäßige Verbinden von V1, mit Vb vor.
• Wenn Vb den ersten Schwellenwert Vth1 überschreitet, wird die Bezugsquelle 8 eingeschaltet und arbeitet mit der Detektierstufe 16 zusammen, so daß die Spannung V1 wie erwähnt langsamer ansteigt als Vb, wie in Fig. 2 dargestellt ist, die die Spannung Vb, die Spannung V1 und die Ausgabe LA der Detektierstufe 16 zeigt. Es ist ersichtlich, daß die Kurven von Vb und V1 beginnen auseinander zu gehen, wenn Vb den Schwellenwert Vth1 überschreitet (Zeitpunkt t1).
• Infolgedessen ist in der zweiten Phase ein Potenzialunterschied AV unterschiedlich von Null zwischen den Eingängen 15 und 17 der Detektierstufe 16 vorhanden und steigt beim Anstieg von Vb an; und wenn die Potenzialdifferenz AV einen zweiten gegebenen Schwellenwert Vth2 übersteigt (Zeitpunkt t2 in Fig. 2), schaltet die Detektierstufe 16 und die Signale LA und OUT werden auf hoch geschaltet.
• Wie erwähnt wird die Begrenzerstufe 12 nicht betrieben, wenn die Einrichtung 1 korrekt funktioniert, wohingegen sie in dem Fall, wenn die Spannung V1 den gegebenen Schwellenwert übersteigt, eingeschaltet wird, um die Detektierstufe 16 zu schalten und die Spannung V1 auf 0 zu setzen.
• Wie später in größerer Einzelheit mit Bezug auf Fig. 3 erklärt wird, arbeiten die Quellenstufe 8 und die Detektierstufe 16 vorteilhafterweise wie folgt zusammen. Wenn die Spannung Vb den ersten Schwellenwert Vth1 übersteigt, erzeugt die Quellenstufe 8 einen Strom, der mit dem Wert von Vb in Beziehung steht und an die Detektierstufe 16 geliefert wird, die ihrerseits die Potenzialdifferenz AV zwischen den Anschlüssen 17, 15 erzeugt; und wenn die Potenzialdifferenz (die daher von dem Strom abhängt, der von der Bezugsquelle 8 erzeugt wird und schließlich vom Wert von Vb abhängt) den Schwellenwert Vth2 übersteigt, schaltet die Detektierstufe 16.
• Wie in Fig. 3 gezeigt ist, weist eine Pegelanpassungsstufe 2 einen N-Kanal- Transistor 30 auf, dessen Gate-Anschluß mit dem Eingang 3 der Stufe 2 verbunden ist, wobei der Source-Anschluß geerdet ist, und wobei der Drain- Anschluß mit dem Ausgang 6 verbunden ist. Der Eingang 3 ist auch mit dem Eingang eines Inverters 34 verbunden, dessen Ausgang mit dem Gate- Anschluß eines N-Kanal-Transistors 31 verbunden ist, dessen Source- Anschluß geerdet ist, und dessen Drain-Anschluß mit dem Ausgang 5 verbunden ist. Die Stufe 2 weist auch zwei P-Kanal-Transistoren 32, 33 auf, deren Source-Anschlüsse mit dem Eingang 4 verbunden sind, deren Drain- Anschlüsse mit Ausgängen 6 bzw. 5 verbunden sind, und deren Gate- Anschlüsse mit den Ausgängen 5 bzw. 6 verbunden sind. Die Transistoren 30, 32 bilden einen ersten Zweig 2a und die Transistoren 31, 33 bilden einen zweiten Zweig 2b der Anpassungsstufe 2.
• Die Begrenzerstufe 13 weist einen nativen bzw. eigenständigen P-Kanal- Transistor 35 (d. h. nicht implantiert zum Ändern des Schwellenwerts während der Fabrikation bzw. Herstellung, wobei er daher einen hohen Einschaltschwellenwert besitzt) und einen normalen P-Kanal-Transistor 36 (mit einem modifizierten Schwellenwert) auf. Genauer gesagt ist beim Transistor 35 der Gate-Anschluß mit dem Eingang 12 der Stufe 13 verbunden (welcher direkt mit dem Ausgang 6 der Stufe 2 verbunden ist), der Drain-Anschluß ist geerdet, und der Source-Anschluß ist mit dem Drain-Anschluß des Transistors 36 verbunden. Der Transistor 36 - welcher diodenverbunden bzw. -geschaltet ist, d. h. mit kurz geschlossenen Drain- und Gate-Anschlüssen - besitzt einen Source-Anschluß, der den Ausgang 14 der Stufe 13 bildet und direkt mit dem Anschluß 9 der Bezugsquellenstufe 8 verbunden ist.
• Die Bezugsquellenstufe 8 weist eine Speicherzelle 38 ähnlich den Speicherzellen 104 sowie einen N-Kanal-Transistor 39 auf. Die Speicherzelle 38 besitzt einen Steuer-Gate-Anschluß, der mit dem Eingang 7 der Stufe 8 verbunden ist, der Source-Anschluß ist geerdet, und der Drain-Anschluß ist mit dem Source-Anschluß des Transistors 39 verbunden; und der Transistor 39 besitzt einen Gate-Anschluß, der mit dem Eingang 7 verbunden ist, sowie einen Drain-Anschluß, welcher den Ausgang 9 mit der Spannung V1 bildet.
• Die Detektierstufe 16 weist P-Kanal-Transistoren 40, 41, 42 sowie N-Kanal- Transistoren 44, 45, 46 auf. Genauer gesagt sind der Source-Anschluß aller drei P-Kanal-Transistoren 40, 41, 42 mit dem Eingang 17 der Stufe 16 verbunden; der Source-Anschluß aller drei N-Kanal-Transistoren 44, 45, 46 ist geerdet; der Drain-Anschluß des Transistors 40 ist mit dem Eingang 15 verbunden (welcher direkt mit dem Ausgang 9 der Stufe 8 verbunden ist), und der Gate-Anschluß des Transistors 40 ist mit dem Ausgang 18 der Stufe 16 verbunden; und die Transistoren 41 und 42 sind parallel geschaltet, wobei die Drain-Anschlüsse mit dem Ausgang 18 verbunden sind und die Gate- Anschlüsse mit dem Eingang 15 verbunden sind. Der Transistor 41 ist vom Widerstands-Typ, wohingegen der Transistor 42 ein nativer bzw. eigenständiger Typ mit hohem Schwellenwert und mit einem hohen W/L-Verhältnis (W/L > > 1) ist, um zu ermöglichen, daß er einen hohen Strom leitet, sobald sein Schwellenwert erreicht wird. Der Drain-Anschluß des Transistors 44 ist mit dem Eingang 15 verbunden und der Gate-Anschluß des Transistors ist mit dem Ausgang 18 verbunden. Der Drain-Anschluß des Transistors 45 ist mit dem Ausgang 18 verbunden, und der Gate-Anschluß des Transistors 45 ist mit dem Eingang 15 verbunden; und der Drain-Anschluß des Transistors 46 (Reset- bzw. Rückstell-Transistor) ist mit dem Ausgang 18 verbunden, und der Gate-Anschluß davon ist mit dem Rückstell- bzw. Reset-Eingang 24 verbunden.
• Die Latch- bzw. Kippschaltungsstufe 21 ist im wesentlichen ein Flip-Flop und weist einen N-Kanal-Eingangstransistor 48, zwei P-Kanal-Transistoren 49, 50, zwei N-Kanal-Transistoren 52, 53 und einen N-Kanal-Reset-Transistor 54 auf. Insbesondere ist der Source-Anschluß des Eingangstransistors 48 geerdet, der Gate-Anschluß davon ist mit dem Eingang 20 der Latch-Stufe 21 verbunden (der direkt mit dem Ausgang 18 der Stufe 16 verbunden ist), und der Drain-Anschluß davon ist mit einem Knoten 56 verbunden; die Source- Anschlüsse der Transistoren 49 und 50 sind mit einer Versorgungsleitung 57 auf der Versorgungsspannung Vcc verbunden; der Source-Anschluß der Transistoren 52 und 54 ist geerdet; der Drain-Anschluß des Transistors 49 ist mil dem Knoten 56 verbunden, und der Gate-Anschluß davon ist mit dem Ausgang 22 der Latch-Stufe 21 verbunden; der Gate-Anschluß des (nativen) Transistors 50 ist mit dem Knoten 56 verbunden, und der Drain-Anschluß davon ist mit dem Ausgang 22 verbunden; der Drain-Anschluß des Transistors 52 ist mit dem Knoten 56 verbunden, und der Gate-Anschluß davon ist mit dem Ausgang 22 verbunden; der Drain-Anschluß des Transistors 53 ist mit dem Ausgang 22 verbunden, und der Gate-Anschluß davon ist mit dem Knoten 56 verbunden; der Drain-Anschluß des Transistors 54 ist mit dem Ausgang 22 verbunden, der Source-Anschluß davon ist geerdet, und der Gate-Anschluß davon ist mit dem Eingang 25 der Stufe 21 verbunden, der mit dem Reset-Signal R versorgt wird.
• Die Schaltung gemäß Fig. 3 funktioniert wie folgt. Anfangs (wenn der Speicher eingeschaltet wird) ist das Reset-Signal R hoch und schaltet die Reset-Transistoren 46, 54 ein, um die Ausgänge 18, 22 zu erden; das OUT- Signal ist daher niedrig, was anzeigt, daß die Boosterspannung Vb den Stetig- Zustand noch nicht erreicht hat; das DET-Signal ist niedrig, so daß der Inverter 34 den Transistor 30 der Stufe 2 ausgeschaltet und den Transistor 31 eingeschaltet bzw. durchgeschaltet hält; der Transistor 31 hält das Signal EN1 am Ausgang 5 niedrig (geerdet) und hält den Transistor 32 ein- bzw. durchgeschaltet; das Signal EN2 ist hoch und ist auf dem gleichen Wert wie die Spannung Vb; und sowohl die Bezugsquellenstufe 8 als auch die Begrenzerstufe 13 sind gesperrt. In dieser Phase verbraucht keiner der Zweige 2a, 2b der Anpassungsstufe 2 Strom, da nur ein Transistor in jedem Zweig eingeschaltet bzw. durchlässig ist. Das gleiche trifft zu für die Detektierstufe 16, in der das niedrige LA-Signal die Transistoren 40, 45, 46 ein- bzw. durchgeschaltet und 44, 41, 42 ausgeschaltet hält, sowie auch die Latch-Stufe 21, in der die Transistoren 49, 53, 54 ein- bzw. durchgeschaltet sind und die Transistoren 50, 52 ausgeschaltet sind.
• Auch ändert sich nicht der Zustand der Einrichtung 1, wenn das Reset-Signal R auf niedrig schaltet und die Transistoren 46, 54 abschaltet.
• Wenn das DET-Signal auf hoch schaltet, wird der Transistor 30 eingeschaltet und der Transistor 31 ausgeschaltet, so daß das Signal EN2 am Ausgang 6 auf niedrig schaltet und den Transistor 33 einschaltet, welcher den Ausgang 5 mit der Boosterschaltung Vb verbindet bzw. koppelt. In dieser Phase ist daher das Signal EN1 hoch und folgt dem Verlauf von Vb, die durch die Freigabe der Spannungsverstärkungsstufe 101 in Fig. 1 erhöht wird; und der Transistor 32 wird abgeschaltet, und zwar durch die hohe Spannung an seinem Gate-Anschluß, so daß wiederum in keinem der Zweige 2a, 2b der Anpassungsstufe 2 Strom fließt.
• Die Quellenstufe 8 bleibt ausgeschaltet, solange die Spannung am Eingang 7 unterhalb der Einschaltschwelle der Zelle 38 liegt, z. B. 2,1 Volt, was daher den ersten Schwellenwert Vth1 darstellt. Unterhalb dieses Werts hält daher der Transistor 40, der eingeschaltet ist, die Spannung V1 am Eingang 15 gleich der Spannung Vb am Eingang 17, so daß die Spannung V1 dem Verlauf von Vb folgt. In dieser Phase ist die Begrenzerstufe 13 auch ausgeschaltet, so daß zu deren Einschalten eine Spannung V1 von ungefähr 2,6 bis 2,7 Volt erforderlich ist, d. h. gleich der Summe der Schwellenspannung des Transistors 35 (welcher ein nativer Transistor mit einem hohen Schwellenwert von ungefähr 1,7 Volt ist) und der Schwellenspannung des Transistors 36 (ungefähr 0,9 bis 1 Volt).
• Wenn die Spannung Vb 2,1 Volt überschreitet, wird die Bezugsquelle 8 eingeschaltet und beginnt, einen sich allmählich steigernden Strom zu ziehen, und zwar in Bezug stehend zu dem Gate-Source-Spannungsabfall der Zelle 38, und die Bezugsquelle 8 erzeugt einen Spannungsabfall zwischen den Source- und Drain-Anschlüssen des Transistors 40 und eine Divergenz zwischen Vb und V1. Wenn die Boosterspannung Vb ansteigt, steigt auch der Spannungsabfall AV zwischen den Anschlüssen 17 und 15 der Detektierstufe 16 an, und dies wird auch von den Transistoren 41, 42 festgestellt, und der Transistor 41 wird eingeschaltet. Da der Transistor 41 vom Widerstandstyp ist, leitet er, wenn er eingeschaltet wird, anfangs nicht genug Strom an die Schaltstufe 16, die geschaltet wird, wenn der Spannungsabfall AV ungefähr gleich 1,7 Volt ist, d. h. die Schwellenspannung des nativen Transistors 42. Insbesondere sind die Komponenten 38, 39 und 40 so ausgelegt, daß dann, wenn die Spannung Vb den gewünschten Pegel erreicht (im gezeigten Beispiel ungefähr 4 Volt), die Speicherzelle 38 (die die Spannung Vb über das Signal EN an ihren Steuer-Gate-Anschluß abfühlt) ausreichend Strom leitet, um im Transistor 40 einen Spannungsabfall AV von 1,7 Volt zu erzeugen, der den Transistor 42 einschaltet. Angesichts seines hohen W/L-Verhältnisses beginnt der Transistor 42, sobald er eingeschaltet wird, einen hohen Strom zu leiten und schaltet schnell den Ausgang 18 auf hoch, so daß der Transistor 40 ausgeschaltet wird, der Transistor 44 eingeschaltet wird, die Spannung V1 schnell auf niedrig (Erde bzw. Masse) geschaltet wird, der Transistor 45 ausgeschaltet wird, und das Signal LA auf hoch schaltet, was anzeigt, daß die gewünschte Schwellenspannung erreicht wurde.
• Nachdem Umschalten des Signals LA wird der Transistor 48 der Latch-Stufe 21 eingeschaltet, der Knoten 56 schaltet auf niedrig; der Transistor 50 wird eingeschaltet und der Transistor 53 ausgeschaltet; der Ausgang 22 schaltet auf hoch gleich der Versorgungsspannung Vcc; der Transistor 49 wird ausgeschaltet und der Transistor 52 wird eingeschaltet und die Schaltung wird in einen stabilen Zustand gebracht, der anzeigt, daß der gewünschte Schwellenwert von Vb erreicht wurde, und die Schaltung kann nur dadurch zurückgesetzt werden, daß der Speicher 100 ausgeschaltet wird und wieder eingeschaltet wird, wobei in diesem Fall die obige Sequenz wiederholt wird.
• Die Einrichtung 1 verbraucht nur während der Auswertung Strom, und zwar insbesondere über die Detektierstufe 16 in dem Intervall zwischen dem Einschalten der Referenzquelle 8 und dem Umschalten der Detektierstufe 16, aufgrund des Strompfades, welcher durch den Transistor 40 und die Quelleristufe 8 gebildet wird. Nachdem die Detektierstufe 16 umschaltet, ist kein Strompfad mehr zwischen der Hochspannungsleitung (Eingang 17) und Erde vorhanden, da die Transistoren 40, 45 und 46 ausgeschaltet sind. In ähnlicher Weise wird von der Latch-Stufe 21 kein Strom verbraucht, da die Transistoren 49 und 53 ausgeschaltet sind und jeglichen möglichen Pfad zwischen der Versorgungsleitung 57 und Erde ausschalten.
• Die Einrichtung 1 paßt sich automatisch jeglicher Verfahrensstreuung an, die sich aus einer geringen Abweichung der Komponentenleistung ergeben könnte, insbesondere hinsichtlich der Leitfähigkeit der Zelle 38 und der Anpassung zwischen der Zelle 38 und dem Transistor 40, die, wie erwähnt wurde, wichtig sind zur Gewährleistung des korrekten Betriebs der Einrichtung.
• Da die Zelle 38 von N-Kanal-Typ ist und der Transistor 40 vom nativen P-Kanal-Typ ist, kann eine Fehlanpassung auftreten, die die Präzision der Einrichtung 1 beeinträchtigt. Insbesondere können zwei Situationen entstehen: eine hohe Leitfähigkeit der Zelle 38, die ein frühes Schalten der Einrichtung 1 ergibt; oder eine niedrige Leitfähigkeit, die die Zelle verlangsamt und einen übermäßigen Anstieg der Spannung V1 zur Folge haben kann, bevor die Einrichtung schaltet. Die erste Situation ist nicht kritisch, da die Zelle 38 gleichzeitig mit den Zellen 104 des Speichers 100 gebildet wird und das gleiche Verfahren verwendet wird und die Zelle 38 an die Eigenschaften der Zellen 104 gut angepaßt ist. Selbst wenn die Leitfähigkeit der Zellen 104 (und der Zelle 38) geringfügig über dem Designpegel bzw. Nennwert liegt, so daß die Zelle 38 den Umschaltstrom für die Einrichtung 1 erzeugt, bevor die Spannung Vb den gegebenen Stetig-Zustands-Wert erreicht, beeinträchtigt die frühe Erzeugung des OUT-Signals infolgedessen in keiner Weise den Betrieb der Einrichtung 1, da die Speicherzellen auch eine hohe Leitfähigkeit besitzen und daher auch korrekt lesbar sind bei einer geringfügig niedrigeren als der vorgegebenen bzw. Nenn-Boosterspannung Vb.
• Andererseits wird die zweite Situation, die schließlich den Betrieb der Einrichtung 1 beeinträchtigen könnte, durch die Begrenzerstufe 13 verhindert. Im Fall einer schlechten Leitfähigkeit der Zelle 38 und der Zellen 104, so daß sie bei der (vorgegebenen Stetig-Zustands-Boosterspannung einen Strom unterhalb des Nennwerts- bzw. Designpegels leiten, der für das Schalten der Detektierstufe 16 nicht ausreicht, können die Spannnung V1 und daher die Spannung zwischen den Drain- und Source-Anschlüssen der Zellen 38 übermäßig ansteigen, was ein "weiches" Schreiben der Zelle 38 ergibt, das bei wiederholtem Vorkommen die Eigenschaften der Zelle 38 verändern kann und daher die Zuverlässigkeit der Zelle 38 als Referenz verändern kann. Das gleiche Problem tritt auch auf im Fall einer Fehlanpassung der Zelle 38 und des Transistors 40 in dem Fall, daß die Zelle 38 bei einer gegebenen Stetig- Zustands-Boosterspannung sich wie beabsichtigt verhält, aber der Transistor 40 einen für das Schalten unzureichenden Spannungsabfall AV erzeugt.
• In den obigen Fällen wird jedoch die bessere Anpassung des Transistors 40 und der Transistoren 35, 36 ausgenutzt angesichts dessen, daß alle drei vom gleichen Typ sind und daher gemeinsam hergestellt werden. Insbesondere wird, sobald die Spannung V1 dazu neigt, den Schwellenwert (2,7 Volt) der Begrenzerstufe 13 zu überschreiten, diese eingeschaltet und erzeugt zusätzlichen Strom, der zu dem der Bezugsquelle 8 hinzugefügt wird und mit Sicherheit die Detektierstufe 16 schaltet. Die Begrenzerstufe 13 gewährleistet somit das korrekte Schalten der Einrichtung 1, wenn die Boosterspannung Vb den gegebenen Schwellenwert erreicht, und gleichzeitig daß ein weiterer Anstieg der Spannung V1 und ein "weiches" Schreiben der Zelle 38 verhindert wird.
• Die Verwendung einer Speicherzelle 38 als Schwellenelement zum Einschalten der Quellenstufe 8 ist nicht nur deswegen vorteilhaft, weil gestattet wird, daß sich die Einrichtung 1 automatisch bezüglich der Eigenschaften der Speicheranordnung 103 anpaßt. Indem ein höherer Einschaltschwellenwert vorhanden ist, verglichen mit normalen MOS-Transistoren, sieht die Speicherzelle 38 auch vor, daß die Source-Stufe 8 später eingeschaltet wird, wodurch der Moment verzögert wird, in dem Strom durch den Transistor 40 zu fließen beginnt, wodurch der Verbrauch der Detektierstufe 16 während der Auswertung verringert wird.
• Der Transistor 39 der Quelle 8, welcher eine Kaskodenkonfiguration bildet, sieht auch einen Schutz der Zelle 38 vor und verhindert insbesondere eine zu hohe Spannung (über 1 Volt zum Lesen der Zelle) am Drain-Anschluß der Zelle 38, selbst wenn die Boosterspannung Vb fast den Stetig-Zustands-Wert erreicht hat.
• Die Einrichtung 1 bietet auch den Vorteil, daß sie keiner Oszillation ausgesetzt ist, da die Latch- bzw. kippschaltungsartigen Schaltungen auch zum Bilden der Detektionsstufe 16 verwendet werden; daß sie unabhängig ist vom Wert der Versorgungsspannung Vcc; und daß sie zuverlässig arbeitet, wobei der gleiche Trigger- bzw. Auslösepegel beibehalten wird, und zwar für jeglichen Übergangszustand (langsam oder schnell) der Versorgungsspannung.
• Fig. 4 zeigt eine Variation, bei der die Detektiereinrichtung 1', anders als die Einrichtung 1 in Fig. 3, gepulst eingeschaltet werden kann und selbst wiederholt eingeschaltet werden kann nach der Freigabe der Speichereinrichtung 100.
• Insbesondere weist die Einrichtung 1' eine Pegelanpassungsstufe 2, eine Bezugsquellenstufe 8, eine Begrenzerstufe 13, eine Schwellenwertdetektierstufe 16 und eine Latch- bzw. Kippschaltungsstufe 21 auf, und zwar ähnlich zu denen in Fig. 3, und die entsprechenden Bauteile sind daher mit dem gleichen Numerierungssystem ohne weitere Beschreibung bezeichnet.
• In der Einrichtung 1' wird das Signal R auch an einen Eingang eines NOR- Gatters (NICHT-ODER-Gatters) 60 geliefert, dessen anderer Eingang mit einem Signal PD versorgt wird. Der Ausgang des NOR-Gatters 60 ist verbunden mit dem Eingang eines Inverters 61, dessen Ausgang mit dem Gate-Anschluß eines N-Kanal-Transistors 62 verbunden ist, dessen Source- Anschluß geerdet ist, und dessen Drain-Anschluß mit dem Eingang 3 der Pegelanpassungsstufe 2 verbunden ist; ein Schalter 63 ist zwischen einem Eingang 64 (der das Freigabesignal CE vorsieht) der Einrichtung 1' und einem Knoten 3 vorgesehen; und der Schalter 63 besitzt ein Paar von komplementären Steueranschlüssen, von denen einer mit dem Ausgang des NOR- Gatters 60 verbunden ist und der andere mit dem Ausgang des Inverters 61 verbunden ist.
• In der Einrichtung V wird das DET-Signal am Eingang 3 der Pegelanpassungsstufe 2 intern auf der Basis der Signale PD und CE erzeugt, anstatt daß es extern erzeugt wird (z. B. durch den Logikteil 102). Genauer gesagt schaltet der Ausgang des Inverters 61 auf hoch, wenn der Speicher 100 freigegeben ist und das Reset-Signal R auf hoch schaltet, und der Transistor 62 wird eingeschaltet und schaltet den Eingang 3 auf niedrig. Gleichzeitig ist das Signal R an den Gate-Anschlüssen der Transistoren 46, 54 vorhanden, so daß die Einrichtung V auf die gleiche Weise zurückgesetzt wird wie die Einrichtung 1 in Fig. 3.
• Wenn das Reset-Signal R auf niedrig schaltet und wenn das normalerweise hohe Signal PD auf niedrig schaltet, schaltet der Ausgang des NOR-Gatters 60 auf hoch, der Ausgang des Inverters 61 schaltet auf niedrig, der Transistor 62 wird ausgeschaltet, und der Schalter 63 wird daher frei gegeben und liefert den Logikzustand am Eingang 64 an den Eingang 3. Der Zustand des Signals DET wird daher durch den des Signals CE bestimmt. Wenn CE hoch ist, schaltet DET auf hoch, um die mit Bezug auf Fig. 3 beschriebene Auswertungsphase frei zu geben.
• Anders als beim Ausführungsbeispiel von Fig. 3 ist die Einrichtung 1' in der Lage, zurückgesetzt zu werden und eine weitere Auswertungsphase unter der Steuerung des Logikteils 102 durchzuführen.
• Zu diesem Zweck setzt der Logikteil 102 zunächst die Detektierstufe 16 und die Latch-Stufe 21 zurück durch Schalten des Signals R auf hoch, was in diesem Fall ein Reset bzw. Zurücksetzen im echten Sinne des Wortes darstellt. Wenn das Signal R zurück auf niedrig schaltet, und zwar in der gleichen Weise wie oben beschrieben, sieht das Niedrigschalten des Signals PD ein Schließen des Schalters 63 und ein Verbinden bzw. Koppeln von DET an CE vor. Insbesondere wird, wenn CE hoch ist, die Auswertungsphase erneut frei gegeben.
• Fig. 5 zeigt ein Blockdiagramm eines weiteren Ausführungsbeispiels der vorliegenden Erfindung und insbesondere eine Einrichtung 70 zum Überwachen der Versorgungsspannung Vcc. Wie die Einrichtungen 1 und V in den Fig. 1, 3 und 4 bildet die Einrichtung 70 einen Teil eines bekannten Speichers 110, der eine Versorgungsstufe 111, die die Versorgungsspannung Vcc erzeugt, und einen Logikteil 112 aufweist, der von der Stufe 111 mit der Versorgungsspannung Vcc versorgt wird und von der Einrichtung 70 mit einem Ausgangssignal 0 versorgt wird, dessen Logikwert anzeigt, ob die Versorgungssparinung Vcc einen gegebenen Schwellenwert erreicht hat. Der Logikteil 112 erzeugt ein Reguliersignal REG und ein Logiksignal VD, das, wenn es hoch ist, mit der Versorgungsspannung Vcc verbunden bzw. gekoppelt ist. Der Speicher 110 weist auch eine Speicheranordnung 113 auf, die Speicherzellen 114 aufweist, und der Logikteil 112 und die Anordnung 113 können die gleichen Komponenten 102 und 103 aufweisen wie der Speicher 100.
• Die Einrichtung 70 weist eine Bezugsquellenstufe 71, eine Begrenzerstufe 72 und eine Schwellenwertdetektierstufe 73 auf, und zwar ähnlich zu den Stufen 8, 13 und 16 in Fig. 1. Insbesondere besitzt die Bezugsquelle 71 einen Eingang 75, der mit dem Eingang 74 der Einrichtung 70 über einen Schalter 76 verbunden ist; einen Sperreingang 77, der ein Signal DIS führt; und einen Ausgang 78. Der Eingang 74 der Einrichtung 70 ist seinerseits verbunden mit dem Ausgang des Logikteils 112, über den sie mit dem Signal VD versorgt wird; und wie die Stufe 8 erzeugt die Quellenstufe 71 am Ausgang 78 eine Spannung V2, die sich entsprechend dem Wert der Versorgungsspannung Vcc ändert. Die Begrenzerstufe 72 besitzt einen Eingang 80, der ebenfalls mit dem Signal DIS versorgt wird, und einen Anschluß 81, der mit dem Ausgang 78 der Bezugsquelle 71 verbunden ist. Die Detektierstufe 73 besitzt einen Eingang 82, der mit dem Ausgang 78 der Bezugsquelle 71 verbunden ist; einen Reset- bzw. Rückstell-Eingang 83, der ein Signal R1 führt; einen Eingang 84, der mit der Versorgungsspannung Vcc versorgt wird; und einen Ausgang 85, der das Signal 0 führt.
• Die Einrichtung 70 weist auch eine Sperrstufe 86 und eine asymmetrische Verzögerungsstufe 87 auf. Die Sperrstufe 86 sieht ein Sperren der Einrichtung 70 vor, wenn die Versorgungsspannung Vcc den Schwellenwert erreicht oder beim Vorhandensein einer Regulierfunktion (Freigabe der Spannungsboosterschaltungen beim Vorhandensein einer niedrigen Versorgungsspannung Vcc), und besitzt einen ersten Eingang 88, der mit dem Eingang 74 der Einrichtung 70 verbunden ist; einen zweiten Eingang 89, der mit dem Ausgang 85 der Detektierstufe 73 verbunden ist und das Signal 0 führt; einen dritten Eingang 90, der mit dem Logikteil 112 verbunden ist, über den er mit dem Signal REG versorgt wird; und einen Ausgang 91, der mit dem Eingang 92 der asymmetrischen Verzögerungsstufe 87 verbunden ist.
• Die asymmetrische Verzögerungsstufe 87 besitzt einen Ausgang 93, der mit einem invertiertem Steuereingang des Schalters 76 verbunden ist, dessen direkter Eingang auch mit dem Ausgang 93 über einen Inverter 94 verbunden ist; und ein Ausgang 93 ist auch mit den Eingängen 77 und 80 der Stufen 71 und 72 über einen Schalter 95 verbunden, der einen invertierten Eingang, verbunden mit dem Eingang 74 der Einrichtung 70, und einen direkten Eingang, verbunden mit dem Eingang 74 über einen Inverter 96, besitzt.
• Anfangs sei angenommen, daß das Signal REG der Einrichtung 70 in Fig. 5 einen ersten Logikwert (z. B. hoch) besitzt, was anzeigt, daß keine Spannungsregelfunktionen vorhanden sind. Anfangs, nachdem der Speicher 110 eingeschaltet wird, ist das Signal VD niedrig, so daß der Ausgang des Inverters 96 hoch ist und der Schalter 95 an ist; das an den Eingang 88 gelieferte Signal VD setzt die Sperrstufe 86 zurück; das Signal (hoch) am Ausgarig 92 wird durch die Verzögerungsstufe 87 nach einer kurzen Verzögerung an den Eingang des Schalters 95 geliefert; der eingeschaltete bzw. geschlossene Schalter 95 liefert das Sperrsignal DIS an die Eingänge 77 und 80, um die Stufen 71 und 72 zu sperren. Über das Signal R1 am Eingang 83, hält auch der Inverter 96 die Detektierstufe 73 in einem Vor-Freigabe- Zustand, wobei das Signal 0 in einem gegebenen Logikzustand (z. B. 1) anzeigt, daß die Versorgungsspannung Vcc den vorgegebenen Schwellenwert noch nicht erreicht hat; und der niedrige Ausgang der Verzögerungsstufe 87 hält den Schalter 76 geschlossen und gestattet daß das Signal VD an den Eingang 75 der Referenz- bzw. Bezugsquelle 71 geliefert wird, die ohnehin durch das Signal DIS gesperrt ist.
• Wenn das Signal VD auf hoch schaltet, schaltet der Ausgang des Inverters 96 auf niedrig; der Schalter 95 wird geöffnet; die Stufen 71, 72 empfangen nicht mehr das Sperrsignal DIS an den Eingängen 77, 80 und werden eingeschaltet; und der hohe Logikpegel am Eingang 88 schaltet die Sperrstufe 86 auf "Standby" oder "Warten", und zwar abhängig von dem Schalten des Signals 0 oder REG. Solange die Signale 0 und REG hoch bleiben, schaltet die Sperrstufe 86 nicht und schaltet die Verzögerungsstufe 87 nicht ein, so daß der Schalter 76 eingeschaltet bzw. geschlossen bleibt.
• In der Zwischenzeit beginnt die Bezugsquellenstufe 71, die nicht mehr von dem Signal DIS gesperrt ist, die Versorgungsspannung Vcc anhand des Signals VD zu überwachen. Insbesondere, und wie mit Bezug auf Fig. 1 beschrieben wurde, arbeitet die Bezugsquelle 71 mit der Detektierstufe 73 zusammen, um eine Spannung V2 zu liefern, die anfangs an die Versorgungsspannung Vcc gekoppelt ist und dem exakten Verlauf davon folgt, und die später bzw. nachfolgend (wenn die Spannung VD oder V2 einen ersten Schwellenwert erreicht) langsamer ansteigt. In anderen Worten wird wie vorher die Bezugsquelle 71 anfangs gesperrt, und die Schwellenwertdetektierstufe 73 sieht ein Koppeln von V2 an Vcc vor; Die Bezugsquelle 71 wird dann eingeschaltet, um eine Potenzialdifferenz zu erzeugen, die zusammen mit Vcc ansteigt; wenn die Potenzialdifferenz einen zweiten gegebenen Schwellenwert überschreitet, schaltet die Detektierstufe 73 um, und das Signal 0 am Ausgang 85 schaltet auf niedrig um anzuzeigen, daß die Versorgungsspannung einen gegebenen Schwellenwert erreicht hat.
• Das Schalten des Ausgangssignals 0 wird von der Sperrstufe 86 detektiert, die schaltet und die asymmetrische Verzögerungsstufe 87 freigibt; die Stufe 87, deren Ausgang sich in Bezug auf den Eingang mit einer Verzögerung abhängig von der Schaltflanke schaltet, schaltet auf hoch mit einer Verzögerung, die größer ist als die, mit der sie auf niedrig schaltet, so daß nach einer gegebenen Verzögerung der Schalter 76 geöffnet wird, um die Spannung VD (gleich der Versorgungsspannung Vcc) zu der Bezugsquelle 71 abzuschalten, und die Einrichtung 70 wird automatisch abgeschaltet.
• Der gleiche Abschaltvorgang wird auch freigegeben durch ein hoch-zuniedrig-Schalten des Signals REG, das eine Regulierung der Versorgungsspannung anzeigt, z. B. Freigabe einer Spannungsverstärkung zum Liefern der Versorgungsboosterspannung Vb. Dieser Zustand ist offensichtlich typisch für Einrichtungen, die bei einer derart niedrigen Versorgungsspannung arbeiten, daß Vcc niemals den gegebenen Schwellenwert erreichen kann, wobei der Logikteil 112 das Signal REG nach einer vorgegebenen und von der Stufe 87 bestimmten Verzögerung auf niedrig schaltet, um die Einrichtung 70 zu sperren.
• Die Begrenzerstufe 72 sieht exakt die gleiche Funktion vor wie die Stufe 13 der Einrichtung 1 in Fig. 1, d. h. das Schalten der Detektierstufe 73, wenn die Spannung V2 einen gegebenen Wert übersteigt, um eine Fehlanpassung der Bezugsquelle 71 und der Detektierstufe 73 zu kompensieren und die Bezugsquelle 71 zu schützen.
• Ein Ausführungsbeispiel der Einrichtung 70 ist in Fig. 6 gezeigt, in der die Komponenten der Stufen 71, 72, 73, die identisch mit denen der Stufen 8, 13, 16 sind, mit dem gleichen Numerierungssystem bezeichnet sind ohne weitere Beschreibung.
• Genauer weist die Bezugsquellenstufe 71 zusätzlich zur Speicherzelle 38 und dem Transistor 39 einen N-Kanal-Sperrtransistor 120 auf, dessen Source- Anschluß geerdet ist, dessen Gate-Anschluß mit dem Eingang 77 der Stufe 71 verbunden ist, und dessen Drain-Anschluß mit dem Eingang 75 der Stufe 71 (den Gate-Anschlüssen der Komponenten 38, 39) verbunden ist. Zusätzlich zu den Transistoren 40-42 und 44-46 weist die Detektierstufe 73 einen Ausgangspuffer - in diesem Fall in Form eines Inverters 121 - auf, dessen Eingang mit dem Anschluß 18 verbunden ist und dessen Ausgang mit dem Anschluß 85 verbunden ist.
• In Fig. 6 ist der Inverter 96 dupliziert und weist einen ersten Inverter 96a, der den Schalter 95 steuert, sowie einen zweiten Inverter 96b, der mit dem Eingang 83 der Detektierstufe 73 verbunden ist, auf; und der Schalter 95 in Fig. 5 ist ersetzt durch einen Schalter 122 und einen Transistor 123. Insbesondere ist der Schalter 122 zwischen den Ausgang 93 der Verzögerungsstufe 87 und die Eingänge 77, 80 der Stufen 71, 72 geschaltet und weist einen direkten Eingang, der mit dem Eingang 74 der Einrichtung 70 verbunden ist, und einen invertierten Eingang auf, der mit dem Ausgang des Inverters 96a verbunden ist. Der P-Kanal-Transistor 123 besitzt einen Gate-Anschluß, der mit dem Eingang 74 der Einrichtung 70 verbunden ist, einen Drain-Anschluß, der mit den Eingängen 77, 80 der Stufen 71, 72 verbunden ist, und einen Source- Anschluß, der mit der Versorgungsleitung 57 mit der Spannung Vcc verbunden ist.
• Die Sperrstufe 86 weist im wesentlichen ein Flip Flop auf und weist ein erstes und zweites NAND-Gatter (NICHT-UND-Gatter) 125, 126 auf. Insbesondere bildet ein erster Eingang des ersten NAND-Gatters 125 den Eingang 88 der Stufe 86, ein zweiter Eingang des ersten NAND-Gatters 125 ist mit dem Ausgang des NAND-Gatters 126 verbunden, und ein Ausgang des ersten NAND-Gatters 125 bildet den Ausgang 91; ein erster Eingang des zweiten NAND-Gatters 126 ist mit dem Ausgang 91 verbunden, und ein zweiter und dritter Eingang des zweiten NAND-Gatters 126 bildet die Eingänge 89, 90 und die Signale 0 bzw. REG liegen dort an, wobei der Eingang 89 über einen Kondensator 127 auch geerdet ist.
• Die Verzögerungsstufe 87 ist gebildet durch eine Kaskadenverbindung einer gegebenen Anzahl von Invertern (in diesem Fall drei, nämlich 130, 131, 132), die zwischen dem Eingang 92 und dem Ausgang 93 der Stufe 87 angeordnet sind und deren Ausgänge über Kondensatoren 134 geerdet sind.
• Kurz gesagt, arbeitet die Einrichtung 70 von Fig. 6 wie folgt. Anfangs, wenn das Signal VD niedrig ist, ist der Ausgang des Gatters 96b hoch, so daß der Transistor 46 ein- bzw. durchgeschaltet ist, der Knoten 18 ist niedrig, die Detektierstufe 73 ist zurückgesetzt, und das Ausgangssignal 0 ist hoch; gleichzeitig ist auch der Ausgang des Inverters 96a hoch und schaltet den Schalter 122 aus (zusammen mit dem Signal VD); der Transistor 123 ist eingeschaltet und hält die Eingänge 77, 80 auf der Spannung Vcc; der Transistor 35 ist daher ausgeschaltet und die Begrenzerstufe 72 ist gesperrt; der Transistor 120 ist eingeschaltet und hält die Gate-Anschlüsse der Komponenten 38, 39 geerdet, um die Source- bzw. Quellenstufe 71 zu sperren; da der Eingang 88 niedrig ist, sind die Ausgänge des NAND-Gatters 125 und des Inverters 131 hoch und der Ausgang 93 des Inverters 132 ist niedrig; der Schalter 76 ist daher eingeschaltet und liefert das niedrige Signal VD an die Quelleristufe 71, um deren ausgeschalteten Zustand zu bestätigen; zusammen mit dem Signalen 0 und REG an den Eingängen 89, 90 hält der hohe Ausgang des NAND-Gatters 125 den Ausgang des NAND-Gatters 126 niedrig.
• Wenn VD auf hoch umschaltet, bleibt der mit dem Ausgang des Gatters 126 verbundene Eingang des Gatters 125 niedrig und verhindert, daß die Sperrstufe 86 umschaltet; der Schalter 76 bleibt eingeschaltet und liefert das Signal VD an die Source- bzw. Quellenstufe 71, welches zusammen mit der Versorgungsspannung Vcc ansteigt; R1 schaltet auf niedrig, um die Detektierstufe 73 freizugeben, den Transistor 123 abzuschalten, und den Schalter 122 einzuschalten; der Schalter 122 verbindet den Ausgang 93 (niedrig) der Verzögerungsstufe 87 mit den Eingängen 77, 80 der Stufen 71, 72; der Transistor 35 wird durchlässig bzw. eingeschaltet, um die Begrenzerstufe 72 freizugeben, und der Transistor 120 wird abgeschaltet bzw. gesperrt, um die Quellenstufe 71 freizugeben; die Einrichtung 70 funktioniert dann in der gleichen Weise wie die Einrichtung 1, wobei bemerkt sei, daß die Spannung VD dem exakten Verlauf der Versorgungsspannung Vcc folgt. Daher bleibt die Einrichtung 70 anfangs in dem vorher beschriebenen Zustand, solange die Versorgungsspannung Vcc unterhalb ihres ersten Schwellenwerts bleibt; die Referenz- bzw. Bezugsquelle 71 wird dann eingeschaltet und beginnt Strom zu ziehen, so daß die Spannung V2 weniger ansteigt als Vcc; wenn die Spannung V2 einen zweiten Schwellenwert entsprechend dem gewünschten Stetig-Zustands-Wert der Versorgungsspannung Vcc erreicht, schaltet die Detektierstufe 73 um, der Anschluß 18 schaltet auf hoch, und das Signal 0 schaltet auf niedrig.
• Zu diesem Zeitpunkt empfängt das NAND-Gatter 126 ein niedriges Signal am Eingang 89 und schaltet auf hoch, wodurch das NAND-Gatter 125 umgeschaltet wird, das zwei hohe Signale am Eingang empfängt; das Gatter 125 schaltet seinerseits um, um ein niedriges Ausgangssignal vorzusehen und die Inverter 130, 131, 132 kaskadenartig umzuschalten mit einer gegebenen Verzögerung; das Signal am Ausgang 93 der Stufe 87 schaltet auf hoch, schaltet den Schalter 76 aus, der daher das Signal VD am Eingang der Quellenstufe 71 abschaltet, und schaltet den Transistor 35 wiederum aus und den Transistor 120 ein, um die Stufen 71, 72 zu sperren.
• Die Einrichtung 70 ist auch gesperrt, wie oben beschrieben wurde für den Fall, daß das Signal REG auf niedrig schaltet. In der Regulier-Betriebsart, in der die Versorgungsspannung Vcc niedrig ist und den gegebenen Schwellenwert nicht erreichen kann, sieht der niedrige Logikpegel des Signals REG nach einer gegebenen Zeit das Sperren und Abschalten des Verbrauchs durch die Einrichtung 70 vor.
• Dadurch, daß die Einrichtung 70 die gleichen Bezugsquellen-, Pegelbegrenzungs- und Schwellenwertdetektierstufen aufweist, die in Einzelheit mit Bezug auf Fig. 3 beschrieben wurden, sieht die Einrichtung 70 auch die gleichen Vorteile vor hinsichtlich des niedrigen Verbrauchs und der Anpaßbarkeit.
• Es können natürlich Änderungen an der hier beschriebenen und gezeigten Einrichtung vorgenommen werden, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Insbesondere können die individuellen Stufen anders ausgebildet werden, als sie hier beschrieben wurden. Beispielsweise kann die Latch-Stufe 21 in Fig. 3 ersetzt werden durch einen einfachen Puffer wie in Fig. 4 oder durch eine Pegelanpassungsschaltung ähnlich zur Stufe 2. Anstatt der Verwendung von Transistoren 46, 54 können die Detektierstufe 16 oder 73 und die Latch-Stufe 21 zurückgesetzt werden durch Nicht-Abgleich (Nicht-Balance) ihrer Struktur und durch solches Bemessen der Komponenten, daß sie je nach Bedarf zurückgesetzt werden (niedriger Ausgangsknoten 22 in den Fig. 3, 4 und niedriger Knoten 18 in Fig. 6), bevor der gegebene Schwellenwert erreicht ist. In diesem Fall wird vorteilhafterweise ein kapazitives Element, z. B. in Form einer N+ Diffusion, zwischen dem Knoten 18 und Erde (Fig. 6) oder zwischen den Knoten 22 und Erde (Fig. 3 und 4) vorgesehen.

Claims (17)

1. Schwellenwertdetektiereinrichtung (1; V; 70), die folgendes aufweist:

- eine Detektierstufe (16; 73) mit einem ersten Eingang (17; 84), der mit einer überwachten Spannung (Vb; Vcc) versorgt wird, die sich zwischen einem ersten und einem zweiten Wert ändert, einem zweiten Eingang (115; 82), der mit einer Bezugsspannung (V1; V2) versorgt wird, und einem Ausgang (18; 85), welcher ein Logiksignal (LA; 0) liefert, das anzeigt, daß die überwachte Spannung einen vorbestimmten Schwellenwert überschritten hat;

wobei die Detektierstufe (16; 73) folgendes aufweist:

Differenzerzeugungsmittel (40), die zwischen dem ersten Eingang (17; 84) und dem zweiten Eingang (15; 82) angeordnet sind zum Bestimmen einer Differenz zwischen der überwachten Spannung und der Bezugsspannung; und Vergleichsmittel (41, 42) zum Vergleichen der Differenz mit einem ersten vorbestimmten Schwellenwert und zum Erzeugen eines Schwellenwert-Überschreitungssignals (LA, 0), wenn die Differenz den ersten vorbestimmten Schwellenwert übersteigt;

- eine Bezugsquellenstufe (8; 71), die Schwellenwertmittel (38, 39) aufweist mit einem Eingang (7; 75), an dem die überwachte Spannung (Vb; Vcc) anliegt, und mit einem Ausgang (9; 78), der mit dem zweiten Eingang (15; 82) der Detektierstufe (16; 73) verbunden ist und die Bezugsspannung (V1; V2) liefert; wobei die Schwellenwertmittel zwischen einem ersten und einem zweiten Betriebszustand umschalten, wenn die überwachte Spannung einen zweiten vorbestimmten Schwellenwert überschreitet; wobei sich die Bezugsspannung (V1; V2) langsamer ändert als die überwachte Spannung, wenn sich die Schwellenwertmittel (38, 39) in dem zweiten Betriebszustand befinden, dadurch gekennzeichnet, daß die Bezugsspannung (V1; V2) gleich der überwachten Spannung ist, wenn die Schwellenwertmittel (38, 39) in dem ersten Betriebszustand sind,

daß die Schwellenwertmitte (38, 39) eine Stromquelle darstellen, deren Steueranschluß mit der überwachten Spannung versorgt wird, wobei die Stromquelle in dem ersten Betriebszustand ausgeschaltet ist und in dem zweiten Betriebszustand einen mit der überwachten Spannung in Beziehung stehenden Strom erzeugt;

und daß die Differenzerzeugungsmittel (40) zwischen dem ersten und dem zweiten Eingang einen Spannungsabfall vorsehen, der mit dem Strom in Beziehung steht.

2. Einrichtung gemäß Anspruch 1, dadurch gekennzeichnet, daß die Detektierstufe (16; 73) eine Latch- bzw. Kippschaltungs- bzw. Kopplungsschaltung aufweist.

3. Einrichtung gemäß Anspruch 2, dadurch gekennzeichnet, daß die Latch- Schaltung einen ersten Zweig (40, 44) und einen zweiten Zweig (41, 45) aufweist, die jeweils durch ein erstes Schaltelement (40, 41) und ein zweites Schaltelement (44, 45) gebildet sind, die in Reihe miteinander zwischen einer ersten und einer zweiten Leitung geschaltet sind und jeweils einen ersten Zwischenknoten (15, 82) und einen zweiten Zwischenknoten (18) bilden; wobei das erste Schaltelement (40) des ersten Zweigs (40, 44) die Differenzerzeugungsmittel (40) sind; wobei die ersten und zweiten Schaltelemente jeweils einen Steueranschluß darstellen bzw. besitzen; wobei die ersten Schaltelemente (40, 41) der ersten und zweiten Zweige in entgegengesetzter Phase bezüglich der zweiten Schaltelemente (44, 45) der ersten und zweiten Zweige geschaltet sind; und daß die Steueranschlüsse der ersten und zweiten Schaltelemente (40, 44) des ersten Zweigs mit dem zweiten Zwischenknoten (18) verbunden sind und die Steueranschlüsse der ersten und zweiten Schaltelemente (41, 45) des zweiten Zweigs mit dem ersten Zwischenknoten (82) verbunden sind.

4. Einrichtung gemäß Anspruch 3, dadurch gekennzeichnet, daß das erste Schaltelement (40) des ersten Zweigs einen ersten und einen zweiten Anschluß besitzt, die mit dem ersten (17; 84) bzw. dem zweiten (15; 82) Eingang der Detektierstufe (16; 73) verbunden sind; und das die Latch- Schaltung ein drittes Schaltelement (42) aufweist, daß mit dem ersten Schaltelement (41) des zweiten Zweigs parallel geschaltet ist und einen Steueranschluß besitzt, der mit dem Steueranschluß des ersten Schaltelements des zweiten Zweigs verbunden ist; wobei das dritte Schaltelement (42) ein Element mit hoher Stromkapazität bzw. -verträglichkeit ist.

5. Einrichtung gemäß Anspruch 4, dadurch gekennzeichnet, daß das erste Schaltelement (40, 41) der ersten und zweiten Zweige und das dritte Schaltelement (42) MOS-Transistoren von einem ersten Kanaltyp sind; wobei das zweite Schaltelement (44, 45) der ersten und zweiten Zweige MOS-Transistoren eines zweiten Kanaltyps sind; und wobei das dritte Schaltelement (42) einen nativen bzw. eigenständigen Transistor mit hohem Schwellenwert aufweist.

6. Einrichtung gemäß einem der Ansprüche 3-5, dadurch gekennzeichnet, daß die Detektierschaltung (16) Rückstell- bzw. Reset-Mittel (46) aufweist, die mit dem zweiten Zwischenknoten (18) verbunden sind.

7. Einrichtung gemäß Anspruch 6, dadurch gekennzeichnet, daß die Rückstellmittel einen MOS-Transistor (46) aufweisen mit einem ersten Anschluß, der mit dem zweiten Zwischenknoten (18) verbunden ist, einem zweiten Anschluß, der mit einer Referenzpolarität verbunden ist, und einem Steueranschluß, an dem ein Rückstell- bzw. Reset-Signal (R; R1) anliegt, um den zweiten Zwischenknoten in einem vorbestimmten Logikzustand zu bringen.

8. Einrichtung gemäß einem der Ansprüche 1-7, dadurch gekennzeichnet, daß die Schwellenwertmittel (38, 39) der Bezugsquellenstufe (8; 71) mindestens ein Element mit einem hohen Einschaltschwellenwert aufweist.

9. Einrichtung gemäß Anspruch 8, dadurch gekennzeichnet, daß die Schwellenwertmittel (38, 39) eine Speicherzelle (38) aufweisen, mit einem Steueranschluß, der mit dem Eingang (7; 75) der Bezugsquellenstufe (8; 71) verbunden ist; und daß sie einem Kaskodentransistor (39) aufweisen mit einem Steueranschluß, der mit dem Steueranschluß der Speicherzelle verbunden ist und zwischen die Speicherzellen und dem Ausgang (9; 78) der Bezugsquellenstufe geschaltet ist.

10. Einrichtung gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Einrichtung eine Begrenzerstufe (13; 72) aufweist, die mit dem zweiten Eingang (15; 82) der Detektierstufe (16; 73) verbunden ist.

11. Einrichtung gemäß Anspruch 10, dadurch gekennzeichnet, daß die Begrenzerstufe (13; 72) ein viertes Schaltelement (35) aufweist, daß zwischen dem zweiten Eingang (15; 82) der Detektierstufe (16; 73) und eine Bezugspotenzialleitung geschaltet ist.

12. Einrichtung gemäß Anspruch 11, dadurch gekennzeichnet, daß das vierte Schaltelement (35) einen nativen bzw. eigenständigen MOS- Transistor mit hohem Schwellenwert von dem ersten Kanaltyp aufweist.

13. Einrichtung gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die überwachte Spannung eine Verstärkungs- bzw. Boosterspannung (Vb) ist; und daß die Einrichtung eine Pegelanpassungsschaltung (2) aufweist mit einem ersten Eingang (4), an dem die Boosterspannung anliegt, einem zweiten Eingang (3), an dem ein Freigabesignal (DET) anliegt und einem Ausgang (5), der mit der Bezugsquellenstufe verbunden ist.

14. Einrichtung gemäß Anspruch 13, dadurch gekennzeichnet, daß die Aripassungsschaltung (2) eine Verstärkungs- bzw. Boosterschaltung vom Latch- bzw. Kippschaltungstyp ist.

15. Einrichtung gemäß Anspruch 13 oder 14, dadurch gekennzeichnet, daß sie gepulste Rückstell- bzw. Reset-Mittel (60-63) aufweist mit einem Steuereingang (64), der mit der Pegelanpassungsschaltung (2) und mit der Detektierstufe (16) verbunden ist zum Erzeugen von Rückstell- bzw. Reset-Signalen (DET, R) für die Anpassungsschaltung und die Detektierstufe.

16. Einrichtung gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die überwachte Spannung eine Versorgungsspannung (Vcc) ist; und daß die Einrichtung eine Sperrstufe (86) aufweist mit einem ersten Eingang (89), der mit dem Ausgang der Detektierstufe (73) verbunden ist, einem zweiten Eingang (90), der mit einem Steuersignal (REG) versorgt wird, und einem Ausgang (91), der mit der Bezugsquellenstufe (71) verbunden ist; wobei die Sperrstufe an dem Ausgang ein Abschaltsignal erzeugt, das beim Empfangen des Schwellenwertüberschreitungssignals (0) oder des Steuersignals (REG) von einem ersten auf einen zweiten Logikpegel schaltbar ist.

17. Einrichtung gemäß Anspruch 16, dadurch gekennzeichnet, daß die Einrichtung asymmetrische Verzögerungsmittel (87) aufweist, die zwischen die Sperrstufe (86) und die Bezugsquellenstufe (71) geschaltet sind; wobei die asymmetrischen Verzögerungsmittel mit einer ersten Verzögerung umschalten, wenn das Abschaltsignal von dem ersten auf den zweiten Logikpegel umschaltet, und mit einer zweiten Verzögerung umschalten, die geringer ist als die erste Verzögerung, wenn das Abschaltsignal von dem zweiten auf den ersten Logikpegel umschaltet.