JPS60241301A - デジタル信号用デジタルｆｍ検波装置 - Google Patents
デジタル信号用デジタルｆｍ検波装置Info
- Publication number
- JPS60241301A JPS60241301A JP60096835A JP9683585A JPS60241301A JP S60241301 A JPS60241301 A JP S60241301A JP 60096835 A JP60096835 A JP 60096835A JP 9683585 A JP9683585 A JP 9683585A JP S60241301 A JPS60241301 A JP S60241301A
- Authority
- JP
- Japan
- Prior art keywords
- output
- digital
- coupled
- terminal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0035—Digital multipliers and adders used for detection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/005—Analog to digital conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/006—Signal sampling
- H03D2200/0062—Computation of input samples, e.g. successive samples
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/006—Demodulation of angle-, frequency- or phase- modulated oscillations by sampling the oscillations and further processing the samples, e.g. by computing techniques
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Circuits Of Receivers In General (AREA)
- Stereo-Broadcasting Methods (AREA)
- Amplitude Modulation (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は、クロック信号によりクロックされるアナロ
グ−デジタル変換装置によってアナログ信号から導出さ
れる復調されるべきデジタル信号に対するデジタル的９
０度移相装置、すなわちヒルベルト変換器またはクオド
ラチュア信号発生器と、クロック信号の周期に等しい遅
延を生成する遅延素子と、加算器と、乗算器とを備えて
いるデジタルＦＭ検波装置に関するものである。
グ−デジタル変換装置によってアナログ信号から導出さ
れる復調されるべきデジタル信号に対するデジタル的９
０度移相装置、すなわちヒルベルト変換器またはクオド
ラチュア信号発生器と、クロック信号の周期に等しい遅
延を生成する遅延素子と、加算器と、乗算器とを備えて
いるデジタルＦＭ検波装置に関するものである。
［発明の技術的背景］
この種のデジタルＦＭ検波装置は、西ドイツ公開特許公
報Ｄ Ｅ ２８３３３３５号（対応特許英国特許公報Ｇ
Ｂ ２０２７２９７ Ａ号）に記載されている。この
装置によれば、検波はサンプリング信号によって形成さ
れた２個の連続する瞬間的位相値間の差を評価すること
によって行われる。従来の文献において゛′周波数ワー
ド゛′と呼ばれる復調された信号は少なくとも３ビツト
の信号であることに注意する必要がある。Ｉ調されるべ
き２個の連続する瞬間的位相値はヒルベルト（Ｈ１ｌｂ
ｅｒｔ）変換装置によって形成され、さらに処理は、信
号の絶対値を形成する段、しきい値論理装置、極性反転
装置、いくつかの排他的オアゲート、いくつかのパリテ
ィ・チェック回路等を使用して行われる。
報Ｄ Ｅ ２８３３３３５号（対応特許英国特許公報Ｇ
Ｂ ２０２７２９７ Ａ号）に記載されている。この
装置によれば、検波はサンプリング信号によって形成さ
れた２個の連続する瞬間的位相値間の差を評価すること
によって行われる。従来の文献において゛′周波数ワー
ド゛′と呼ばれる復調された信号は少なくとも３ビツト
の信号であることに注意する必要がある。Ｉ調されるべ
き２個の連続する瞬間的位相値はヒルベルト（Ｈ１ｌｂ
ｅｒｔ）変換装置によって形成され、さらに処理は、信
号の絶対値を形成する段、しきい値論理装置、極性反転
装置、いくつかの排他的オアゲート、いくつかのパリテ
ィ・チェック回路等を使用して行われる。
［発明の目的］
この発明の目的は、別のデジタル回路原理に基づいて動
作し、従来の装置において排他的オアゲ−トの形態で存
在していたような論理素子を必要としないもつと簡単な
デジタルＦＭ検波装置を提供することである。さらに、
３ピツトより多い周波数ワードに対する従来の技術の装
置で必要とされていた多重の掛算は省略される（例えば
アナログ−デジタル変換に必要な分解能のための下限で
ある６ピツト周波数ワードに対して、従来の装置では７
個の乗算を必要とし、８ピツト周波数ワードのためには
３１の乗算を必要とする）。
作し、従来の装置において排他的オアゲ−トの形態で存
在していたような論理素子を必要としないもつと簡単な
デジタルＦＭ検波装置を提供することである。さらに、
３ピツトより多い周波数ワードに対する従来の技術の装
置で必要とされていた多重の掛算は省略される（例えば
アナログ−デジタル変換に必要な分解能のための下限で
ある６ピツト周波数ワードに対して、従来の装置では７
個の乗算を必要とし、８ピツト周波数ワードのためには
３１の乗算を必要とする）。
［発明の概要］
上記の目的を達成するために、この発明は形式的にはこ
の発明に近似している西ドイツ公開特許公報Ｄ Ｅ ３
１３８４６４ Ａ １号に記載されているような装置を
利用するが、それは次の点でこの発明の装置とは著しく
異なっている。すなわち、その公報記載の装置において
はデジタル信号は一方では正および負の単位パルスのシ
ーケンスと、また他方では最初に挙げたシーケンスと位
相が９０度異なる類似のパルスシーケンスと混合されな
ければならない。その混合物からヒルベルト変換信号が
生成され、これらの信号はローパスフィルタでろ被され
なければならなず、また、遅延されたヒルベルト変換信
号は他方の遅延されないヒルベルト変換信号と乗算され
なければならない。
の発明に近似している西ドイツ公開特許公報Ｄ Ｅ ３
１３８４６４ Ａ １号に記載されているような装置を
利用するが、それは次の点でこの発明の装置とは著しく
異なっている。すなわち、その公報記載の装置において
はデジタル信号は一方では正および負の単位パルスのシ
ーケンスと、また他方では最初に挙げたシーケンスと位
相が９０度異なる類似のパルスシーケンスと混合されな
ければならない。その混合物からヒルベルト変換信号が
生成され、これらの信号はローパスフィルタでろ被され
なければならなず、また、遅延されたヒルベルト変換信
号は他方の遅延されないヒルベルト変換信号と乗算され
なければならない。
この発明においては、クロック信号によりクロックされ
るアナログ−デジタル変換装置によりアナログ信号から
導出されたデジタル信号は第１の遅延素子および９０度
移相装置の両者に同時に供給される。遅延されたデジタ
ル信号は第２の遅延素子を通って第１の乗算器の第１の
入力に供給されると共にこの乗算器の第２の入力に直接
供給される。同様に９０度移相装置の出力における信号
は第２の乗算器の第１の入力に直接供給されると共に第
３の遅延素子を通ってこの乗算器の第２の入力に供給さ
れる。乗算器の出力信号は加算器において結合されて復
調されたデジタル信号が出力される。。この発明によれ
ば従来の技術において必要であったヒルベルト変換信号
を生成するための多重乗算および信号の混合を避けるこ
とができる。
るアナログ−デジタル変換装置によりアナログ信号から
導出されたデジタル信号は第１の遅延素子および９０度
移相装置の両者に同時に供給される。遅延されたデジタ
ル信号は第２の遅延素子を通って第１の乗算器の第１の
入力に供給されると共にこの乗算器の第２の入力に直接
供給される。同様に９０度移相装置の出力における信号
は第２の乗算器の第１の入力に直接供給されると共に第
３の遅延素子を通ってこの乗算器の第２の入力に供給さ
れる。乗算器の出力信号は加算器において結合されて復
調されたデジタル信号が出力される。。この発明によれ
ば従来の技術において必要であったヒルベルト変換信号
を生成するための多重乗算および信号の混合を避けるこ
とができる。
［発明の実施例］
以下、添附図面を参照に詳細に説明する。
第１図のブロック図に示された一般的な実施例の信号路
中の第１の要素回路はアナログ−デジタル変換装置ａＷ
であり、そのアナログ入力はもちろん周波数変調された
信号ａ１を与えられ、そのクロック入力にはクロック信
号ｆが与えられる。アナログーデジタ４し変換装置ａＷ
の出力信号はデジタル信号Ｘであり、それは一般に並列
デジタル信号として、すなわち多ピットデジタルワード
として与えられる。
中の第１の要素回路はアナログ−デジタル変換装置ａＷ
であり、そのアナログ入力はもちろん周波数変調された
信号ａ１を与えられ、そのクロック入力にはクロック信
号ｆが与えられる。アナログーデジタ４し変換装置ａＷ
の出力信号はデジタル信号Ｘであり、それは一般に並列
デジタル信号として、すなわち多ピットデジタルワード
として与えられる。
デジタル信号Ｘはデジタル的９０度移相装置ハ【および
このデジタル的９０度移相装置ｈｔの遅延に等しい遅延
を与える第１の遅延素子■１に供給される。
このデジタル的９０度移相装置ｈｔの遅延に等しい遅延
を与える第１の遅延素子■１に供給される。
後者はまた゛ヒルベルト変換器°′または“クオドラチ
ュア（ｑｕａｄｒａｔｕｒｅ）信号発生器″とも呼ばれ
る。前記西ドイツ公開特許公報Ｄ Ｅ ３１３８４６４
Ａ １号に記載された装置においてもヒルベルト変換
された信号は位相が９０度異なった二つのパルスシーケ
ンスとデジタル信号との前述のような混合から生成され
る。この発明との相違は、この発明ではデジタル信号×
が混合過程によって影響されることなく、適当に遅延さ
れたデジタル信号Ｘ−として処理されることおよびヒル
ベルト変換された信号ｙが混合によって生成される必要
がないことである。
ュア（ｑｕａｄｒａｔｕｒｅ）信号発生器″とも呼ばれ
る。前記西ドイツ公開特許公報Ｄ Ｅ ３１３８４６４
Ａ １号に記載された装置においてもヒルベルト変換
された信号は位相が９０度異なった二つのパルスシーケ
ンスとデジタル信号との前述のような混合から生成され
る。この発明との相違は、この発明ではデジタル信号×
が混合過程によって影響されることなく、適当に遅延さ
れたデジタル信号Ｘ−として処理されることおよびヒル
ベルト変換された信号ｙが混合によって生成される必要
がないことである。
遅延されたデジタル信号Ｘ′は第２の遅延素子■２を通
って第１の乗算器１の一方の入力に供給される。それに
対応してヒルベルト変換された信号ｙは第３の遅延素子
ｖ３を湧って第２の乗算器１１２の第１の入力に供給さ
れる。２個の遅延素子ｖ２． ｖ３によって生じた遅延
では互いに等しく、クロック信号ｆの周期に等しい。
って第１の乗算器１の一方の入力に供給される。それに
対応してヒルベルト変換された信号ｙは第３の遅延素子
ｖ３を湧って第２の乗算器１１２の第１の入力に供給さ
れる。２個の遅延素子ｖ２． ｖ３によって生じた遅延
では互いに等しく、クロック信号ｆの周期に等しい。
遅延されたデジタル信号Ｘ−はまた直接箱１の乗算器１
の第２の入力に供給され、ヒルベルト変換された信号ｙ
は第２の乗算器Ｉ２の第２の入力に供給される。したが
って、前記西ドイツ公開特許公報Ｄ Ｅ ３１３８４６
４ Ａ １ ＠に記載された装置と異なって信号は２個
の乗算器に交差的に供給されることはない。２個の乗算
器１，１２の出力信号は加算器ａｄで結合されて、その
出力に復調された信号ｄｓが出力される。
の第２の入力に供給され、ヒルベルト変換された信号ｙ
は第２の乗算器Ｉ２の第２の入力に供給される。したが
って、前記西ドイツ公開特許公報Ｄ Ｅ ３１３８４６
４ Ａ １ ＠に記載された装置と異なって信号は２個
の乗算器に交差的に供給されることはない。２個の乗算
器１，１２の出力信号は加算器ａｄで結合されて、その
出力に復調された信号ｄｓが出力される。
第２図の実施例では、９０度移相装置ｈｔおよび第１の
遅延素子ｖ１は奇数次非循環デジタルフィルタｄｆとし
て一つにまとめられており、その２個の出力はそれぞれ
遅延されたデジタル信号Ｘ′およびヒルベルト変換され
た信号ｙを出力する。これら２個の信号の以後の処理は
第１図の場合と同じである。
遅延素子ｖ１は奇数次非循環デジタルフィルタｄｆとし
て一つにまとめられており、その２個の出力はそれぞれ
遅延されたデジタル信号Ｘ′およびヒルベルト変換され
た信号ｙを出力する。これら２個の信号の以後の処理は
第１図の場合と同じである。
第３図は第２図の装置の改良を示し、それはまた第１図
の装置に適用することもできる。改良した点は、加算器
ａｄの出力においてアークサイン関数を有している電子
的メモリｓｐを備え、それによってＩＩＩされた信号ｄ
ｓがこのメモリｓｐの出力に現われることである。その
ようなアークサインメモリ自体は前記西ドイツ特許公報
に記載されている。
の装置に適用することもできる。改良した点は、加算器
ａｄの出力においてアークサイン関数を有している電子
的メモリｓｐを備え、それによってＩＩＩされた信号ｄ
ｓがこのメモリｓｐの出力に現われることである。その
ようなアークサインメモリ自体は前記西ドイツ特許公報
に記載されている。
第４図は第２図・の装置の別の改良を示し、それはまた
第１図およθ第３図の装置に適用することもできる。デ
ジタル信号Ｘは次の要素回路に供給される前にデジタル
的に帯域幅を制限される。すなわちアナログ−デジタル
変換装置ａＷにすぐ続いてデジタルバンドパスフィルタ
ｂｐが配置されている。このバンドパスフィルタｂｐは
周波数変調された情報信号の外側にある障害信号を抑圧
する。この発明の好ましい実施例においてはこのバンド
パスフィルタｂｐはクロック周波数デシメート段を備え
ている。もしもクロック周波数ｆｔ、が整数Ｎによって
ｆｄ−ｆｔ／Ｎにデシメートされるな、らば、バンドパ
スフィルタｂｐの通過帯域はｎｆｄ／２と（ｎ＋１ ）
ｆｄ ／２との間の周波数帯域の一つにある。ここでｎ
は整数であってＯとＮ−１の間にある。
第１図およθ第３図の装置に適用することもできる。デ
ジタル信号Ｘは次の要素回路に供給される前にデジタル
的に帯域幅を制限される。すなわちアナログ−デジタル
変換装置ａＷにすぐ続いてデジタルバンドパスフィルタ
ｂｐが配置されている。このバンドパスフィルタｂｐは
周波数変調された情報信号の外側にある障害信号を抑圧
する。この発明の好ましい実施例においてはこのバンド
パスフィルタｂｐはクロック周波数デシメート段を備え
ている。もしもクロック周波数ｆｔ、が整数Ｎによって
ｆｄ−ｆｔ／Ｎにデシメートされるな、らば、バンドパ
スフィルタｂｐの通過帯域はｎｆｄ／２と（ｎ＋１ ）
ｆｄ ／２との間の周波数帯域の一つにある。ここでｎ
は整数であってＯとＮ−１の間にある。
第３図の装置は、もしもデジタル信号が通常のビデオ信
号の処理には充分なものである約６〜８ビツトであるな
らば回路の量を禁止的に増大することなく構成されるこ
とができる。デジタル信号Ｘに対して約１５ビツトを必
要とする可聴信号の処理のためには集積形態のそのよう
なメモリは現在の半導体技術においては禁ｍ的に高価な
ものとなるようなチップ面積を占めることになるであろ
う。それ故可聴周波数信号のＦＭ検波には現在では第１
．２および４図の実施例のような構成が望ましいもので
ある。
号の処理には充分なものである約６〜８ビツトであるな
らば回路の量を禁止的に増大することなく構成されるこ
とができる。デジタル信号Ｘに対して約１５ビツトを必
要とする可聴信号の処理のためには集積形態のそのよう
なメモリは現在の半導体技術においては禁ｍ的に高価な
ものとなるようなチップ面積を占めることになるであろ
う。それ故可聴周波数信号のＦＭ検波には現在では第１
．２および４図の実施例のような構成が望ましいもので
ある。
アナログ周波数検出において普通に行われているように
、復調されるべきアナログ信号ａ１は周波数変調された
信号に重畳された振幅変調を抑圧するためにアナログ−
デジタル変換装置ａＷに先行して振幅が制限されること
が必要とされる。これが不可能な場合、或いは適当でな
い場合には、制限作用もまたデジタル側で、例えばアナ
ログ−デジタル変換装置ａＷの出力側に配置したデジタ
ル振幅制限装置により、或いは復調された出力信号ｄｓ
が供給される振幅補正段により行われることができる。
、復調されるべきアナログ信号ａ１は周波数変調された
信号に重畳された振幅変調を抑圧するためにアナログ−
デジタル変換装置ａＷに先行して振幅が制限されること
が必要とされる。これが不可能な場合、或いは適当でな
い場合には、制限作用もまたデジタル側で、例えばアナ
ログ−デジタル変換装置ａＷの出力側に配置したデジタ
ル振幅制限装置により、或いは復調された出力信号ｄｓ
が供給される振幅補正段により行われることができる。
アナログまたはデジタル側における自動利得制御も可能
である。
である。
この発明は集積回路として、或いはその一部として構成
することが容易に可能である。そのような構成において
は、第２図に示した実施例のものが特に有利である。何
故ならば、その実施例および第３図および第４図に記載
されたその改良実施例において使用されている奇数次非
循環デジタルフィルタｄｆは次のような好ましい性質を
有している。グループ遅延はクロック信号ｆの周期の整
数倍であり、パルスレスポンスは非対称である。一つお
きのパルスレスポンスはゼロであり、入力信号と出力信
号との間の位相差は正確に９０度である。
することが容易に可能である。そのような構成において
は、第２図に示した実施例のものが特に有利である。何
故ならば、その実施例および第３図および第４図に記載
されたその改良実施例において使用されている奇数次非
循環デジタルフィルタｄｆは次のような好ましい性質を
有している。グループ遅延はクロック信号ｆの周期の整
数倍であり、パルスレスポンスは非対称である。一つお
きのパルスレスポンスはゼロであり、入力信号と出力信
号との間の位相差は正確に９０度である。
例えばＦＭビデオ信号用デジタル周波数検波器として設
計サレ、０．０８乃至０．４２ｆｔ（ｆｔ −１７，８
ＭＨｚにおいて、これハ１．４２乃至７．４８ＭＨ２に
対応する）の帯域幅を有するこの種の１５次フィルタは
使用帯域において１％以下の振幅変化を有し、フィルタ
自身は９個の加算および４個の減算が必要であるに過ぎ
ない。
計サレ、０．０８乃至０．４２ｆｔ（ｆｔ −１７，８
ＭＨｚにおいて、これハ１．４２乃至７．４８ＭＨ２に
対応する）の帯域幅を有するこの種の１５次フィルタは
使用帯域において１％以下の振幅変化を有し、フィルタ
自身は９個の加算および４個の減算が必要であるに過ぎ
ない。
そのためそれは半導体チップの面積も比較的少なくてす
む。
む。
第１図は、この発明の一般的な実施例のブロック図であ
り、第２図は、この発明の別の好ましい実施例のブロッ
ク図であり、第３図は、第２図の装置を改良した実施例
のブロック図であり、第４図は、第２図の装置の別の改
良実施例のブロック図である。 ａＷ・・・アナログ−デジタル変換装置、ｖｌ、 ｖ２
． ｖ３・・・遅延素子、１１．０１２・・・乗算器、
ａｄ・・・加算器、ｈｔ・・・９０度移相装置、ｄｆ・
・・奇数次非循環デジタルフィルタ、ｓｐ・・・電子的
メモリ。 出願人代理人 弁理士 鈴江武彦
り、第２図は、この発明の別の好ましい実施例のブロッ
ク図であり、第３図は、第２図の装置を改良した実施例
のブロック図であり、第４図は、第２図の装置の別の改
良実施例のブロック図である。 ａＷ・・・アナログ−デジタル変換装置、ｖｌ、 ｖ２
． ｖ３・・・遅延素子、１１．０１２・・・乗算器、
ａｄ・・・加算器、ｈｔ・・・９０度移相装置、ｄｆ・
・・奇数次非循環デジタルフィルタ、ｓｐ・・・電子的
メモリ。 出願人代理人 弁理士 鈴江武彦
Claims (1)
- 【特許請求の範囲】 （１）ＦＭアナログ信号を受信し、それからデジタル信
号を導出し、出力が第１の端子に結合されているアナロ
グ−デジタル変換装置と、前記第１の端子に結合されて
いる入力端子を有するデジタル的９０度移相装置と、 入力端子が前記第１の端子に結合され、前記デジタル的
９０度移相装置の遅延に等しい遅延を生成する第１の遅
延素子と、 第１の遅延素子の出力に結合され、予め定められた遅延
を生成する第２の遅延素子と、第・１の入力が前記第１
の遅延素子の出力に結合され、第２の入力が前記第２の
遅延素子の出力に結合され、さらに出力を具備している
Ｎ１の乗算器と、 前記デジタル的９０度移相装置の出力に結合され、前記
予め定められた遅延を生成する第３の遅延素子と、 第１の入力が前記デジタル的９０度移相装置の出力に結
合され、第２の入力が前記第３の遅延素子の出力に結合
され、さらに出力を具備している第２の乗算器と、 第１の入力が前記第１の乗算器の出力に結合され、第２
の入力が前記第２の乗算器の出力に結合され、出力が出
力端子に結合されている加算器とを具備していることを
特徴とするデジタルＦＭ検波装置。 （２）入力が前記加算器の出力に結合され、出力が前記
出力端子に結合されているメモリを具備し、そのメモリ
は前記加算器の出力と前記出力端子との間に挿入され、
アーク・サイン関数を含んでおり、前記加算器の出力に
応答して前記出力端子に復調されたデジタル信号を形成
する特許請求の範囲第１項記載のデジタルＦＭ検波装置
。 （３）デジタル信号を通過させ、障害成分を抑圧するデ
ジタルバンドパスフィルタが設けられ、このデジタルバ
ンドパスフィルタは前記アナログ−デジタル変換装置の
出力と前記第１の端子との間に挿入されている特許請求
の範囲第１項または第２項記載のデジタルＦＭ検波装置
。 （４）前記ンナログーデジタル変換装置は第１のクロッ
ク周波数の信号によりクロックされ、前記バンドパスフ
ィルタはクロック周波数を整数でデシメートする段を備
えている特許請求の範囲第３項記載のデジタルＦＭ検波
装置。 （５）ＦＭアナログ信号を受信し、それからデジタル信
号を導出し、出力が第１の端子に結合されているアナロ
グ−デジタル変換装置と、前記第１の端子に結合された
入力端子を有する奇数次非循環デジタルフィルタと、 前記デジタルフィルタの出力に結合され、予め定められ
ル遅延を生成する第２の遅延素子と、第１の入力が前記
デジタルフィルタの出力に結合され、第２の入力が前記
第′２の遅延素子の出力に結合され、さらに出力を具備
している第１の乗算器と、 前記デジタルフィルタの出力に結合され、前記予め定め
られた遅延を生成する第３の遅延素子と、第１の入力が
前記デジタルフィルタの出力に結合され、第２の入力が
前記第３．α遅延素子の出力に結合され、さらに出力を
具備している第２の乗算器と、 第１の入力が前記第１の乗算器の出力に結合され、第２
の入力が前記第２の乗算器の出力に結合され、出力が出
力端子に結合されている加算器とを具備していることを
特徴とするデジタルＦＭ検波装置。 （６）入力が前記加算器の出力に結合され、出力が前記
出力端子に結合されているメモリを具備し、そのメモリ
は前記加算器の出力と前記出力端子との間に挿入され、
アーク・サイン関数を含んでおり、前記加算器の出力に
応答して前記出力端子に復調されたデジタル信号を形成
する特許請求の範囲第５項記載のデジタルＦＭ検波装置
。 （７）デジタル信号を通過させく障害成分を抑圧するデ
ジタルバンドパスフィルタが設けられ、このデジタルバ
ンドパスフィルタは前記アナログ−デジタル変換装置の
出力と前記第１の端子との間に挿入されている特許請求
の範囲第５項または第６項記載のデジタルＦＭ検波装置
。 （８）前記アナログ−デジタル変換装置は第１のクロッ
ク周波数の信号によりクロックされ、前記バンドパスフ
ィルタはクロック周波数を整数でデシメートする段を備
えている特許請求の範囲第７項記載のデジタルＦＭ検波
装置。 （９）アナログＦＭ信号を表わすデジタル信号で動作す
るデジタルＦＭ検波装置において、前記デジタル信号を
受信する第１の端子波、前記第１の端子に結合されてい
る入力端子を有するデジタル的９０度移相装置と、 入力端子が前記第１の端子に結合され、前記デジタル的
９０度移相装置の遅延に等しい遅延を生成する第１の遅
延素子と、 第１の遅延素子の出力に結合され、予め定められた遅延
を生成する第２の遅延素子と、第１の入力が前記第１の
遅延素子の出力に結合され、第２の入力が前記第２の遅
延素子の出力に結合され、ざらに出力を具備している第
１の乗算器と、 前記デジタル的９０度移相装置の出力に結合され、前記
予め定められた遅延を生成する第３の遅延素子と、 第１の入力が前記デジタル的９０度移相装置の出力に結
合され、第２の入力が前記第３の遅延素子の出力に結合
され、さらに出力を具備している第２の乗算器と、 第１の入力が前記第１の乗算器の出力に結合され、第２
の入力が前記第２の乗算器の出力に結合され、出力が出
力端子に結合されている加算器とを具備していることを
特徴とするデジタルＦＭ検波装置。 く１０）入力が前記加算器の出力に結合ｔされ、出力が
前記出力端子に結合されているメモリを具備し、そのメ
モリは前記加算器の出力と前記出力端子との間に挿入さ
れ、アーク・サイン関数を含んでおり、前記加算器の出
力に応答して前記出力端子に復調されたデジタル信号を
特徴する特許の範囲第９項記載のデジタルＦＭ検波装置
。 （１１）デジタル信号を通過させ、障害成分を抑圧する
デジタルバンドパスフィルタが設けられ、このデジタル
バンドパスフィルタは前記アナログ−デジタル変換装置
の出力と前記第１の端子との間に挿入されている特許請
求の範囲第９項または第１０項記載のデジタルＦＭ検波
装置。 （１２）前記アナログ−デジタル変換装置は第１のり０
７９周波数の信号によりクロックされ、前記バンドパス
フィルタはクロック周波数を整数でデシメートする段を
備えている特許請求の範囲第１１項記載のデジタルＦＭ
検波装置。 （１３）アナログＦＭ信号を表わすデジタル信号で動作
するデジタルＦＭ検波装置において、前記デジタル信号
を受信する第１の端子と、前記第１の端子に結合された
入力端子を有する命数次非循環デジタルフィルタと、 前記デジタルフィルタの出力に結合され、予め定められ
た遅延を生成する第２の遅延素子と、第１の入力が前記
デジタルフィルタの出力に結合され、第２の入力が前記
第２の遅延素子の出力に結合され、ざらに出方を具備し
ている第１の乗算器と、 前記デジタルフィルタの出力に結合され、前記予め定め
られた遅延を生成する第３の遅延素子と、第１の入力が
前記デジタルフィルタの出力に結合され、第２の入力が
前記第３の遅延素子の出力に結合され、さらに出力を具
備している第２の乗算器と、 第１の入力が前記第１の乗算器の出力に結合され、第２
の入力が前記第２の乗算器の出力に結合され、出力が出
力端子に結合されている加算器とを具備していることを
特徴とするデジタルＦＭ検波装置。 （１４）入力が前記加算器の出力に結合され、出力が前
記出力端子に結合されているメモリを具備し、そのメモ
リは前記加算器の出力と前記出力端子との間に挿入され
、アーク・サイン関数を含んでおり、前記加算器の出力
に応答して前記出力端子に復調されたデジタル信号を形
成する特許請求の範囲第１３項記載のデジタルＦＭ検波
装置。 （１５）デジタル信号を通過させ、障害成分を抑圧する
デジタルバンドパスフィルタが設けられ、このデジタル
バンドパスフィルタは前記アナログ−デジタル変換装置
の出力と前記第１の端子との間に挿入されている特許請
求の範囲第１３項または第１４項記載のデジタルＦＭ検
波装置。 （１６）前記アナログ−デジタル変換装置は第１のクロ
ック周波数の信号によりクロックされ、前記バンドパス
フィルタはクロック周波数を整数でデシメートする段を
備えている特許請求の範囲第１５項記載のデジタルＦＭ
検波装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP84105478A EP0161325A1 (de) | 1984-05-15 | 1984-05-15 | Digitaler Frequenz-Demodulator für ein Digitalsignal |
| EP84105478.6 | 1984-05-15 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60241301A true JPS60241301A (ja) | 1985-11-30 |
Family
ID=8191943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60096835A Pending JPS60241301A (ja) | 1984-05-15 | 1985-05-09 | デジタル信号用デジタルｆｍ検波装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4634989A (ja) |
| EP (1) | EP0161325A1 (ja) |
| JP (1) | JPS60241301A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62140587A (ja) * | 1985-12-13 | 1987-06-24 | Pioneer Electronic Corp | 映像信号再生装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3579919D1 (de) * | 1985-07-27 | 1990-10-31 | Itt Ind Gmbh Deutsche | Frequenzdemodulationsschaltung mit nulldurchgangszaehlung. |
| US4779054A (en) * | 1987-08-17 | 1988-10-18 | General Electric Company | Digital inphase/quadrature product detector |
| US6621860B1 (en) * | 1999-02-08 | 2003-09-16 | Advantest Corp | Apparatus for and method of measuring a jitter |
| US6546237B1 (en) | 1999-08-31 | 2003-04-08 | Lucent Technologies Inc. | Differential FM detector for radio receivers |
| DE10039666B4 (de) * | 2000-08-14 | 2011-08-11 | Rohde & Schwarz GmbH & Co. KG, 81671 | Verfahren und Vorrichtung zur Abschätzung der Frequenz und/oder der Phase eines digitalen Signals |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2833335A1 (de) * | 1978-07-29 | 1980-03-06 | Licentia Gmbh | Digitaler frequenzdiskriminator |
| DE3007907A1 (de) * | 1980-03-01 | 1981-09-17 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Digitaler empfaenger |
| US4416016A (en) * | 1981-06-11 | 1983-11-15 | Bell Telephone Laboratories, Incorporated | Differential phase shift keyed receiver |
| EP0080014B1 (de) * | 1981-09-26 | 1986-12-30 | Robert Bosch Gmbh | Digitaler Demodulator frequenzmodulierter Signale |
| NL8302423A (nl) * | 1983-07-07 | 1985-02-01 | Philips Nv | F.m. demodulatieschakeling. |
-
1984
- 1984-05-15 EP EP84105478A patent/EP0161325A1/de not_active Withdrawn
-
1985
- 1985-05-06 US US06/731,130 patent/US4634989A/en not_active Expired - Fee Related
- 1985-05-09 JP JP60096835A patent/JPS60241301A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62140587A (ja) * | 1985-12-13 | 1987-06-24 | Pioneer Electronic Corp | 映像信号再生装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4634989A (en) | 1987-01-06 |
| EP0161325A1 (de) | 1985-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0129469B2 (ja) | ||
| US5052050A (en) | Direct conversion FM receiver | |
| JPS6253088B2 (ja) | ||
| JPS6336603A (ja) | ゼロ交差カウンタを備えた周波数復調回路 | |
| CN113055102A (zh) | 用于超高频局部放电检测的接收机及方法 | |
| JP2918578B2 (ja) | デジタル復調器 | |
| JPS60241301A (ja) | デジタル信号用デジタルｆｍ検波装置 | |
| RU2119240C1 (ru) | Способ и устройство восстановления частнотно-модулированного сигнала | |
| JPS5870606A (ja) | Ｆｍ信号のデジタル復調器 | |
| JPS6189702A (ja) | 周波数倍増装置 | |
| JPH03104481A (ja) | ビデオカメラにおけるインターポレーションを利用した画質改善回路 | |
| JPS59158684A (ja) | 映像信号記録再生装置 | |
| US4584533A (en) | Non-coherent BPSK demodulator | |
| US5596323A (en) | Method and arrangement for analogue-digital converters | |
| US5204635A (en) | Digital fm demodulator utilizing uncorrelated clock reference signals | |
| US6563887B1 (en) | Direct conversion receiver for frequency-shift keying modulated signals | |
| JPH0528019B2 (ja) | ||
| JPH07106927A (ja) | デューティ補正回路 | |
| SU1172062A1 (ru) | Когерентный приемник сигналов фазовой телеграфии | |
| JPH1127051A (ja) | Ｆｍ復調回路 | |
| JPH02194708A (ja) | 振幅復調回路 | |
| JPH0241012A (ja) | アナログ信号遅延回路 | |
| JPS62274960A (ja) | 誤差検出回路 | |
| JPS63155907A (ja) | パルスカウントｆｍ復調回路 | |
| JPS6336643A (ja) | 復調回路 |