JPS62119937A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62119937A JPS62119937A JP25995185A JP25995185A JPS62119937A JP S62119937 A JPS62119937 A JP S62119937A JP 25995185 A JP25995185 A JP 25995185A JP 25995185 A JP25995185 A JP 25995185A JP S62119937 A JPS62119937 A JP S62119937A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- region
- parallel
- unused
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にマスクスライス方式の
半導体装置に関する。
半導体装置に関する。
し従来の技術〕
従来、マスクスライス方式の半導体装置では、トランジ
スタ領域及び抵抗領域等を規則的に配置したウェーハを
予め多数用意しておき、品種展開の種類、所要個数に応
じてウェーハを分割して使用していた。従って、同じロ
フトのウェーハが多数の品種展開に使用される事が多く
、ウニ、−ハの特性に起因する不良があった場合、同じ
ロットのウェーハを使用した品種がすべて不良となる場
合があった。
スタ領域及び抵抗領域等を規則的に配置したウェーハを
予め多数用意しておき、品種展開の種類、所要個数に応
じてウェーハを分割して使用していた。従って、同じロ
フトのウェーハが多数の品種展開に使用される事が多く
、ウニ、−ハの特性に起因する不良があった場合、同じ
ロットのウェーハを使用した品種がすべて不良となる場
合があった。
そこで、１品種のみ先行して配線工程を終了させ、先行
した１品種の良否判別試験の結果によって、ウェーハの
良否を判別する方法、及び配線工程の最初の段階でウェ
ーハの良否を判別すべく、チップ内の配線領域以外の箇
所にチェック用トランジスタを配置し、そのチェック用
トランジスタの特性を測定する方法があった。
した１品種の良否判別試験の結果によって、ウェーハの
良否を判別する方法、及び配線工程の最初の段階でウェ
ーハの良否を判別すべく、チップ内の配線領域以外の箇
所にチェック用トランジスタを配置し、そのチェック用
トランジスタの特性を測定する方法があった。
上述した従来の半導体装置は、上記した前者の方法では
後続の品種の工期が遅くなるという問題点があり、後者
の方法では数十個のトランジスタを使用するチップでは
、そのうち１個のトランジスタが不良であってもチップ
は不良となるが、不良のトランジスタと同じ不良現象が
チェック用トランジスタに発生する確率は極めて小さく
、よってチェック用トランジスタが良品であっても、チ
ップが不良となる場合が多く、ウェーハの良否の判別が
不正確になるという問題点がある。
後続の品種の工期が遅くなるという問題点があり、後者
の方法では数十個のトランジスタを使用するチップでは
、そのうち１個のトランジスタが不良であってもチップ
は不良となるが、不良のトランジスタと同じ不良現象が
チェック用トランジスタに発生する確率は極めて小さく
、よってチェック用トランジスタが良品であっても、チ
ップが不良となる場合が多く、ウェーハの良否の判別が
不正確になるという問題点がある。
本発明の目的は、後続の品種の工期を短縮できかつウェ
ーハの良否判別の精度を向上できる半導体装置を提供す
ることにある。
ーハの良否判別の精度を向上できる半導体装置を提供す
ることにある。
本発明の半導体装置は、一定規則にしたがって配置され
るトランジスタ群と、該トランジスタ群のうち所要の複
数のトランジスタを目的ごとに接続する第１の配線層と
、前記トランジスタ群のうち使用されていないトランス
タすべてを並列に接続する第２の配線層とを含んで構成
される。
るトランジスタ群と、該トランジスタ群のうち所要の複
数のトランジスタを目的ごとに接続する第１の配線層と
、前記トランジスタ群のうち使用されていないトランス
タすべてを並列に接続する第２の配線層とを含んで構成
される。
次に本発明の実施例について図面を参照して説明する。
第１図は本発０．Ｈの一実施例のレイアウト図である。
第１図に示す半導体装置は、マスクスライス半導体装置
の一部であり、使用トランジスタの領域１が論理回路で
領域２が未使用のトランジスタの部分である。使用トラ
ンジスタの領域１に配置されるトランジスタＴ＾はそれ
ぞれ所定の配線が施され、未使用トランジスタの領域２
に配置されるトランジスタＴｆ１はすべて並列に配線さ
れパッド２１．２２．２３に接続される。
の一部であり、使用トランジスタの領域１が論理回路で
領域２が未使用のトランジスタの部分である。使用トラ
ンジスタの領域１に配置されるトランジスタＴ＾はそれ
ぞれ所定の配線が施され、未使用トランジスタの領域２
に配置されるトランジスタＴｆ１はすべて並列に配線さ
れパッド２１．２２．２３に接続される。
このように配線することにより、パッド２１゜２２．２
３を試験端子として多数のトランジスタＴ８を一括して
テストできる。
３を試験端子として多数のトランジスタＴ８を一括して
テストできる。
数十個のトランジスタを使用するマスクスライス半導体
装置では、トランジスタの使用率が９０％であったとし
ても、残り数百個のトランジスタを並列接続しウェーハ
良否判定用として使用できる事になる。
装置では、トランジスタの使用率が９０％であったとし
ても、残り数百個のトランジスタを並列接続しウェーハ
良否判定用として使用できる事になる。
以上説明したように本発明゛の半導体装置は、マスクス
ライス方式の半導体装置において、品種展開を行う際に
余ったトランジスタ同志を並列に多数接続したトランジ
スタ群の特性を、配線工程の最初の段階で測定すること
により、後続の品種の工期を遅延することなくかつ従来
の１個のチェック用トランジスタを測定するのに比較し
て、数百個のトランジスタを一括測定できるので、ウェ
ーハ良否判定の精度を向上できるという効果がある。
ライス方式の半導体装置において、品種展開を行う際に
余ったトランジスタ同志を並列に多数接続したトランジ
スタ群の特性を、配線工程の最初の段階で測定すること
により、後続の品種の工期を遅延することなくかつ従来
の１個のチェック用トランジスタを測定するのに比較し
て、数百個のトランジスタを一括測定できるので、ウェ
ーハ良否判定の精度を向上できるという効果がある。
第１図は本発明の一実施例のレイアウト図である。
１・・・・・・使用トランジスタの領域、２・・・・・
・未使用トランジスタの領域、２１，２２．２３・・・
・・・パッド、ＴＡ 、 Ｔ Ｂ・・・・・・トランジ
スタ。 第 １ 回
・未使用トランジスタの領域、２１，２２．２３・・・
・・・パッド、ＴＡ 、 Ｔ Ｂ・・・・・・トランジ
スタ。 第 １ 回
Claims (1)
- 一定規則にしたがって配置されるトランジスタ群と、該
トランジスタ群のうち所要の複数のトランジスタを目的
ごとに接続する第１の配線層と、前記トランジスタ群の
うち使用されていないトランジスタすべてを並列に接続
する第２の配線層とを含むことを特徴とする半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25995185A JPS62119937A (ja) | 1985-11-19 | 1985-11-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25995185A JPS62119937A (ja) | 1985-11-19 | 1985-11-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62119937A true JPS62119937A (ja) | 1987-06-01 |
Family
ID=17341184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25995185A Pending JPS62119937A (ja) | 1985-11-19 | 1985-11-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62119937A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5120259A (ja) * | 1974-07-26 | 1976-02-18 | Dainippon Printing Co Ltd | Purasuchitsukurenzunoseizoho |
| JPS58111763A (ja) * | 1981-12-25 | 1983-07-02 | Fujitsu Ltd | トランジスタ試験回路 |
| JPS59217340A (ja) * | 1983-05-25 | 1984-12-07 | Nec Corp | マスタ−スライス半導体集積回路装置 |
-
1985
- 1985-11-19 JP JP25995185A patent/JPS62119937A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5120259A (ja) * | 1974-07-26 | 1976-02-18 | Dainippon Printing Co Ltd | Purasuchitsukurenzunoseizoho |
| JPS58111763A (ja) * | 1981-12-25 | 1983-07-02 | Fujitsu Ltd | トランジスタ試験回路 |
| JPS59217340A (ja) * | 1983-05-25 | 1984-12-07 | Nec Corp | マスタ−スライス半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0834124B1 (en) | Parallel testing of cpu cache and instruction units | |
| CN101561474B (zh) | 可动态变更测试流程的测试方法 | |
| JPH07176575A (ja) | 半導体装置の検査方法及び検査装置 | |
| JPS62119937A (ja) | 半導体装置 | |
| JPH03214638A (ja) | 半導体ウェハ | |
| JPH11219997A (ja) | 電子デバイス検査システム及び電子デバイスの製造方法 | |
| KR20010090459A (ko) | 반도체 기판내의 전자 회로 구조 제조 및 검사 방법 | |
| JPS6111465B2 (ja) | ||
| JPS62145764A (ja) | 半導体集積回路 | |
| JPH02307266A (ja) | 半導体集積回路装置 | |
| CN115101509B (zh) | 晶圆结构及芯片良率检测方法 | |
| JPH0689932A (ja) | パワーｍｏｓｆｅｔのバーンイン装置 | |
| CN118098331A (zh) | 晶圆的测试方法 | |
| JP2924047B2 (ja) | マスタースライス方式半導体集積回路装置の評価方法 | |
| JP2003273172A (ja) | マーキング方法 | |
| CN117238787A (zh) | 一种降低wat误测的方法 | |
| KR0177987B1 (ko) | 복수 개의 반도체 칩 테스트 방법 | |
| JPS58176966A (ja) | 集積回路装置 | |
| JPH0344949A (ja) | ウェハテスト方法 | |
| JPH05136243A (ja) | エージング等テスト用パターンを付加した半導体ウエハー | |
| JPS6222448A (ja) | Ｉｃの形成されたウエ−ハ | |
| JPH02162748A (ja) | 半導体装置の製造方法 | |
| JPH02106945A (ja) | 半導体集積回路の製造方法 | |
| JPS5935441A (ja) | プロ−バ装置 | |
| JPS604234A (ja) | 集積回路装置 |