JP2003273172A - マーキング方法 - Google Patents
マーキング方法Info
- Publication number
- JP2003273172A JP2003273172A JP2002075654A JP2002075654A JP2003273172A JP 2003273172 A JP2003273172 A JP 2003273172A JP 2002075654 A JP2002075654 A JP 2002075654A JP 2002075654 A JP2002075654 A JP 2002075654A JP 2003273172 A JP2003273172 A JP 2003273172A
- Authority
- JP
- Japan
- Prior art keywords
- marking
- chip
- defective
- wafer
- product
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 ウエハ上のＩＣチップの電気的特性検査の合
否マークにおいて、マーキングミスして、不良品を良品
として取り扱う事がないようにする。 【解決手段】 ウエハ上に作成されたＩＣチップの電気
的検査を行い、良品と判断されたＩＣチップに動作上不
具合をもたらさないあらかじめ決められた場所にマーキ
ングをする方法。
否マークにおいて、マーキングミスして、不良品を良品
として取り扱う事がないようにする。 【解決手段】 ウエハ上に作成されたＩＣチップの電気
的検査を行い、良品と判断されたＩＣチップに動作上不
具合をもたらさないあらかじめ決められた場所にマーキ
ングをする方法。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体ＩＣチップの検査
結果に基づいて、ＩＣチップにおける良品と不良品を区
別するためマーキングする方法に関する。 【０００２】 【従来の技術】ウエハ上に作成された複数のＩＣチップ
の電気的特性試験を行う検査工程において、不良品と判
断されたＩＣチップ上にインクを用いてマーキングを行
い、良品と区別している。 【０００３】 【発明が解決しようとする課題】不良品にマーキングを
行う場合、次のような問題がある。例えばマーキング装
置が何らかの故障によりマーキングを正常に行わなかっ
た場合や、マーキング装置のインクカートリッジの取り
付けミスや充填ミスによりマーキングがされなかった場
合は、不良品にもかかわらず次工程では良品と判断され
てしまう。その後良品と同様にパッケージされる場合
は、最終検査で不良品と判断されれば良いが、最悪の場
合市場に流れる恐れがある。 【０００４】 【課題を解決するための手段】本発明の特徴は半導体Ｉ
Ｃの電気特性検査の結果、良品と判断されたＩＣチップ
に良品マーキングを行えば、マーキングされていないＩ
Ｃチップは不良品と見なされ、上記のような問題が解決
される。また良品マーキングはＩＣチップの動作に影響
をもたらさない予め決められた場所にマーキングを行
う。 【０００５】 【発明の実施の形態】本発明を図１に基づいて説明す
る。ウエハ１には、複数のＩＣチップ４が形成されてい
る。それらのＩＣチップ４は、最終的な電気的特性が得
られる状態で、電気的特性の点では、ほぼ完成品に近い
状態である。ウエハ１の状態の各ＩＣチップ４は、図示
しないＩＣテスタにて電気的特性試験を受ける。この電
気的特性試験により、各ＩＣチップ４は良品と不良品と
に選別される。ＩＣチップ４には、マーキングしても電
気的特性等に悪影響をもたらさない領域、つまりＩＣチ
ップ４の動作に影響しない場所３が必ずあり、その位置
に、ＩＣチップ４の電気的特性試験に合格した良品に、
合格／良品のマークをマーキングする。 【０００６】ウエハ１の各ＩＣチップ４の合格品にマー
キングすることにより、万が一、マーキングミスして
も、不合格品を合格品として後の工程において、取り扱
うことがなくなる。このマーキングは、合格品にマーク
することになるので、電気的動作に不具合をもたらさな
いあらかじめ決められた場所にマーキングを行う。 【０００７】 【発明の効果】マーキングミスによる不良品が市場に流
れず、不良品による顧客からのクレームが減少する。ま
た不良品が良品判定されないので、次工程に進まずコス
ト削減にもなる。
結果に基づいて、ＩＣチップにおける良品と不良品を区
別するためマーキングする方法に関する。 【０００２】 【従来の技術】ウエハ上に作成された複数のＩＣチップ
の電気的特性試験を行う検査工程において、不良品と判
断されたＩＣチップ上にインクを用いてマーキングを行
い、良品と区別している。 【０００３】 【発明が解決しようとする課題】不良品にマーキングを
行う場合、次のような問題がある。例えばマーキング装
置が何らかの故障によりマーキングを正常に行わなかっ
た場合や、マーキング装置のインクカートリッジの取り
付けミスや充填ミスによりマーキングがされなかった場
合は、不良品にもかかわらず次工程では良品と判断され
てしまう。その後良品と同様にパッケージされる場合
は、最終検査で不良品と判断されれば良いが、最悪の場
合市場に流れる恐れがある。 【０００４】 【課題を解決するための手段】本発明の特徴は半導体Ｉ
Ｃの電気特性検査の結果、良品と判断されたＩＣチップ
に良品マーキングを行えば、マーキングされていないＩ
Ｃチップは不良品と見なされ、上記のような問題が解決
される。また良品マーキングはＩＣチップの動作に影響
をもたらさない予め決められた場所にマーキングを行
う。 【０００５】 【発明の実施の形態】本発明を図１に基づいて説明す
る。ウエハ１には、複数のＩＣチップ４が形成されてい
る。それらのＩＣチップ４は、最終的な電気的特性が得
られる状態で、電気的特性の点では、ほぼ完成品に近い
状態である。ウエハ１の状態の各ＩＣチップ４は、図示
しないＩＣテスタにて電気的特性試験を受ける。この電
気的特性試験により、各ＩＣチップ４は良品と不良品と
に選別される。ＩＣチップ４には、マーキングしても電
気的特性等に悪影響をもたらさない領域、つまりＩＣチ
ップ４の動作に影響しない場所３が必ずあり、その位置
に、ＩＣチップ４の電気的特性試験に合格した良品に、
合格／良品のマークをマーキングする。 【０００６】ウエハ１の各ＩＣチップ４の合格品にマー
キングすることにより、万が一、マーキングミスして
も、不合格品を合格品として後の工程において、取り扱
うことがなくなる。このマーキングは、合格品にマーク
することになるので、電気的動作に不具合をもたらさな
いあらかじめ決められた場所にマーキングを行う。 【０００７】 【発明の効果】マーキングミスによる不良品が市場に流
れず、不良品による顧客からのクレームが減少する。ま
た不良品が良品判定されないので、次工程に進まずコス
ト削減にもなる。
【図面の簡単な説明】
【図１】図１は本発明でマーキングを行ったときのウエ
ハの平面図である。 【符号の説明】 １ ウエハ ２ 良品マーキング ３ ＩＣチップの動作に影響しない場所 ４ ＩＣチップ
ハの平面図である。 【符号の説明】 １ ウエハ ２ 良品マーキング ３ ＩＣチップの動作に影響しない場所 ４ ＩＣチップ
Claims (1)
- 【特許請求の範囲】 【請求項１】 ウエハ上に作成された複数のＩＣチップ
の電気的特性を検査し、前記検査において良品と判断さ
れた前記ＩＣチップのみに電気的動作上、影響のない予
め決められた場所にマーキングをすることを特徴とする
マーキング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002075654A JP2003273172A (ja) | 2002-03-19 | 2002-03-19 | マーキング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002075654A JP2003273172A (ja) | 2002-03-19 | 2002-03-19 | マーキング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003273172A true JP2003273172A (ja) | 2003-09-26 |
Family
ID=29204668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002075654A Pending JP2003273172A (ja) | 2002-03-19 | 2002-03-19 | マーキング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003273172A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8564142B2 (en) | 2010-11-30 | 2013-10-22 | Seiko Epson Corporation | Radiation curable ink jet ink composition and ink jet recording method |
| US8575768B2 (en) | 2010-11-30 | 2013-11-05 | Seiko Epson Corporation | Radiation-curable ink jet composition and ink jet recording method |
| JP2014522115A (ja) * | 2011-07-27 | 2014-08-28 | マイクロン テクノロジー， インク． | 半導体ダイ組立体、半導体ダイ組立体を含む半導体デバイス、半導体ダイ組立体の製作方法 |
| US9711494B2 (en) | 2011-08-08 | 2017-07-18 | Micron Technology, Inc. | Methods of fabricating semiconductor die assemblies |
-
2002
- 2002-03-19 JP JP2002075654A patent/JP2003273172A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8564142B2 (en) | 2010-11-30 | 2013-10-22 | Seiko Epson Corporation | Radiation curable ink jet ink composition and ink jet recording method |
| US8575768B2 (en) | 2010-11-30 | 2013-11-05 | Seiko Epson Corporation | Radiation-curable ink jet composition and ink jet recording method |
| JP2014522115A (ja) * | 2011-07-27 | 2014-08-28 | マイクロン テクノロジー， インク． | 半導体ダイ組立体、半導体ダイ組立体を含む半導体デバイス、半導体ダイ組立体の製作方法 |
| US9379091B2 (en) | 2011-07-27 | 2016-06-28 | Micron Technology, Inc. | Semiconductor die assemblies and semiconductor devices including same |
| US9711494B2 (en) | 2011-08-08 | 2017-07-18 | Micron Technology, Inc. | Methods of fabricating semiconductor die assemblies |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4359576B2 (ja) | 第２の基板上に第１の基板のチップを配置する方法 | |
| JP2004006857A (ja) | 集積回路チップ及びそれの製造方法 | |
| EP1139414A3 (en) | Method for failure analysis during the manufacturing semiconductor devices | |
| US20060223340A1 (en) | Manufacturing managing method of semiconductor devices and a semiconductor substrate | |
| KR20070047846A (ko) | 반도체집적회로장치 및 그 검사방법, 반도체웨이퍼, 및번인검사장치 | |
| JP2005538562A (ja) | ウェーハレベルでの短縮されたチップテスト方式 | |
| US6830941B1 (en) | Method and apparatus for identifying individual die during failure analysis | |
| US7719301B2 (en) | Testing method of semiconductor integrated circuit and information recording medium | |
| CN1123911A (zh) | 检测晶片缺陷的方法 | |
| US6992499B2 (en) | Test method and test apparatus for semiconductor device | |
| JP2003273172A (ja) | マーキング方法 | |
| US6788091B1 (en) | Method and apparatus for automatic marking of integrated circuits in wafer scale testing | |
| US20040253754A1 (en) | System and method for testing a semiconductor chip | |
| WO2002023621A3 (en) | Method and apparatus for fast automated failure classification for semiconductor wafers | |
| KR100705657B1 (ko) | 반도체 패키지 분류 방법 | |
| US20050046410A1 (en) | External verification of package processed linewidths and spacings in semiconductor packages | |
| JPH02299216A (ja) | 半導体装置 | |
| Mann | Wafer test methods to improve semiconductor die reliability | |
| TW562929B (en) | Wafer level board/card assembly method and equipment thereof | |
| JP2008210831A (ja) | 半導体チップの検査方法 | |
| CN1790655A (zh) | 检测新旧掩膜版差别的方法 | |
| KR100818420B1 (ko) | 오버레이 계측 방법 | |
| JPH04352314A (ja) | 半導体ウェハの識別方法 | |
| CN111081575A (zh) | 一种硅片晶圆划片后检测工艺 | |
| JPH02162748A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040304 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091113 |