JPH02162748A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02162748A JPH02162748A JP63317505A JP31750588A JPH02162748A JP H02162748 A JPH02162748 A JP H02162748A JP 63317505 A JP63317505 A JP 63317505A JP 31750588 A JP31750588 A JP 31750588A JP H02162748 A JPH02162748 A JP H02162748A
- Authority
- JP
- Japan
- Prior art keywords
- chips
- defective
- test
- reliability
- decided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- 238000012360 testing method Methods 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 37
- 230000002950 deficient Effects 0.000 claims abstract description 24
- 238000007689 inspection Methods 0.000 abstract description 5
- 239000000047 product Substances 0.000 description 9
- 238000005538 encapsulation Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造方法に関するものである。
従来の技術
一般に半導体装置を製造する際には、拡散や電極形成等
のウェハ状態での工程が完了した後、プローブ検査等の
特性検査を行い、その後ウェハをスクライブして複数の
チップに分割し、特性検査で良品と判定されたチップの
みを選別してダイスボンド、ワイヤボンド、樹脂封止等
の組立工程へ流す。そして最終の完成品の状態で耐湿性
検査等の信頼性検査を行う。
のウェハ状態での工程が完了した後、プローブ検査等の
特性検査を行い、その後ウェハをスクライブして複数の
チップに分割し、特性検査で良品と判定されたチップの
みを選別してダイスボンド、ワイヤボンド、樹脂封止等
の組立工程へ流す。そして最終の完成品の状態で耐湿性
検査等の信頼性検査を行う。
発明が解決しようとする課題
しかしながら、多数のチップのなかには、特性検査では
良品と判定されても、耐湿性等の信頼性の点では不良と
なるものも含まれている。従って最終の完成品の状態で
信頼性検査を行う従来の方法では、このような信頼性不
良のチップもダイスボンド、ワイヤボンド、樹脂封止工
程を経て最終製品になってしまうため、トータルの製品
コストが高（なる。、 本発明はこのような従来の問題を解決する半導体装置の
製造方法を提供することを目的とする。
良品と判定されても、耐湿性等の信頼性の点では不良と
なるものも含まれている。従って最終の完成品の状態で
信頼性検査を行う従来の方法では、このような信頼性不
良のチップもダイスボンド、ワイヤボンド、樹脂封止工
程を経て最終製品になってしまうため、トータルの製品
コストが高（なる。、 本発明はこのような従来の問題を解決する半導体装置の
製造方法を提供することを目的とする。
課題を解決するための手段
本発明は特性検査工程で不良と判定された不良チップを
用いてチップの耐湿性検査等の信頼性検査を行い、この
信頼性検査で不良と判定されたチップを含むロフトの全
チップの組立工程への移行を阻止するようにしたもので
ある。
用いてチップの耐湿性検査等の信頼性検査を行い、この
信頼性検査で不良と判定されたチップを含むロフトの全
チップの組立工程への移行を阻止するようにしたもので
ある。
作用
このようにすれば、信頼性不良のチップが大量に組立工
程に流れるのを阻止することができ、トータル的な製品
コストを低減することができる。
程に流れるのを阻止することができ、トータル的な製品
コストを低減することができる。
また完成品での信頼性試験と異なり、特性不良チップと
いう廃棄すべきチップを用いるため、多量のサンプルで
信頼性試験が行える。その結果、信頼性試験の精度その
ものも高めることができる。
いう廃棄すべきチップを用いるため、多量のサンプルで
信頼性試験が行える。その結果、信頼性試験の精度その
ものも高めることができる。
実施例
以下、本発明の一実施例を図面とともに説明する。図は
本発明の一実施例の工程フローチャートである。
本発明の一実施例の工程フローチャートである。
まず、特性検査工程１において、ウェハ（スライス）状
態での各チップの電気特性を、プローブテスト等により
検査する。そして特性不良と判断されたチップの表面に
は判別のためのマークが付される。次にスクライブ工程
２において、ウェハを切断し、個々のチップに分割する
。次いで工程３．４において、マークの有無に応じて特
性良品チップと特性不良チップとを選別する。この段階
で、特性良品チップは次工程へ移行されるか、それとも
移行を禁止されるかの判断待ち状態となる。
態での各チップの電気特性を、プローブテスト等により
検査する。そして特性不良と判断されたチップの表面に
は判別のためのマークが付される。次にスクライブ工程
２において、ウェハを切断し、個々のチップに分割する
。次いで工程３．４において、マークの有無に応じて特
性良品チップと特性不良チップとを選別する。この段階
で、特性良品チップは次工程へ移行されるか、それとも
移行を禁止されるかの判断待ち状態となる。
一方、特性不良チップは数個あるいは数十個をアルミニ
ラ板等に貼りつけて、圧力テスト、耐湿性テスト等の信
頼性試験５を行うためＰＣＴ（Ｐｒｅｓｓｕｒｅ Ｃｏ
ｏｋｅｒ Ｔｅ５ｔ）装置やＴＨＢ（Ｔｅｓｐｅｒａｔ
ｕｒｅ Ｈｕｓｉｄｉｔｙ Ｂｉａｓｓ）装置に収
納され、一定の時間をかけて信頼性試験が行われる。こ
のとき、ロフトやプロセスによっても異なるが、一般に
特性不良チップは１枚のウェハあたり相当数生じるのが
通例であるから、それらのほとんどあるいは全部を用い
ることによって、大量に、したがって十分に精度の高い
信頼性試験を行うことができる。また信頼性試験にかけ
られるチップは、もともと特性不良として廃棄されるべ
きチップであるから、信頼性試験によるコストアップは
生じない。
ラ板等に貼りつけて、圧力テスト、耐湿性テスト等の信
頼性試験５を行うためＰＣＴ（Ｐｒｅｓｓｕｒｅ Ｃｏ
ｏｋｅｒ Ｔｅ５ｔ）装置やＴＨＢ（Ｔｅｓｐｅｒａｔ
ｕｒｅ Ｈｕｓｉｄｉｔｙ Ｂｉａｓｓ）装置に収
納され、一定の時間をかけて信頼性試験が行われる。こ
のとき、ロフトやプロセスによっても異なるが、一般に
特性不良チップは１枚のウェハあたり相当数生じるのが
通例であるから、それらのほとんどあるいは全部を用い
ることによって、大量に、したがって十分に精度の高い
信頼性試験を行うことができる。また信頼性試験にかけ
られるチップは、もともと特性不良として廃棄されるべ
きチップであるから、信頼性試験によるコストアップは
生じない。
信頼性試験５の結果、多量のチップが信頼性不良となっ
た場合には、工程３の後に時期状態にあった特性良品チ
ップを、次のダイスボンド工程以降に流さないよう判断
する（工程６）。すなわち、この場合、同一ロッドで製
造されたチップは、たとえ特性検査１で良品と判断され
ても、信頼性の点で不良となる確率が極めて高い。そこ
で、これらのチップが次工程以降に流れるのを阻止する
ことによって、ダイスボンド７から最終完成１１までの
工程を省略し、製造時間の短縮とトータルコストの低下
を図る。
た場合には、工程３の後に時期状態にあった特性良品チ
ップを、次のダイスボンド工程以降に流さないよう判断
する（工程６）。すなわち、この場合、同一ロッドで製
造されたチップは、たとえ特性検査１で良品と判断され
ても、信頼性の点で不良となる確率が極めて高い。そこ
で、これらのチップが次工程以降に流れるのを阻止する
ことによって、ダイスボンド７から最終完成１１までの
工程を省略し、製造時間の短縮とトータルコストの低下
を図る。
一方、信頼性試験５の結果、全部あるいはほとんどのチ
ップの信頼性が合格と判断された場合には、工程３の後
に時期状態にあった特性良品チップを、次工程、すなわ
ち、グイボンド工程７．ワイヤボンド工程８．封止工程
９．外観検査工程１０を経て最終完成品１１とする。こ
のとき、最終完成品１０の中に含まれる信頼性不良チッ
プはごくわずかとなる。もちろん、完成品での信頼性試
験を併用することはあるが、この場合にも完成品で信頼
性不良となる確率は極めて低（なるから、トータルコス
トは大幅に削減できる。
ップの信頼性が合格と判断された場合には、工程３の後
に時期状態にあった特性良品チップを、次工程、すなわ
ち、グイボンド工程７．ワイヤボンド工程８．封止工程
９．外観検査工程１０を経て最終完成品１１とする。こ
のとき、最終完成品１０の中に含まれる信頼性不良チッ
プはごくわずかとなる。もちろん、完成品での信頼性試
験を併用することはあるが、この場合にも完成品で信頼
性不良となる確率は極めて低（なるから、トータルコス
トは大幅に削減できる。
発明の効果
本発明は特性不良チップを用いて信頼性試験を行ない、
信頼性不良と判定されたチップを含むロフトの全チップ
を組立工程へ流さないようにしたものであるから、半導
体装置の製造時間の短縮とトータルコストの低減を図る
ことができる。しかも廃棄処分となる特性不良チップを
比較的多量に用いて信頼性試験が行えるから、信頼性試
験の精度そのものも高（なる。
信頼性不良と判定されたチップを含むロフトの全チップ
を組立工程へ流さないようにしたものであるから、半導
体装置の製造時間の短縮とトータルコストの低減を図る
ことができる。しかも廃棄処分となる特性不良チップを
比較的多量に用いて信頼性試験が行えるから、信頼性試
験の精度そのものも高（なる。
図は本発明の一実施例における半導体装置の製造方法を
示す工程図である。 ｌ・・・・・・特性検査工程、２・・・・・・スクライ
ブ工程、３・・・・・・特性良品チップ選別工程、４・
・・・・・特性不良品チップ選別工程、５・・・・・・
信頼性試験工程、６・・・・・・次工程への移行・禁止
判断工程、７〜１１・・・・・・組立工程。
示す工程図である。 ｌ・・・・・・特性検査工程、２・・・・・・スクライ
ブ工程、３・・・・・・特性良品チップ選別工程、４・
・・・・・特性不良品チップ選別工程、５・・・・・・
信頼性試験工程、６・・・・・・次工程への移行・禁止
判断工程、７〜１１・・・・・・組立工程。
Claims (1)
- 特性検査工程により良品チップと不良品チップを選別し
、上記特性検査での不良品チップを用いて耐湿性検査等
の信頼性検査を行い、上記信頼性検査で不良と判定され
たチップを含むロッドの全チップの組立工程への移行を
阻止することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63317505A JPH02162748A (ja) | 1988-12-15 | 1988-12-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63317505A JPH02162748A (ja) | 1988-12-15 | 1988-12-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02162748A true JPH02162748A (ja) | 1990-06-22 |
Family
ID=18088982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63317505A Pending JPH02162748A (ja) | 1988-12-15 | 1988-12-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02162748A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112834899A (zh) * | 2020-12-30 | 2021-05-25 | 广州奥松电子有限公司 | 一种芯片检测装置 |
-
1988
- 1988-12-15 JP JP63317505A patent/JPH02162748A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112834899A (zh) * | 2020-12-30 | 2021-05-25 | 广州奥松电子有限公司 | 一种芯片检测装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7117063B2 (en) | Sorting a group of integrated circuit devices for those devices requiring special testing | |
| US6703573B2 (en) | Method for sorting integrated circuit devices | |
| US6437271B1 (en) | Method for sorting integrated circuit devices | |
| JP2017534872A (ja) | プローブカード検査のための装置の組立 | |
| US6830941B1 (en) | Method and apparatus for identifying individual die during failure analysis | |
| JP2005538562A (ja) | ウェーハレベルでの短縮されたチップテスト方式 | |
| JPH02162748A (ja) | 半導体装置の製造方法 | |
| US20030132489A1 (en) | Determination of whether integrated circuit is acceptable or not in wafer-level burn-in test | |
| JP2003273172A (ja) | マーキング方法 | |
| JPS6222448A (ja) | Ｉｃの形成されたウエ−ハ | |
| TW562929B (en) | Wafer level board/card assembly method and equipment thereof | |
| JPS6228567B2 (ja) | ||
| JP2005072252A (ja) | 半導体装置及びその製造方法 | |
| JPS6218037Y2 (ja) | ||
| JPS60107853A (ja) | 集積回路ペレットおよび集積回路装置 | |
| JPH01218035A (ja) | 半導体装置の検査方法 | |
| JPH04276639A (ja) | Ｉｃチップのテスト方法 | |
| JPH0286142A (ja) | 半導体装置の製造方法及び試験機能をそなえた半導体装置 | |
| JPS62119937A (ja) | 半導体装置 | |
| JPS6222449A (ja) | 半導体ペレツトの選別方法 | |
| JPH0220038A (ja) | 半導体装置の検査方法 | |
| JPH04139738A (ja) | 半導体装置の製造方法 |