JPH02106945A - 半導体集積回路の製造方法 - Google Patents
半導体集積回路の製造方法Info
- Publication number
- JPH02106945A JPH02106945A JP26181488A JP26181488A JPH02106945A JP H02106945 A JPH02106945 A JP H02106945A JP 26181488 A JP26181488 A JP 26181488A JP 26181488 A JP26181488 A JP 26181488A JP H02106945 A JPH02106945 A JP H02106945A
- Authority
- JP
- Japan
- Prior art keywords
- chips
- test
- wafer
- wafers
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000012360 testing method Methods 0.000 claims abstract description 39
- 238000000034 method Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 8
- 235000012431 wafers Nutrition 0.000 abstract description 42
- 230000000694 effects Effects 0.000 abstract description 6
- 238000007796 conventional method Methods 0.000 abstract description 3
- 238000007689 inspection Methods 0.000 abstract description 3
- 238000004458 analytical method Methods 0.000 abstract description 2
- 230000002950 deficient Effects 0.000 abstract description 2
- 210000000352 storage cell Anatomy 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路の製造方法に関し、とくに電気
的試験用チップを含む半導基板に関する。
的試験用チップを含む半導基板に関する。
従来、この種の半導体製造法は、半導体集積回路のチッ
プ（以下本チップと呼ぶ）のみで半導体基板を製造して
いた。このとき個別の電気的特性、例えばトランジスタ
の閾値電圧、ソースとドレイン間の耐圧などは、本チッ
プ内の周辺部などにトランジスタを作っておき、所望の
特性が得られているか否かを検査していた。
プ（以下本チップと呼ぶ）のみで半導体基板を製造して
いた。このとき個別の電気的特性、例えばトランジスタ
の閾値電圧、ソースとドレイン間の耐圧などは、本チッ
プ内の周辺部などにトランジスタを作っておき、所望の
特性が得られているか否かを検査していた。
しかしながら最近は超ＬＳＩと呼ばれる高集積化された
集積回路が作られるに至り、単純な電気的特性だけでは
、所望の特性が得られているかどうか判断できない場合
がある。例えば配線間の導通性などは、何方、何十万と
いう数の導通性がすべて良好でなくてはならないため、
数個の配線間導通性を調べても十分な検査とは言えない
。また出来上がったデバイスの不良原因を究明するため
にも、単一のトランジスタのリーク電流では検出限界以
下である場合もあり、この時も相当の規模のトランジス
タ群が必要となる。
集積回路が作られるに至り、単純な電気的特性だけでは
、所望の特性が得られているかどうか判断できない場合
がある。例えば配線間の導通性などは、何方、何十万と
いう数の導通性がすべて良好でなくてはならないため、
数個の配線間導通性を調べても十分な検査とは言えない
。また出来上がったデバイスの不良原因を究明するため
にも、単一のトランジスタのリーク電流では検出限界以
下である場合もあり、この時も相当の規模のトランジス
タ群が必要となる。
そこで最近では、半導体基板上に電気試験用チップ（以
下テストチップと呼ぶ）を入れるようになってきている
。これにより、従来の本チップ内に入れていた単純な電
気試験に代わり、１つのチップの大きさの規模で電気試
験を行なうことができるようになった。しかも大きな面
積が使用できるため、種々の電気的試験も可能となる。
下テストチップと呼ぶ）を入れるようになってきている
。これにより、従来の本チップ内に入れていた単純な電
気試験に代わり、１つのチップの大きさの規模で電気試
験を行なうことができるようになった。しかも大きな面
積が使用できるため、種々の電気的試験も可能となる。
上述した従来の半導体集積回路製造法は、半導体基板上
にテストチップを通常５チップ程度挿入するため、本チ
ップの数がそれだけ減少することになる。とくに少品種
多量生産の製品については、その損失は計り知れないも
のがある。またテストチップについて、電気的検査をす
るのに、−製造単位（１０ツト）中、数チップの特性を
評価すればそのロフトの傾向は十分に把握できるため、
全ウェハーに５チツプづつテストチップを挿入するのは
いかにも無駄である。
にテストチップを通常５チップ程度挿入するため、本チ
ップの数がそれだけ減少することになる。とくに少品種
多量生産の製品については、その損失は計り知れないも
のがある。またテストチップについて、電気的検査をす
るのに、−製造単位（１０ツト）中、数チップの特性を
評価すればそのロフトの傾向は十分に把握できるため、
全ウェハーに５チツプづつテストチップを挿入するのは
いかにも無駄である。
またウェハー中に５チツプのテストチップは通常ウェハ
ーの周辺４チツプと中心部に１チツプを配置しており、
ウェハー内の特性を知るのに必要であり、本チップ数を
増やすため、１ウエハー中に１チツプのテストチップで
は、その特性を知るのに不十分である。
ーの周辺４チツプと中心部に１チツプを配置しており、
ウェハー内の特性を知るのに必要であり、本チップ数を
増やすため、１ウエハー中に１チツプのテストチップで
は、その特性を知るのに不十分である。
本発明の半導体集積回路の製造方法においては、半導体
集積回路のチップのみからなる半導体基板と、半導体集
積回路と電気的試験用回路の２種類のチップからなる半
導体基板とを混在させた製造単位で製造する。
集積回路のチップのみからなる半導体基板と、半導体集
積回路と電気的試験用回路の２種類のチップからなる半
導体基板とを混在させた製造単位で製造する。
本発明は一製造単位の必要な数のウェハーに必要な数だ
けテストチップを挿入するという相違点を有する。すな
わち従来は本チップのみのウェハーからなる製造法かあ
るいは全ウェハーにテストチップの挿入された製造法か
であったが、本発明はでは本チップのみのウェハーと、
テストチップを含むウェハーとが混在する一製造単位で
半導体集積回路を製造する方法となる。
けテストチップを挿入するという相違点を有する。すな
わち従来は本チップのみのウェハーからなる製造法かあ
るいは全ウェハーにテストチップの挿入された製造法か
であったが、本発明はでは本チップのみのウェハーと、
テストチップを含むウェハーとが混在する一製造単位で
半導体集積回路を製造する方法となる。
次に本発明について図面を参照して説明する。
第１図は本発明の第一の実施例を説明するための図であ
る。製造単位（ロット）として５０枚のウェハーを使用
した場合のうちの５枚のウェハニを図示しである。図中
のウェハー１０１はテストチップ１０６が５チツプ挿入
されており、他は本チップ１０７からなっている。他の
ウェハー１０２゜１０３．１０４，１０５はすべて本チ
ップのみで作られている。本実施例の場合１０ット５０
枚構成であり、以下、同様に行なっているのでテストチ
ップを含むウェハーは１０ット中１０枚のみである。従
って従来の方法に比べ１０ツト（５０枚）で２００チツ
プの有効チップが増加することになる。これはとくに多
量少品種の記憶素子などにとって極めて有効であり、何
百万個の出荷をしている場合などその効果は著ぢるしい
。また、電気的特性の検査や、不良品の解析、ウェハー
内の位置による特徴なども本実施例のごとくテストチッ
プを挿入していれば十分に可能である。とくに従来はす
べてのテストチップを測定することなど全く皆無であり
、５０枚中１０枚のテストチップを測定すれば十分目的
を達成できた。
る。製造単位（ロット）として５０枚のウェハーを使用
した場合のうちの５枚のウェハニを図示しである。図中
のウェハー１０１はテストチップ１０６が５チツプ挿入
されており、他は本チップ１０７からなっている。他の
ウェハー１０２゜１０３．１０４，１０５はすべて本チ
ップのみで作られている。本実施例の場合１０ット５０
枚構成であり、以下、同様に行なっているのでテストチ
ップを含むウェハーは１０ット中１０枚のみである。従
って従来の方法に比べ１０ツト（５０枚）で２００チツ
プの有効チップが増加することになる。これはとくに多
量少品種の記憶素子などにとって極めて有効であり、何
百万個の出荷をしている場合などその効果は著ぢるしい
。また、電気的特性の検査や、不良品の解析、ウェハー
内の位置による特徴なども本実施例のごとくテストチッ
プを挿入していれば十分に可能である。とくに従来はす
べてのテストチップを測定することなど全く皆無であり
、５０枚中１０枚のテストチップを測定すれば十分目的
を達成できた。
もっとも製品化の前段階での試作では、さらに多くのテ
ストチップを必要とする場合もある。その時はテストチ
ップを含むウェハー数を増加させれば良い。また製品化
され、しかも製造工程時に十分安定してきた場合には、
本実施例のように５枚に１枚の割合でテストチップ含め
る必要もなくなり、その安定度に順じて随時テストチッ
プを含むウェハーを減じることも可能である。
ストチップを必要とする場合もある。その時はテストチ
ップを含むウェハー数を増加させれば良い。また製品化
され、しかも製造工程時に十分安定してきた場合には、
本実施例のように５枚に１枚の割合でテストチップ含め
る必要もなくなり、その安定度に順じて随時テストチッ
プを含むウェハーを減じることも可能である。
いづれにしても臨機応変にテストチップの数を変えるこ
とができ、無駄のない有効な半導体集積回路の製造が可
能となり、ひいては歩留りの向上、コストの低減に極め
て大きな効果を与えるものである。
とができ、無駄のない有効な半導体集積回路の製造が可
能となり、ひいては歩留りの向上、コストの低減に極め
て大きな効果を与えるものである。
第２図は本発明の第２の実施例を説明するための図であ
る。本実施例では１０ット５０枚のウェハーで構成され
ており、そのうちの５枚を図示しである。本チップ２０
７のみのウェハー２０１゜２０２．２０４，２０５とテ
ストチップ２０６のみで構成されているウェハー２０３
が混在している。第１の実施例と同様に１０ット５０枚
であるのでテストチップだけからなるウェハーは１０ッ
ト中１０枚存在する。
る。本実施例では１０ット５０枚のウェハーで構成され
ており、そのうちの５枚を図示しである。本チップ２０
７のみのウェハー２０１゜２０２．２０４，２０５とテ
ストチップ２０６のみで構成されているウェハー２０３
が混在している。第１の実施例と同様に１０ット５０枚
であるのでテストチップだけからなるウェハーは１０ッ
ト中１０枚存在する。
本実施例によれば第１の実施例と同様の効果が得られる
他、ウェハー内の詳細な位置的特性な測定することがで
きる。また出来上ったウェハーを各チップ毎にグイミン
グする時に、テストチップのみのウェハーを除去するこ
とによって、ダイミングの効率を上げることが可能であ
る。
他、ウェハー内の詳細な位置的特性な測定することがで
きる。また出来上ったウェハーを各チップ毎にグイミン
グする時に、テストチップのみのウェハーを除去するこ
とによって、ダイミングの効率を上げることが可能であ
る。
以上説明したように本発明は、テストチップを含むウェ
ハーを本チップのみのウェハーに混在させることによっ
て有効チップを増加することができる。とくに多量少品
種に適用することによって極めて大きな効果を得る。ま
た同時に従来のようにテストチップによる電気的測定も
十分可能である。さらに必要に応じてテストチップを含
むウェハーの数を増減させることによって製品の試作段
階から量産時の製造工程安定段階まで時間的に幅広く使
用でき、極めて効率的な手法である。
ハーを本チップのみのウェハーに混在させることによっ
て有効チップを増加することができる。とくに多量少品
種に適用することによって極めて大きな効果を得る。ま
た同時に従来のようにテストチップによる電気的測定も
十分可能である。さらに必要に応じてテストチップを含
むウェハーの数を増減させることによって製品の試作段
階から量産時の製造工程安定段階まで時間的に幅広く使
用でき、極めて効率的な手法である。
１０１．２０３・・・・・・テストチップを踏むウェハ
ー １０２，１０３，１０４，１０５，２０１゜２０
２．２０４，２０５・・・・・・本チップのみのウェハ
１０７．２０７・・・・・・本チップ、１０６，２０６
・・・・・・テストチップ。
ー １０２，１０３，１０４，１０５，２０１゜２０
２．２０４，２０５・・・・・・本チップのみのウェハ
１０７．２０７・・・・・・本チップ、１０６，２０６
・・・・・・テストチップ。
代理人 弁理士 内 原 晋
第１図は本発明の第１の実施例を説明するための図であ
り、第２図は本発明の第２の実施例を説明するための図
である。
り、第２図は本発明の第２の実施例を説明するための図
である。
Claims (1)
- 半導体集積回路のチップのみからなる半導体基板と、半
導体集積回路と電気的試験用回路の２種類のチップから
なる半導体基板とを混在させた製造単位で製造すること
を特徴とする半導体集積回路の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63261814A JP3012242B2 (ja) | 1988-10-17 | 1988-10-17 | 半導体集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63261814A JP3012242B2 (ja) | 1988-10-17 | 1988-10-17 | 半導体集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02106945A true JPH02106945A (ja) | 1990-04-19 |
| JP3012242B2 JP3012242B2 (ja) | 2000-02-21 |
Family
ID=17367089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63261814A Expired - Fee Related JP3012242B2 (ja) | 1988-10-17 | 1988-10-17 | 半導体集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3012242B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011009416A (ja) * | 2009-06-25 | 2011-01-13 | Oki Data Corp | 半導体装置及び画像形成装置 |
| CN107885043A (zh) * | 2016-09-30 | 2018-04-06 | 台湾积体电路制造股份有限公司 | 增进微影可印性的方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6076135A (ja) * | 1983-10-03 | 1985-04-30 | Nec Corp | 半導体ウエ−ハ |
-
1988
- 1988-10-17 JP JP63261814A patent/JP3012242B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6076135A (ja) * | 1983-10-03 | 1985-04-30 | Nec Corp | 半導体ウエ−ハ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011009416A (ja) * | 2009-06-25 | 2011-01-13 | Oki Data Corp | 半導体装置及び画像形成装置 |
| CN107885043A (zh) * | 2016-09-30 | 2018-04-06 | 台湾积体电路制造股份有限公司 | 增进微影可印性的方法 |
| CN107885043B (zh) * | 2016-09-30 | 2021-10-08 | 台湾积体电路制造股份有限公司 | 增进微影可印性的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3012242B2 (ja) | 2000-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2455818C (en) | Testing vias and contacts in integrated circuit fabrication | |
| JP2004006857A (ja) | 集積回路チップ及びそれの製造方法 | |
| US7101722B1 (en) | In-line voltage contrast determination of tunnel oxide weakness in integrated circuit technology development | |
| US20030034489A1 (en) | Apparatus and method for a production testline to monitor CMOS SRAMs | |
| US5391502A (en) | Per-wafer method for globally stressing gate oxide during device fabrication | |
| JPS6373534A (ja) | 半導体集積回路の検査方法 | |
| JPH02106945A (ja) | 半導体集積回路の製造方法 | |
| TWI220545B (en) | Test method of dynamic procedure for semiconductor chip | |
| JPH0689932A (ja) | パワーｍｏｓｆｅｔのバーンイン装置 | |
| JPS6111465B2 (ja) | ||
| JPS62145764A (ja) | 半導体集積回路 | |
| US7141995B2 (en) | Semiconductor manufacturing device and semiconductor manufacturing method | |
| US6184569B1 (en) | Semiconductor chip inspection structures | |
| JP3235153B2 (ja) | Ｌｓｉの製造法 | |
| JP2003232833A (ja) | テスト方法 | |
| JPH07321174A (ja) | 半導体検査装置 | |
| JPS60167344A (ja) | 半導体ウエ−ハの検査装置 | |
| JP2002076076A (ja) | プローブカードおよび試験方法 | |
| CN112611958A (zh) | 一种防止芯片关键参数偏移的方法及装置 | |
| JPH023255A (ja) | 集積回路装置の評価方法および集積回路装置評価用半導体装置 | |
| CN117672888A (zh) | 半导体结构、形成方法及版图设计方法、电路及工作方法 | |
| JPS6218022A (ja) | 半導体装置 | |
| JP2002124551A (ja) | 半導体選別装置および半導体選別方法 | |
| JPH0485848A (ja) | 半導体集積回路装置 | |
| JPS61210652A (ja) | 集積回路の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |