JPS6173346A - 半導体構造の製造方法 - Google Patents

半導体構造の製造方法

Info

Publication number
JPS6173346A
JPS6173346A JP60174445A JP17444585A JPS6173346A JP S6173346 A JPS6173346 A JP S6173346A JP 60174445 A JP60174445 A JP 60174445A JP 17444585 A JP17444585 A JP 17444585A JP S6173346 A JPS6173346 A JP S6173346A
Authority
JP
Japan
Prior art keywords
layer
silicon nitride
field isolation
regions
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60174445A
Other languages
English (en)
Other versions
JPH0312785B2 (ja
Inventor
ロバート・アーサー・ホー
リツク・ローレンス・モーラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6173346A publication Critical patent/JPS6173346A/ja
Publication of JPH0312785B2 publication Critical patent/JPH0312785B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、半導体デバイスの製法に関するものであり、
さらに詳細に述べれは、相補形金属酸化物半導体（ｃＭ
Ｏ３）構造の製法に関するものである。
Ｂ０発明の概要 この発明によれば、ＣＭＯ８構造等の半導体の製法が提
供される。この方法は、半導体の表面に酸素を拡散させ
ない材料の層を設け、この層を、フィールド分離領域を
作成すべき部分から部分的に除去して、能動領域および
フィールド分離領域の位置を画定するために、この層の
パターン付けをする工程を含む。この酸素を通過させな
い層は、半導体に隣接する二酸化／リコン層と、この二
酸化シリコン層に隣接する窒化７リコン層とからなる二
重誘電構造とすることができる。形成された構造は、下
の酸化され易い領域の酸化を防ぎ、構造の能動領域の位
置を画定するだめに用いられる酸素を通過させない構造
を含む。
Ｃ６従来の技術 集積回路（ＩＣ）中の能動デバイス素子の密度が高くな
るにつれて、同じ基板中の隣接する素子を電気的に分離
することの重要性が高くなる。能動素子を分離する方法
の一つは、隣接する能動素子と能動素子の間にフィール
ド分離領域を設けること、およびこれらの分離領域中に
、寄生チャネル阻止素子として作用するドーピングした
領域を設けることである。これらのドーピングした領域
は、弱くドーピングした基板を用いた場合、フィールド
分離の下での反転により、好ましくない導通の生じるの
を防止する。続いて製作される能動領域に自己整合され
る、このようにドーピングしたフィールド分離領域を設
ける方法の一つは、１９７９年３月１３日、ｖ、Ｌ、ラ
イドアウト（Ｒｉｄｅｏｕｔ　）に与えられ、本出願と
同じ譲受人に譲渡された米国特許第４１４４１０１号明
細書に開示されている。
ＣＭＯ８回路では、同一のＩＣ基板にＮチャネルとＰチ
ャネルのデバイスを用いる。かかる構造を作成する従来
の方法には、単独のＭＯＳデバイスを作成する基板の予
め選択した部分に単一ウェルまたは二重ウェルを生成す
ることが含まれる。
１９８１年１月１３日にヘンダーノン （Ｈｅｎｄｅｒｓｏｎ　）、Ｓｒ、らに与えられた米国
特許第４２４４７５２号明細書には、Ｐ型基板中にＰチ
ャネルおよびＮチャネルのデバイスを有する０ＭＯ８・
ＩＣの製法が開示されている。二酸化７リコンおよび窒
化シリコンの二重透電層が、その後に製作される構造上
の能動デバイス領域の位置を定義するフィールド分離領
域の位置を画定するため、基板表面上の第１のマスクと
して用いられる。能動領域の位置が画定されると、Ｐチ
ャネル・デバイスのためのＮ型つェル領域金、イオン注
入によシ作成するために、第２のマスクが用いられる。
二酸化シリコン・窒化シリコン構造をイオン注入用マス
クとして用いることにより、フィールド分離領域はＰ型
不純物によりドープされ、次に、フィールド分離の目的
のため、これらの領域に二酸化シリコン層を成長させる
。
１９８３年５月３１日にハルファクル −（Ｈａｌｆａｃｒｅ）らに与えられた米国特許第４３
８５９４７号明細書には、局所酸化を用いた単一ガード
・リングを有するＰ型基板中にＣＭＯＳデバイスを農作
する方法が開示されている。この方法には、二酸化シリ
コンの薄層を上に有するＰ型シリコン基板上にマスキン
グ層を生成させることが含まれる。このマスキング層に
は開口部が設けられ、予め選択した位置には、Ｎウェル
領域を生成させるために、下層に二酸化シリコン層が設
けられる。次にＮ型不純物を拡散して、Ｎウェル領域を
生成させる。次に窒化シリコン等の酸素抑制材料により
、第２のマスキング層を作成し、６ＭＯ８能動領域を生
成する位置を定義するためにこれをパターン化する。こ
の層は次に、能動領域のだめの位置を除いてすべて除去
される。この構造の上にフォトレンスト材料の第３のマ
スキング層を設け、ガード・リング領域のため予め選択
した領域を露出させるためにパターン化する。次にこれ
らの領域にＰ型不純物を注入した後、第３のマスキング
層を除去する。この基板を酸化雰囲気に露出して、Ｓｉ
３Ｎ４　　に覆われた部分以外の基板上にフィールド酸
化物を成長させる。
Ｄ１発明が解決しようとする問題点 本発明の目的は、高密度半導体デバイスを作成するため
の改良された方法を提供することにある。
本発明の他の目的は、能動領域およびウェル領域に自己
整合されるドープしたフィールド分離領域を有する０Ｍ
Ｏ８構造を作成する方法を提供することにある。
Ｅ９問題点を解決するだめの手段 これらの目的は、酸素の拡散を防止する材料の層を半導
体の表面上に生成させることからなる本発明により達成
される。この層の上に、フィールド分離領域を作成する
部分から、この層を部分的に除去することにより、能動
領域およびフィールド分離領域の位置を画定するパター
ンを形成する。
形成した構造は、あとの工程中に下層の酸化され易い領
域の酸化を防止し、後にフィールド分離領域の生成およ
びドーピングに用いるためのパターン情報をこの層の上
に生成させるだめの、酸素を通さない層を半導体上に設
けたものである。この酸素を透過しない層は、半導体に
隣接する二酸化シリコンと、この二酸化シリコンに隣接
する窒化シリコンの二重誘電層とすることができる。
本発明の実施例の一つではＰ型構造上にＣＭ、　Ｏ’Ｓ
構造を作成するのにこの方法が用いられる。ノリフンの
Ｐ型エピタキシャル層が、回路を作成する半導体として
用いられる。エピタキシャル層の上に二酸化シリコン層
を、この二酸化シリコン層の上に窒化シリコン層を設け
る。次に窒化シリコン層の上に、多結晶シリコン（ポリ
シリコン）の層を設ける。ポリシリコン層の上には、フ
ィールド分離領域のための所要のパターンを設け、フィ
ールド分離領域が生成される構造の部分から、ポリシリ
コンおよび一部の窒化シリコンを除去するため構造をエ
ツチングする。形成した構造に含まれる窒化シリコン層
は、フィールド分離領域を作成する部分は比較的薄く、
能動デバイス領域を作成する部分は比較的厚い。次にポ
リ・シリコンおよび窒化／リコン層の上に、Ｎウェル領
域の位置を画定するため、・露出するＮウェル領域のた
め予め選択した部分を残して、フォトレジストのマスク
をかける。この時、露出したポリシリコンの部分を、Ｎ
ウェル領域生成の前に除去してもよい。工程中のこの時
点におけるポリシリコン部分の除去は任意である。Ｎ型
導電性を決定する不純物は、構造の残りの部分を保護す
る注入マスクとして、フォトレジストのマスクを使用す
ることにより、露出した窒化シリコン（除去されていな
ければポリシリコン部分も）を通じて、エピタキシャル
層に注入される。リフト・オフ材料（ポリシリコン等）
は比較的高温（約１０００″Ｃ）に耐えるものを選択し
、従来のリフト・オフ技法を用いて構造の上に析出させ
、過剰のリフト・オフ材料を含むフォトレジストを構造
から除去する。次に、Ｎウェル領域を作成するため、熱
処理をしてＮウェルの不純物を注入する。ポリシリコン
およびリフト・オフ材料に覆われた比較的厚い窒化シリ
コンの部分をイオン注入マスクとして用いて、比較的薄
い窒化シリコンに覆われたエピタキシャル層にＰ型不純
物を注入する。これにより、ドープされたフィールド分
離領域が生成する。次に従来の化学エツチング法を用い
て、リフト・オフ材料を除去する。このエツチングの間
、窒化シリコンは下層のエピタキシャル層内の領域がエ
ツチングされないように保護する。次に、ブランケット
反応性イオン・エツチング（ＲＩＥ）を用いて、比較的
厚い窒化シリコンに覆われた能動領域のために画定され
た部分を除いて、パッド酸化物を露出する窒化シリコン
層を部分的に除去する。ブランケットＲＩＥ工程によシ
、比較的厚い窒化７リコンの部分も薄くなるが、能動領
域として用いられるエピタキシャル層の領域が酸化され
ないよう保護するのに十分な窒化シリコンは残る。フィ
ールド分離領域の酸化（半分埋もれた酸化物領域“Ｓ几
ＯＸ″を生成するだめ）の後、残りの窒化シリコンを除
去し、従来のＣＭＯ８加工法により、定義された能動デ
バイス領域中ＫＮチャネルおよびＰチャイ・ルのデバイ
スを作成する。
本工程の変形の一つに、窒化シリコン層と、バンド・ポ
リシリコン層の間にパッドの熱分解による二酸化ノリコ
ン層を生成させるものがある。この二酸化シリコン層は
、比較的薄い窒化シリコンの部分を除去する間、エツチ
ング・マスクとして作用する。この間Ｋ、比較的厚い窒
化シリコンの部分の厚みは減少する。このパッド熱分解
二酸化７リコンは、パッド・ポリシリコンと同様パター
ン化されるが、詳細は実施例を用いて説明する。
Ｆ、実施例 第１図には半導体基板１０が示されている。この基板１
０はＰ十導電型のシリコンおよびエピタキシャル（ｅｐ
　ｉ　）半導体層１２、好ましくは基板１０の上番て成
長させたＰ−型シリコンで作成することができる。エピ
タキシャル層１２上には二酸化シリコンの薄層１４（パ
ッド酸化物）を成長させ、窒化／リフン層１６を、好ま
しくは従来の低圧化学蒸着法（ＬＰＣＶＤ）により、酸
化ンリコン層１４上に蒸着させる。窒化ンリコ／層１６
上には熱分解二酸化シリコン層１８を析出させてもよい
。前に述べたように、二酸化シリコン層１８は任意の層
であるが、この層の存在は、後の工程で下層の窒化シリ
コン層を除去しなければならないときに有益である。好
ましくはドープしていない多結晶シリコン（ポリシリコ
ン）層２０を、好ましくはＬＰＣＶＤ法により二酸化シ
リコン層１８の上に蒸着させる。エピタキシャル層１２
の厚みは１〜１５ミクロン、抵抗率は５〜５０Ω−（２
）の範囲、酸化７リコン層１４の厚みは約５０ｎｍ１窒
化シリコン層１６の厚みは約１１００ｎであればよい。
また、熱分解二酸化シリコン層１８の厚みは５Ｑｎｍ、
ポリシリコン層２０の厚みは１５０ｎｍとする。この時
点で、Ｎウェル領域（図示されていない）をイオン注入
によシ画定することができる。この領域にはＮ型不純物
を注入する。Ｎウェルの不純物の注入は、第３図で示す
ように、別の時点でも行えるので、この時点での注入工
程は任意である。
従来のフォトレジスト・マスク（図示されていない）を
用いて、構造のフィールド分離領域の位置を画定するた
め、ポリシリコン層２０、熱分解酸化物層１８、および
窒化シリコン層１６の一部に開口部２１を作成する。ポ
リシリコンおよび熱分解酸化物の除去、および窒化シリ
コン層の部分的除去は、従来の反応性イオン・エツチン
グ法により行うことができる。たとえば、四フッ化炭素
（ｃＦ４）　と二酸化炭素（ｃＯ２）　　の混合物、Ｃ
Ｆ４と０２の混合物、または他の同等の反応性気体混合
物がポリシリコンのエツチングに用いられる。熱分解酸
化物の除去にはＣＦ、とＨ２の反応性気体混合物または
同等の気体が、窒化シリコンの除去にはＣＦ４と０□の
反応性気体混合物または同等の気体が用いられる。−次
にいたとえば酸素プラズマ法を用いて、フォトレジスト
・マスクを除去し、残った構造の表面は、既知の洗滌法
により洗滌する。形成された構造は第２図に示すとおり
である。この構造では、窒化物層は比較的薄い部分１６
ａと、比較的厚い部分１６ｂがある。比較的薄い部分１
６ａの卑みは、比較的厚い部分１６ｂの厚みの２０ない
し５０％であればよい。第３図に示すフォトレジスト・
マスク２２を、Ｎウェル領域の位置を画定する開口部を
有する構造の上に作成する。前の工程で、Ｎウェル領域
にＮ型不純物をドープしなかった場合は、この時点でリ
ン・イオン（Ｐ＋）等のＮ型イオンをフォトレジスト・
マスク２２の開口部に注入する。ポリシリコンの新しい
層２４を、第４図に示すように、好ましくは指向的に蒸
着させる。この層の厚みは約３８０ｎｍであればよい。
フォトレジスト・マスク２２上に蒸着した層２４の部分
は、従来の除去法を用いて、フォトレジスト・マスク２
２とともに除去する。Ｎウェル領域にドープしたＮ型不
純物は、第５図に示すような予め選択されたドーピング
断面２６にＮウェル領域が達するように、不活性雰囲気
、たとえばＮ２中で１１００°Ｃで約１１時間熱処理す
るような、従来法によって、エピタキシャル層１２内部
に注入される。次にポリシリコン層２４は、たとえば硝
酸（ＨＮＯ３）７部、水（Ｈ，、Ｏ）４部、緩衝フン化
水素酸（ＨＦ）１部を含む溶液を用いた湿式化学エツチ
ングにより除去する。次に、たとえばＣＦ、と０２の反
応付混合気体を用いたブランケット反応性イオン・エツ
チング法により、窒化シリコンの比較的薄い部分１６ａ
をすべて除去して第６図に示す構造を得る。この構造は
、比較的厚い窒化シリコンの部分１６ｂが、露出した比
較的薄い窒化シリコンの部分を除去する反応性イオン・
エツチングの間、二酸化シリコン部分１８により保護さ
れているため、画定された能動領域上に残った構造であ
る。
上記の実施例では、酸素を透過させない層として窒化シ
リコンを用いたが、他の酸素を透過させない材料、たと
えば、好ましくは屈折率が１，７ｏないし２．０の範囲
の酸努化シリコン（ＳｉＸＯｙＮ、）等をこの工程に用
いることもできる。このように本発明は、これらの特定
の工程、ｔｗｉｔ序、まだは図に示した最終構造に限定
されるものではない。反対に、特許請求の範囲に画定す
る本発明の概念および範囲に含まれるすべての代用、変
形および同等のものを包含することを意図するものであ
る。
Ｇ０発明の効果 以上のように、この発明によれば、酸素を透過させない
物質からなる層を半導体基板上に形成しその層を部分的
に除去することにより能動領域、及びフィールド分離領
域を画定するようにしたので、酸素の透過輪郭が明確化
され、以て自己整合の高集積密度のデバイス構造が得ら
れる、という効果がある。
【図面の簡単な説明】
第１図は、本発明に基づき種々の層が付着されてなる基
板構造の図、 第２図は、第１図の構造に開口を形成してなる構造の図
、 第３図は、第２図の構造上に選択的に７オトレジスト’
ｌ形成しイオン打ち込みを行う図、第４図は、第３図で
形成された構造に多結晶シリコンを付着した図、 第５図は、第４図の構造にリフトオフを施しイオン打ち
込みを行う図、 第６図は、多結晶７リコンが除去された後の構造を示す
図である。 １０・・・半導体基板、１６　・・マスキング層。 出　Ｍ　人　インターナシ田うツレ・ビジネス・マシー
／ズ・コーポレーショ／代理人弁理士　　山　　　本　
　　仁　　　朗（外１名） 基極上へｆ＞罵の付層 第１図 開口の形成゛ 第２図 フォトしジ又トイ寸薯及びイオン打入り第３図 多結晶レリコレ付着 第４図

Claims (1)

  1. 【特許請求の範囲】 （ａ）半導体基板を作成し、 （ｂ）上記の半導体基板上に、拡散する酸素を透過させ
    ない物質からなるマスキング層を設け、（ｃ）フィール
    ド分離領域として画定した部分から上記の層の部分を部
    分的に除去することにより、上記のマスキング層上に能
    動、およびフィールド分離領域を画定し、これにより、
    上記の層中の、上記の能動領域の位置の上に比較的厚い
    部分を、上記のフィールド分離領域の位置の上に比較的
    薄い部分をそれぞれ設けることを特徴とする半導体構造
    の製造方法。
JP60174445A 1984-09-14 1985-08-09 半導体構造の製造方法 Granted JPS6173346A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/650,389 US4600445A (en) 1984-09-14 1984-09-14 Process for making self aligned field isolation regions in a semiconductor substrate
US650389 1991-08-30

Publications (2)

Publication Number Publication Date
JPS6173346A true JPS6173346A (ja) 1986-04-15
JPH0312785B2 JPH0312785B2 (ja) 1991-02-21

Family

ID=24608696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60174445A Granted JPS6173346A (ja) 1984-09-14 1985-08-09 半導体構造の製造方法

Country Status (4)

Country Link
US (1) US4600445A (ja)
EP (1) EP0178418B1 (ja)
JP (1) JPS6173346A (ja)
DE (1) DE3580335D1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4692992A (en) * 1986-06-25 1987-09-15 Rca Corporation Method of forming isolation regions in a semiconductor device
US4707455A (en) * 1986-11-26 1987-11-17 General Electric Company Method of fabricating a twin tub CMOS device
US4907048A (en) * 1987-11-23 1990-03-06 Xerox Corporation Double implanted LDD transistor self-aligned with gate
US4925806A (en) * 1988-03-17 1990-05-15 Northern Telecom Limited Method for making a doped well in a semiconductor substrate
JPH01274457A (ja) * 1988-04-26 1989-11-02 Seiko Instr Inc 半導体装置の製造方法
JPH03129818A (ja) * 1989-10-16 1991-06-03 Nec Corp 半導体装置の製造方法
JP2871530B2 (ja) * 1995-05-10 1999-03-17 日本電気株式会社 半導体装置の製造方法
JPH09246400A (ja) * 1996-03-02 1997-09-19 Yamaha Corp 半導体装置の製法
KR102108175B1 (ko) * 2013-12-27 2020-05-08 삼성전자주식회사 반도체 장치의 제조 방법
US9147683B2 (en) * 2014-02-18 2015-09-29 International Business Machines Corporation CMOS transistors including gate spacers of the same thickness
KR102222818B1 (ko) * 2014-10-06 2021-03-04 삼성전자주식회사 반도체 장치의 제조 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5413779A (en) * 1977-07-04 1979-02-01 Toshiba Corp Semiconductor integrated circuit device
US4135955A (en) * 1977-09-21 1979-01-23 Harris Corporation Process for fabricating high voltage cmos with self-aligned guard rings utilizing selective diffusion and local oxidation
US4144101A (en) * 1978-06-05 1979-03-13 International Business Machines Corporation Process for providing self-aligned doping regions by ion-implantation and lift-off
US4244752A (en) * 1979-03-06 1981-01-13 Burroughs Corporation Single mask method of fabricating complementary integrated circuits
US4271583A (en) * 1980-03-10 1981-06-09 Bell Telephone Laboratories, Incorporated Fabrication of semiconductor devices having planar recessed oxide isolation region
US4282648A (en) * 1980-03-24 1981-08-11 Intel Corporation CMOS process
US4358340A (en) * 1980-07-14 1982-11-09 Texas Instruments Incorporated Submicron patterning without using submicron lithographic technique
US4419142A (en) * 1980-10-24 1983-12-06 Tokyo Shibaura Denki Kabushiki Kaisha Method of forming dielectric isolation of device regions
US4385947A (en) * 1981-07-29 1983-05-31 Harris Corporation Method for fabricating CMOS in P substrate with single guard ring using local oxidation
DE3133468A1 (de) * 1981-08-25 1983-03-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von hochintegrierten komplementaeren mos-feldeffekttransistorschaltungen in siliziumgate-technologie
US4411058A (en) * 1981-08-31 1983-10-25 Hughes Aircraft Company Process for fabricating CMOS devices with self-aligned channel stops
IT1210872B (it) * 1982-04-08 1989-09-29 Ates Componenti Elettron Processo per la fabbricazione di transistori mos complementari in circuiti integrati ad alta densita' per tensioni elevate.
US4391849A (en) * 1982-04-12 1983-07-05 Memorex Corporation Metal oxide patterns with planar surface
US4412375A (en) * 1982-06-10 1983-11-01 Intel Corporation Method for fabricating CMOS devices with guardband
US4470191A (en) * 1982-12-09 1984-09-11 International Business Machines Corporation Process for making complementary transistors by sequential implantations using oxidation barrier masking layer
US4480375A (en) * 1982-12-09 1984-11-06 International Business Machines Corporation Simple process for making complementary transistors
FR2539556B1 (fr) * 1983-01-13 1986-03-28 Commissariat Energie Atomique Procede de fabrication de conducteurs pour circuits integres, en technologie planar
US4473435A (en) * 1983-03-23 1984-09-25 Drytek Plasma etchant mixture
US4481705A (en) * 1983-06-14 1984-11-13 Advanced Micro Devices, Inc. Process for doping field isolation regions in CMOS integrated circuits
US4509991A (en) * 1983-10-06 1985-04-09 International Business Machines Corporation Single mask process for fabricating CMOS structure
US4484979A (en) * 1984-04-16 1984-11-27 At&T Bell Laboratories Two-step anisotropic etching process for patterning a layer without penetrating through an underlying thinner layer

Also Published As

Publication number Publication date
DE3580335D1 (de) 1990-12-06
US4600445A (en) 1986-07-15
JPH0312785B2 (ja) 1991-02-21
EP0178418A3 (en) 1988-01-20
EP0178418A2 (en) 1986-04-23
EP0178418B1 (en) 1990-10-31

Similar Documents

Publication Publication Date Title
US5895252A (en) Field oxidation by implanted oxygen (FIMOX)
KR970003893B1 (ko) 반도체 장치의 소자 분리 방법
US5256593A (en) Method of making isolation structure in semiconductor integrated circuit device
JPS59119848A (ja) 半導体装置の製造方法
KR930003144B1 (ko) 반도체장치의 제조방법
JPS6173346A (ja) 半導体構造の製造方法
US5106768A (en) Method for the manufacture of CMOS FET by P+ maskless technique
JPH03145730A (ja) 集積回路半導体デバイスの製造方法
US5397732A (en) PBLOCOS with sandwiched thin silicon nitride layer
US5773336A (en) Methods of forming semiconductor active regions having channel-stop isolation regions therein
JPH0897202A (ja) 半導体装置の製造方法
JPH0763072B2 (ja) 半導体デバイスの分離方法
JPS6252950B2 (ja)
US5726091A (en) Method of reducing bird's beak of field oxide using reoxidized nitrided pad oxide layer
KR100336567B1 (ko) 반도체장치의소자분리방법
EP0020144A2 (en) Method of producing a semiconductor device
JPS58200554A (ja) 半導体装置の製造方法
JPH07176742A (ja) 半導体装置の製造方法及び半導体装置
JP2517906B2 (ja) 半導体装置の製造方法
JPS6037614B2 (ja) 半導体装置の製造方法
JP2743451B2 (ja) 半導体装置の製造方法
JPS628029B2 (ja)
JPS62131538A (ja) 半導体装置の製造方法
JPH0352221B2 (ja)
JPS6220697B2 (ja)