JPS6159868A - プレーナ接合を有する半導体装置の製造方法 - Google Patents

プレーナ接合を有する半導体装置の製造方法

Info

Publication number
JPS6159868A
JPS6159868A JP60181920A JP18192085A JPS6159868A JP S6159868 A JPS6159868 A JP S6159868A JP 60181920 A JP60181920 A JP 60181920A JP 18192085 A JP18192085 A JP 18192085A JP S6159868 A JPS6159868 A JP S6159868A
Authority
JP
Japan
Prior art keywords
atoms
area
region
semiconductor device
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60181920A
Other languages
English (en)
Other versions
JPH0793312B2 (ja
Inventor
ジユゼツペ・フエーラ
サルヴアトーレ・ムスメシ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS ATES Componenti Elettronici SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS ATES Componenti Elettronici SpA filed Critical SGS ATES Componenti Elettronici SpA
Publication of JPS6159868A publication Critical patent/JPS6159868A/ja
Publication of JPH0793312B2 publication Critical patent/JPH0793312B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/01—Bipolar transistors-ion implantation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/965—Shaped junction formation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体装置、とくに、例えば高い電圧即ち数
千ボルトの電圧で動作するように設計されたダイオード
、バイポーラトランジスタ、集積回路のような少なくと
も１個のプレーナ型ＰＮ接合を具える半導体装置に関す
るものである。
（従来の技ｊネテ） プレーナ型ＰＮ接合を有する半導体装置を高電圧で作動
させ且つ維持するために、種々の電流技術が提案されて
いることは既知である。その共通の目的は、得られる接
合を、有限な広がりの平行平坦表面を有する理想的な接
合に可能な限り近づけようとするものである。
（発明が解決しようとする問題点） １９７２年に出版された「ソリッド・ステート・エレク
トロニクス」第１５巻９３〜１０５頁に発表されたた既
知の半導体装置には、プレーナ接合の端縁の上に、一定
の厚さの酸化珪素層上全体に亘って延在する金属電界板
を使用することが開示されている。
この構体によって、接合の逆バイアス時に、電界板の下
の空間電荷領域を広くすると共に、等電位線の曲率半径
を増加し、これにより、電界を減少し従って降服電圧を
増大し得るようにする。しかし、この場合に、電界仮に
より接合に誘起されるエツジ効果のため降服電圧は６０
０ｖに制限される。
上述文献には、さらに可変厚さの酸化珪素層上に配置さ
れた金属電界板を有するプレーナ接合構体が記載されて
おり、この場合、この酸化珪素層を可変厚さとすること
により、境界状態を変更して上記電圧の制限を拡大し、
これにより降服電圧を約１０００Ｖまで増大し得るよう
にしている。
さらに既知の電流技術には、接合の端子部分の変更があ
る。
この技術は、「ジャンクシラン　ターミナルエクステン
シランＪ　（ＪＴＥ）として知られており、更には「イ
ムプランテッド　フィールド　プレート」としても知ら
れており、これは例えば１９８３年に出版されたｒｌｌ
ＥＩｓｌ！　　）ランザクシジンズ　オンエレクトロン
　デバイスＪ　ＭＥＤ　−３０Ｓ、第９５４〜９５７頁
に記載されている。この文献の、特に、第１Ｏ図および
第１１図には、２個の注入区域で終端するＰＮ接合が示
されている。この構造によれば、Ｎ型不純物をドープし
て１．１５Ｘ１０１４原子／ｃｍ３の濃度を有する基板
を用い、これに、Ｐ型不純物を濃度Ｉ　Ｘｌ０１７原子
／　ｃｍ　’に拡散させ、これに２個のＪＴＥ区域を表
面濃度３×１０１３原子／ｃｆｆＩコおよびＩ　×１０
１２原子／ｃｆｆＩ３で夫々注入して形成することによ
り、降服電圧を１４００Ｖまで高めることができる。
今日、数千ボルトの電圧に耐え得るＰＮ接合を有する安
定性、信頼性および経済性のある半導体装置が必要とさ
れている。これら半導体装置は、例えば、高電圧供給装
置の分野、レーダー、Ｘ線を用いる電子医療装置の分野
、さらに一般に高圧の使用を必要とする分野において要
求されている。
本発明の目的は、かかる従来技術の制限および欠点を克
服し且つ排除することにより上記要求を満足し得る上述
した種類の半導体装置の製造方法を提供せんとするにあ
る。
（問題点を解決するための手段） これら目的を達成するため、本発明の方法では、低不純
物濃度および所定の導電型の単結晶半導体材料からなる
基板に以下の処理を施す二基板の導電型とは反対勇退型
の不純物をドーピングして第１の所定量の不純物を有す
る基板の第１区域を形成し、その後第１区域および第１
区域を具える第２区域を第２の所定量の不純物でドープ
し、次に、所望により第１、第２区域並びに第１および
第２区域を具える第３区域を第３の所定量の不純物でド
ープし、このようにして、不純物濃度を減少させながら
面積の増大区域に必要な数だけドーピング処理を行なう
ようにする。
これらドーピング処理の後、熱処理により基板内の不純
物の拡散を所望の深さまで行ない、これによりドーピン
グ材の濃度を区域ごとに加えて、中心から周辺までの所
望の範囲にわたって減少する階段状の不純物濃度を有す
るＰＮ接合を形成することができる。
（実施例） 本発明の実施例を図面につき説明する。
第１図には、極めて高い電圧に用いられるＰＮ接合を存
する装置を記載し、この装置は、以下に示す方法の諸工
程により組立てられ、この工程を説明の簡単のため単結
晶珪素ウェハのチップにつき記載する。
第１工程：ｎ導電型で低ドーピング濃度の単結晶珪素基
板１、即ち固有抵抗が５００オーム／　ｃｍ以上で厚さ
が４２５　μｍの単結晶珪素の基板ｌを用意する。
次に、基板の両表面を酸化する。
第２工程二チツプの基板の１表面（以下チップの前面と
称す）に、フォトマスクおよびエツチング処理を施して
、領域３上の表面区域の酸化物層１０を除去する。次に
、この酸化物層を除去した３０００μｍの幅の表面に、
Ｐ型理ち領域ｌの導電型とは反対の導電型のドーピング
材のイオン注入処理を施す。
このドーピング剤は、注入エネルギー１００ＫｅＶ且つ
５×１０′４原子／　ｃ＋ｎ　２のドーズ量で注入され
るホウ素とする。
或いは又、この領域を高ドープレベルにするために、イ
オン注入の代わりに９５０　’ＣでＡタイプの窒化ホウ
素ＩＩＮ源（Ａ）によりホウ素を堆積させることもでき
る。
第３工程二チツプ前面の領域４上の表面から、酸化物［
１０をフォトマスクまたはエツチングにより除去する。
領域３上の表面はすでに酸化物層が除去されているため
、幅１８０μｍの区域４を有する連続区域３−４の表面
全体には酸化物層は存在しない。次に、この区域３−４
の全表面に領域３のドーピングに使用したのと同一のＰ
型ドーピング材即ちホウ素を、ドーズ全１．５　×１０
１２原子／　Ｃｍ　”および注入エネルギー１８０Ｋｅ
Ｖでイオン注入する。
第４工程−二上述のステップを繰り返して、連続区域３
．　４．　５　（区域５は幅１８０　μｍである）の全
表面から酸化物層を睡去し、すでに使用したのと同一の
Ｐ型ドーピング材すなわちホウ素を、ドーズ量１．５　
Ｘｌ０Ｉ！原子／　ｃｍ　”且つ注入エネルギー１８０
ＫｅＶでイオン注入する。
第５工程：上述のステップを繰り返して、連続区域３．
　４．　５．　６　（区域６は幅１８０μｍである）の
全表面から酸化物層を除去し、すでに使用したのと同一
のＰ型ドーピング材すなわちホウ素を、ドーズ量２．５
　×１０１２原子／ｃＬＩＩｚ且つ注入エネルギー　１
８０ＫｅＶでイオン注入する。
第６エ程：上述のステップを最終的に繰り返し行ない、
連続区域３，４．５，６．７　（区域７は幅９０μｍを
有する）の全表面から酸化物層を除去し、すでに使用し
たのと同一のＰ型ドーピング材すなわちホウ素を、ドー
ズ量０．２　Ｘｌ０Ｉ！原子／ｃｍ”且つ注入エネルギ
ー１８０ＫｅＶでイオン注入する。
要するに、共にトランジスタのベース領域を形成する区
域３，４，５，６．７に画成されて存在すべき注入ホウ
素のドーズ量及び各区域に加えられた順次累積された注
入ドーズ量は、以下の表に示す通りとなる。
表　　　　・ 第７エ程二上述の注入処理の完了の後、Ｐ型ドープ材即
ちホウ素を１２００℃で８時間に亘り拡散して、製造方
法の目的である第１図に示された輸シｂ８を有する単一
ベース領域を得るようにする。本発明では酸化物層１０
の表面９の下の領域１内におけるこの輪郭８の深さは、
その要旨ではないが、トランジスタのベース領域３．４
．５．６．７内のドーピング材の星の分布が重要である
。これは次の高温処理によって、ベース領域の輪郭８を
チップのコレクタ領域１内に深く侵入させることから明
らかである。
第８工程：以下の工程は本発明の要旨には左程寄与しな
いが、半導体装置の完成には必要である。
次に固有抵抗の低い領域２を、チップの背面かは表面全
体に、その被覆酸化物層を除去し、次いで、すでに存在
する珪素基板１と同一のｎ型ドーピング材例えばリンを
拡散することにより形成する。これがため、トランジス
タのコレクタ領域に所望の電気的特性を与えるようにな
る。
箪ユニｊし次にｎ型ドーピング材例えばリンを、チップ
の前面から領域３および１に、所望の深さまで夫々拡散
することによってトランジスタのエミッタ領域１３およ
び当業者に既知の機能である「チャンネル　ストッパー
」と称される８Ｍ１２を同時に形成する。
第１０工程：最終工程では第１図に斜線で示される金ｉ
［１４、１５および１６を形成し、これら金属層はトラ
ンジスタのエミッタに、ベースＢおよびコレクタＣの電
極の接点として夫々必要である。
上述した所は、本発明の一実施例を図につき説明したが
、本発明は、その要旨を変更することなく種々に変更お
よび変形し得ること明らかである。
例えば、第１図においては、Ｐ型ベース領域３゜４．５
．６．７は、反対導電型のｎ型コレクタ領域１と相俟っ
て極めて高い電圧に対するＰＮ接合を形成するが、これ
らＰ型ベース領域を最小で少なくとも１個の可変数の累
積注入区域により形成することができる（この後者の場
合には第１図に示す接合８を、これが酸化物層１０によ
って被覆される表面９の下の曲線４′の区分に沿って終
端するように変更する）。
トランジスタのベース領域における累積注入区域の数を
１に等しいかこれ以上とすることは特にＰＮ接合が降服
することなく耐え得る必要のある最大電圧に依存する。
累積注入区域の数が多くなればなるほどＰＮ接合の耐え
得る電圧も高くなる。例えば第１図に示す４個の累積注
入区域を有する接合の耐圧は３７００Ｖ以上である。
また、上述した所はｎｐｎ型トランジスタの製造方法に
つき説明したが、当業者に既知の必要な変更を施して本
発明をｐｎｐ型トランジスタの製造方法に適用すること
もでき、この場合ｎ型不純物を本発明に従って注入およ
び拡散するＰ型基板に極めて高い降服電圧の接合を得る
ことができる。
ＰＮ接合の水平方向の幾何学形状は任意の形状とするこ
ともでき１、この場合にはトランジスタのベースおよび
エミッタ領域を指金状構造とする。
本発明は、ダイオード、バイポーラトランジスタ、ＭＯ
Ｓ　　ｌ−ランジスタのような単一または個別の半導体
装置に適用できるばかりでなく、少なくとも１個の極め
て高い電圧のＰＮ接合を形成する必要がある半導体装置
の全部に適用することができる。例えば、第２図にはシ
リコンチップの一部分の（実寸でない）断面を示し、こ
のシリコンチップの一部分には、図の左側部分に示すバ
イポーラパワートランジスタと、図の右側部分に示す単
一トランジスタの集積回路とをチップ上に形成し、これ
らを酸化物層２７上に形成された金属化細条により電気
的に互いに接続するモノリシック半導体装置を設ける。
本発明により形成された２個のＰＮ接合としては、パワ
ートランジスタのコレクターベース接合を形成する第１
接合２５と、集積回路を囲む絶縁領域２３の接合を形成
する第２接合とを第２図に示す。
第２図に示す装置の構体において、高電圧用の接合２２
を適宜設計して、絶縁領域２３がパワートランジスタの
高電圧用コレクターベース接合２５に印加される電圧と
同一電圧に対し耐え得るようにする。この接合２２ば、
モノリシック半導体装置のパワートランジスタのコレク
タＳｌｌ　域を形成する領域２１の高電圧部分にのみ存
在し、集積回路のトランジスタのコレクタ領域を形成す
る領域２４の低電圧部分には存在しない。次いで拡散さ
せて水平分離層２３を拡散して形成した後且つ集積回路
に埋込み層を形成し、基板２１の表面全体にわたってｎ
型不純物がドーピングされた単結晶珪素をエピタキシャ
ル成長させた後イオン注入を行ってｐ型ドーピング（オ
を拡１１にシて、上述の本発明方法の工程に従って高電
圧用のＰＮ接合２２および２５を同時に形成し得るよう
にする。しかし、接合８を４個の累積区域により形成す
る第１図９トランジスタに比べ、第２図の半導体装置に
おいて、接合２２および２５の双方は少なくとも１００
ＯＶの耐圧がある２個の累積区域を有する。
上述したように、本発明は、電荷キャリヤの流れが水平
方向に生じる横方向バイポーラおよびユニポーラ半導体
装置に適用することもできる。
例えば、高圧用横方向ＭＯＳｈランジスタのドレイン領
域の不純物濃度は中心から周辺に向ってステップ状に減
少させるようにする。
【図面の簡単な説明】
第１図は、本発明の方法により極めて高い電圧に耐える
コレクターベース接合を有するｎｐｎ型パワートランジ
スタを具えるシリコンチップの一部分を拡大して示す縦
断面図、 第２図は、同一チップにバイポーラトランジスタと集積
回路とを集積化したシリコンチップの一部分を拡大して
示す縦断面図である。

Claims (1)

  1. 【特許請求の範囲】 １、絶縁材料の層（１０）により部分的に被覆された表
    面を有する単結晶半導体材料の基板を具え、この基板に
    第１導電型の第１領域（１）と、この第１領域により前
    記表面を経て少なくとも部分的に画成され、第１領域（
    １）と相俟ってプレーナ接合を形成するようにこの領域
    に埋設された第１導電型とは反対の第２導電型の第２領
    域（３）とを形成してなる半導体装置を製造するに当り
    、前段の処理によりドープされた区域を必要に応じ具え
    る第１領域（１）の複数の区域に、同一導電型の不純物
    を所定量ドーピングすると共に、基板のこれら不純物を
    同時拡散するための高温処理を施すようにして順次のド
    ーピング処理により第２領域を形成し、この処理の諸パ
    ラメータを適宜選定して、第２領域（３、４、５、６、
    ７）における不純物濃度が中心から周辺に向かってステ
    ップ状に減少するようにしたことを特徴とする半導体装
    置の製造方法。 ２、順次のドーピング処理の数、不純物の量および第１
    領域と相俟ってプレーナ接合を形成する第２領域の各区
    域の水平方向の広がりを最適にして、接合の所定の降服
    電圧に対する表面電界の平均強度を最小に減少するよう
    にしたことを特徴とする特許請求の範囲第１項記載の半
    導体装置の製造方法。 ３、反対の導電型を有すると共にプレーナ接合を形成す
    る２個の隣接領域のうちの第１領域（１）の不純物濃度
    を、第２領域（３）の最小不純物濃度より低くするよう
    にしたことを特徴とする特許請求の範囲第１項または第
    ２項記載の半導体装置の製造方法。 ４、第２領域（３、４、５、６、７）を形成するための
    順次のドーピング処理をイオン注入により行なうように
    したことを特徴とする特許請求の範囲第１項乃至第３項
    の何れかに記載の半導体装置の製造方法。 ５、半導体装置の第１領域（１）を、単結晶珪素により
    形成し、第２領域を形成するためイオン注入される不純
    物をホウ素原子とし、この第２領域の各イオン注入区域
    の幅を少くとも１０μｍとするようにしたことを特徴と
    する特許請求の範囲第４項記載の半導体装置の製造方法
    。 ６、第２領域を３個の隣接するイオン注入区域で形成す
    る場合には、そのイオン注入ドーズ量を、第１の中央区
    域は１×１０＾１＾４〜１×１０＾１＾５原子／ｃｍ＾
    ２、第２または中間区域は２×１０＾１＾２〜２×１０
    ＾１＾３原子／ｃｍ＾２、第３周辺区域は１×１０＾１
    ＾２〜１×１０＾１＾３原子／ｃｍ＾２とするようにし
    たことを特徴とする特許請求の範囲第５項記載の半導体
    装置の製造方法。 ７、第２領域を４個の隣接イオン注入区域により形成す
    る場合には、そのイオン注入ドーズ量を、第１中央区域
    は１×１０＾１＾４〜１×１０＾１＾５原子／ｃｍ＾２
    、第２区域は３×１０＾１＾２〜３×１０＾１＾３原子
    ／ｃｍ＾２、第３周辺区域は２×１０＾１＾２〜２×１
    ０＾１＾３原子／ｃｍ＾２、周辺区域は１×１０＾１＾
    ２〜１×１０＾１＾３原子／ｃｍ＾２とするようにした
    ことを特徴とする特許請求の範囲第５項記載の半導体装
    置の製造方法。 ８、第２領域を５個の隣接イオン注入区域により形成す
    る場合には、そのイオン注入ドーズ量を、第１中央区域
    は１×１０＾１＾４〜１×１０＾１＾５原子／ｃｍ＾２
    、第２区域は４×１０＾１＾２〜４×１０＾１＾３原子
    ／ｃｍ＾２、第３区域は３×１０＾１＾２〜３×１０＾
    １＾３原子／ｃｍ＾２、第４区域は２×１０＾１＾２〜
    ２×１０＾１＾３原子／ｃｍ＾２、第５周辺区域は１×
    １０＾１＾２〜１×１０＾１＾３原子／ｃｍ＾２とする
    ようにしたことを特徴とする特許請求の範囲第５項記載
    の半導体装置の製造方法。 ９、第２領域を６個の隣接イオン注入区域により形成す
    る場合には、そのイオン注入ドーズ量を、第１中央区域
    は１×１０＾１＾４〜１×１０＾１＾５原子／ｃｍ＾２
    、第２区域は５×１０＾１＾２〜５×１０＾１＾３原子
    ／ｃｍ＾２、第３区域は４×１０＾１＾２〜４×１０＾
    １＾３原子／ｃｍ＾２、第４区域は３×１０＾１＾２〜
    ３×１０＾１＾３原子／ｃｍ＾２、第５区域は２×１０
    ＾１＾２〜２×１０＾１＾３原子／ｃｍ＾２、第６区域
    は１×１０＾１＾２〜１×１０＾１＾３原子／ｃｍ＾２
    とするようにしたことを特徴とする特許請求の範囲第５
    項記載の半導体装置の製造方法。 １０、第２領域を７個の隣接するイオン注入区域により
    形成する場合には、そのイオン注入ドーズ量を、第１中
    央区域は１×１０＾１＾４〜１×１０＾１＾５原子／ｃ
    ｍ＾２、第２区域は６×１０＾１＾２〜６×１０＾１＾
    ３原子／ｃｍ＾２、第３区域は５×１０＾１＾２〜５×
    １０＾１＾３原子／ｃｍ＾２、第４区域は４×１０＾１
    ＾２〜４×１０＾１＾３原子／ｃｍ＾２、第５区域は３
    ×１０＾１＾２〜３×１０＾１＾３原子／ｃｍ＾２、第
    ６区域は２×１０＾１＾２〜２×１０＾１＾３原子／ｃ
    ｍ＾２、第７周辺区域は１×１０＾１＾２〜１×１０＾
    １＾３原子／ｃｍ＾２とするようにしたことを特徴とす
    る特許請求の範囲第７項記載の半導体装置の製造方法。 １１、第２領域を８個の隣接するイオン注入区域で形成
    する場合には、そのイオン注入ドーズ量を、第１中央区
    域は１×１０＾１＾４〜１×１０＾１＾５原子／ｃｍ＾
    ２、第２区域は７×１０＾１＾２〜７×１０＾１＾３原
    子／ｃｍ＾２、第３区域は６×１０＾１＾２〜６×１０
    ＾１＾３原子／ｃｍ＾２、第４区域は５×１０＾１＾２
    〜５×１０＾１＾３原子／ｃｍ＾２、第５区域は４×１
    ０＾１＾２〜４×１０＾１＾３原子／ｃｍ＾２、第６区
    域は３×１０＾１＾２〜３×１０＾１＾３原子／ｃｍ＾
    ２、第７区域は２×１０＾１＾２〜２×１０＾１＾３原
    子／ｃｍ＾２、第８周辺区域は１×１０＾１＾２〜１×
    １０＾１＾３原子／ｃｍとするようにしたことを特徴と
    する特許請求の範囲第５項記載の半導体装置の製造方法
    。 １２、第２領域を９個の隣接するイオン注入区域により
    形成する場合には、そのイオン注入ドーズ量を、第１中
    央区域は１×１０＾１＾４〜１×１０＾１＾５原子／ｃ
    ｍ＾２、第２区域は８×１０＾１＾２〜８×１０＾１＾
    ３原子／ｃｍ＾２、第３区域は７×１０＾１＾２〜７×
    １０＾１＾３原子／ｃｍ＾２、第４区域は６×１０＾１
    ＾２〜６×１０＾１＾３原子／ｃｍ＾２、第５区域は５
    ×１０＾１＾２〜５×１０＾１＾３原子／ｃｍ＾２、第
    ６区域は４×１０＾１＾２〜４×１０＾１＾３原子／ｃ
    ｍ＾２、第７区域は３×１０＾１＾２〜３×１０＾１＾
    ３原子／ｃｍ＾２、第８区域は２×１０＾１＾２〜２×
    １０＾１＾３原子／ｃｍ＾２、第９区域は１×１０＾１
    ＾２〜１×１０＾１＾３原子／ｃｍ＾２とするようにし
    たことを特徴とする特許請求の範囲第５項記載の半導体
    装置の製造方法。
JP60181920A 1984-08-21 1985-08-21 プレーナ接合を有する半導体装置の製造方法 Expired - Fee Related JPH0793312B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT6616A/84 1984-08-21
IT8406616A IT1214805B (it) 1984-08-21 1984-08-21 Spositivi a semiconduttore con giunprocesso per la fabbricazione di dizioni planari a concentrazione di carica variabile e ad altissima tensione di breakdown

Publications (2)

Publication Number Publication Date
JPS6159868A true JPS6159868A (ja) 1986-03-27
JPH0793312B2 JPH0793312B2 (ja) 1995-10-09

Family

ID=11121466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60181920A Expired - Fee Related JPH0793312B2 (ja) 1984-08-21 1985-08-21 プレーナ接合を有する半導体装置の製造方法

Country Status (5)

Country Link
US (1) US4667393A (ja)
JP (1) JPH0793312B2 (ja)
FR (1) FR2569495A1 (ja)
GB (1) GB2163597A (ja)
IT (1) IT1214805B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000516767A (ja) * 1996-07-16 2000-12-12 エービービー リサーチ リミテッド 電圧吸収エッジを有するｐｎ接合を含むＳｉＣ半導体装置
JP2001077347A (ja) * 1999-07-21 2001-03-23 Intersil Corp 半導体デバイスのエッジパシベーション用の二つの傾斜を有する接合終端拡張
US9153443B2 (en) 2011-04-05 2015-10-06 Mitsubishi Electric Corporation Semiconductor device and method of fabricating same

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0262356B1 (de) * 1986-09-30 1993-03-31 Siemens Aktiengesellschaft Verfahren zur Herstellung eines pn-Übergangs hoher Spannungsfestigkeit
IT1215024B (it) * 1986-10-01 1990-01-31 Sgs Microelettronica Spa Processo per la formazione di un dispositivo monolitico a semiconduttore di alta tensione
IT1221587B (it) * 1987-09-07 1990-07-12 S G S Microelettronics Spa Procedimento di fabbricazione di un dispositivo integrato monolitico a semiconduttore avente strati epitas siali a bassa concentrazione di impurita'
USRE35642E (en) * 1987-12-22 1997-10-28 Sgs-Thomson Microelectronics, S.R.L. Integrated high-voltage bipolar power transistor and low voltage MOS power transistor structure in the emitter switching configuration and relative manufacturing process
IT1217323B (it) * 1987-12-22 1990-03-22 Sgs Microelettronica Spa Struttura integrata di transistor bipolare di potenza di alta tensione e di transistor mos di potenza di bassa tensione nella configurazione"emitter switching"e relativo processo di fabbricazione
US5011784A (en) * 1988-01-21 1991-04-30 Exar Corporation Method of making a complementary BiCMOS process with isolated vertical PNP transistors
US4999684A (en) * 1988-05-06 1991-03-12 General Electric Company Symmetrical blocking high voltage breakdown semiconducotr device
US4927772A (en) * 1989-05-30 1990-05-22 General Electric Company Method of making high breakdown voltage semiconductor device
US5246871A (en) * 1989-06-16 1993-09-21 Sgs-Thomson Microelectronics S.R.L. Method of manufacturing a semiconductor device comprising a control circuit and a power stage with a vertical current flow, integrated in monolithic form on a single chip
JPH07501181A (ja) * 1991-10-23 1995-02-02 マイクロユニティ　システムズ　エンジニアリング，インコーポレイテッド ベータ特性とパンチスルー特性を改良したバイポーラジャンクショントランジスタ
DE69324003T2 (de) * 1993-06-28 1999-07-15 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania Bipolar-Leistungstransistor mit hoher Kollektor-Durchbrucksspannung und Verfahren zu seiner Herstellung
DE69331052T2 (de) * 1993-07-01 2002-06-06 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania Integrierte Randstruktur für Hochspannung-Halbleiteranordnungen und dazugehöriger Herstellungsprozess
US5448104A (en) * 1993-07-17 1995-09-05 Analog Devices, Inc. Bipolar transistor with base charge controlled by back gate bias
US5426325A (en) * 1993-08-04 1995-06-20 Siliconix Incorporated Metal crossover in high voltage IC with graduated doping control
US5633180A (en) * 1995-06-01 1997-05-27 Harris Corporation Method of forming P-type islands over P-type buried layer
US5869371A (en) * 1995-06-07 1999-02-09 Stmicroelectronics, Inc. Structure and process for reducing the on-resistance of mos-gated power devices
EP0757382B1 (en) * 1995-07-31 2005-09-28 STMicroelectronics S.r.l. High voltage semiconductor monolithic device with integrated edge structure and corresponding manufacturing process
US5967795A (en) * 1995-08-30 1999-10-19 Asea Brown Boveri Ab SiC semiconductor device comprising a pn junction with a voltage absorbing edge
SE9700156D0 (sv) * 1997-01-21 1997-01-21 Abb Research Ltd Junction termination for Si C Schottky diode
KR100248115B1 (ko) * 1997-05-20 2000-03-15 김덕중 필드 플레이트를 채용한 전력용 반도체소자 및 그 제조방법
US5930660A (en) * 1997-10-17 1999-07-27 General Semiconductor, Inc. Method for fabricating diode with improved reverse energy characteristics
DE19816448C1 (de) 1998-04-14 1999-09-30 Siemens Ag Universal-Halbleiterscheibe für Hochspannungs-Halbleiterbauelemente, ihr Herstellungsverfahren und ihre Verwendung
EP1011146B1 (en) 1998-12-09 2006-03-08 STMicroelectronics S.r.l. Method of manufacturing an integrated edge structure for high voltage semiconductor devices
JP2000252456A (ja) * 1999-03-02 2000-09-14 Hitachi Ltd 半導体装置並びにそれを用いた電力変換器
CN1223008C (zh) * 2001-02-21 2005-10-12 三菱电机株式会社 半导体器件及其制造方法
US7033950B2 (en) * 2001-12-19 2006-04-25 Auburn University Graded junction termination extensions for electronic devices
EP1635397A1 (en) 2004-09-14 2006-03-15 STMicroelectronics S.r.l. Integrated high voltage power device having an edge termination of enhanced effectiveness
DE102005004355B4 (de) * 2005-01-31 2008-12-18 Infineon Technologies Ag Halbleitereinrichtung und Verfahren zu deren Herstellung
US7541660B2 (en) * 2006-04-20 2009-06-02 Infineon Technologies Austria Ag Power semiconductor device
US8106487B2 (en) 2008-12-23 2012-01-31 Pratt & Whitney Rocketdyne, Inc. Semiconductor device having an inorganic coating layer applied over a junction termination extension
US20220157951A1 (en) * 2020-11-17 2022-05-19 Hamza Yilmaz High voltage edge termination structure for power semicondcutor devices and manufacturing method thereof

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1073560A (en) * 1964-12-28 1967-06-28 Gen Electric Improvements in semiconductor devices
US3551760A (en) * 1966-03-28 1970-12-29 Hitachi Ltd Semiconductor device with an inversion preventing layer formed in a diffused region
DE1764908B2 (de) * 1968-08-31 1972-03-30 Telefunken Patentverwertungsgesellschaft Mbh, 7900 Ulm Verfahren zur herstellung einer halbleiteranordnung
US3697829A (en) * 1968-12-30 1972-10-10 Gen Electric Semiconductor devices with improved voltage breakdown characteristics
CA932072A (en) * 1970-12-23 1973-08-14 J. Kannam Peter High frequency planar transistor employing highly resistive guard ring
IN144488B (ja) * 1974-02-11 1978-05-06 Rca Corp
US4099998A (en) * 1975-11-03 1978-07-11 General Electric Company Method of making zener diodes with selectively variable breakdown voltages
US3997367A (en) * 1975-11-20 1976-12-14 Bell Telephone Laboratories, Incorporated Method for making transistors
DE2619663C3 (de) * 1976-05-04 1982-07-22 Siemens AG, 1000 Berlin und 8000 München Feldeffekttransistor, Verfahren zu seinem Betrieb und Verwendung als schneller Schalter sowie in einer integrierten Schaltung
JPS5368581A (en) * 1976-12-01 1978-06-19 Hitachi Ltd Semiconductor device
DE2706623A1 (de) * 1977-02-16 1978-08-17 Siemens Ag Mis-fet fuer hohe source-drain-spannungen
JPS53118982A (en) * 1977-03-28 1978-10-17 Seiko Instr & Electronics Ltd Electrostatic induction transistor logic element
US4198250A (en) * 1979-02-05 1980-04-15 Intel Corporation Shadow masking process for forming source and drain regions for field-effect transistors and like regions
US4393575A (en) * 1979-03-09 1983-07-19 National Semiconductor Corporation Process for manufacturing a JFET with an ion implanted stabilization layer
US4356623A (en) * 1980-09-15 1982-11-02 Texas Instruments Incorporated Fabrication of submicron semiconductor devices
DE3219888A1 (de) * 1982-05-27 1983-12-01 Deutsche Itt Industries Gmbh, 7800 Freiburg Planares halbleiterbauelement und verfahren zur herstellung
US4443931A (en) * 1982-06-28 1984-04-24 General Electric Company Method of fabricating a semiconductor device with a base region having a deep portion
US4473941A (en) * 1982-12-22 1984-10-02 Ncr Corporation Method of fabricating zener diodes
GB2134705B (en) * 1983-01-28 1985-12-24 Philips Electronic Associated Semiconductor devices
US4551909A (en) * 1984-03-29 1985-11-12 Gte Laboratories Incorporated Method of fabricating junction field effect transistors
IT1202311B (it) * 1985-12-11 1989-02-02 Sgs Microelettronica Spa Dispositivo a semiconduttore con una giunzione piana a terminazione auto passivante

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000516767A (ja) * 1996-07-16 2000-12-12 エービービー リサーチ リミテッド 電圧吸収エッジを有するｐｎ接合を含むＳｉＣ半導体装置
JP2009044177A (ja) * 1996-07-16 2009-02-26 Cree Inc 電圧吸収エッジを有するｐｎ接合を含むＳｉＣ半導体装置
JP2013062545A (ja) * 1996-07-16 2013-04-04 Cree Inc 電圧吸収エッジを有するｐｎ接合を含むＳｉＣ半導体コンポーネント
JP2001077347A (ja) * 1999-07-21 2001-03-23 Intersil Corp 半導体デバイスのエッジパシベーション用の二つの傾斜を有する接合終端拡張
US9153443B2 (en) 2011-04-05 2015-10-06 Mitsubishi Electric Corporation Semiconductor device and method of fabricating same

Also Published As

Publication number Publication date
IT8406616A0 (it) 1984-08-21
US4667393A (en) 1987-05-26
JPH0793312B2 (ja) 1995-10-09
GB2163597A (en) 1986-02-26
IT1214805B (it) 1990-01-18
FR2569495A1 (fr) 1986-02-28
GB8518801D0 (en) 1985-08-29

Similar Documents

Publication Publication Date Title
JPS6159868A (ja) プレーナ接合を有する半導体装置の製造方法
US7271067B2 (en) Voltage sustaining layer with opposite-doped islands for semiconductor power devices
US5985708A (en) Method of manufacturing vertical power device
US5374844A (en) Bipolar transistor structure using ballast resistor
JPH07106573A (ja) 高電圧デバイス及びその製造方法
CN102903633A (zh) 用于制备阳极短路的场阑绝缘栅双极晶体管的方法
JP2003101022A (ja) 電力用半導体素子
KR100858154B1 (ko) 웨이퍼 및 웨이퍼 제조 공정
EP0426252A2 (en) A semiconductor device and method of manufacturing a semiconductor device
US6043112A (en) IGBT with reduced forward voltage drop and reduced switching loss
CN113646898A (zh) 用于宽带隙超结功率器件的结终端的系统和方法
JPH0521448A (ja) 半導体装置の製造方法
US3277351A (en) Method of manufacturing semiconductor devices
US5858855A (en) Semiconductor substrate, process for production thereof, and semiconductor device
CN111430305A (zh) 一种制作静电放电保护器件的方法及静电放电保护器件
JPS6081864A (ja) ラテラル型トランジスタ
JPH10335630A (ja) 半導体装置及びその製造方法
US4337475A (en) High power transistor with highly doped buried base layer
KR19980064351A (ko) 수직형 및 수평형 바이폴라 트랜지스터를 구비한 반도체 장치
JPS61259501A (ja) サ−ジ吸収素子
JPS6379366A (ja) 半導体装置の製造方法
KR100275755B1 (ko) 고전력 바이폴라트랜지스터 및 그 제조방법
JPS6174361A (ja) 埋め込み抵抗半導体装置
CN114284148A (zh) 一种微沟槽栅igbt正面的制作方法
KR940007454B1 (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees