JPS61259501A - サ−ジ吸収素子 - Google Patents

サ−ジ吸収素子

Info

Publication number
JPS61259501A
JPS61259501A JP60100400A JP10040085A JPS61259501A JP S61259501 A JPS61259501 A JP S61259501A JP 60100400 A JP60100400 A JP 60100400A JP 10040085 A JP10040085 A JP 10040085A JP S61259501 A JPS61259501 A JP S61259501A
Authority
JP
Japan
Prior art keywords
semiconductor region
region
semiconductor
voltage
surge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60100400A
Other languages
English (en)
Other versions
JPH0777268B2 (ja
Inventor
豊 林
正明 佐藤
吉原 弘章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Sankosha Co Ltd
Original Assignee
Agency of Industrial Science and Technology
Sankosha Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology, Sankosha Co Ltd filed Critical Agency of Industrial Science and Technology
Priority to JP60100400A priority Critical patent/JPH0777268B2/ja
Publication of JPS61259501A publication Critical patent/JPS61259501A/ja
Priority to US07/488,457 priority patent/US5083185A/en
Publication of JPH0777268B2 publication Critical patent/JPH0777268B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業りの利用分野〉 本発明は、′市やスインチング・サージ等、各種サージ
星回に基く異常電圧から゛市気回路系を保護するための
サージ吸収素子に関し、特にAンチスルー現象を利用し
たサージ吸収素f−+こ関する。
〈従来の技術〉 サージ吸収素rとは、“降伏市月ゾとtllばれる規定
電圧(IM以1−の1gi電圧か印加されたとき、以降
の過程において自身の内に等価的な低インピーダンス電
流線路を形成することにより、その高電圧に件う大°市
流を吸収し、素−r両端電圧を 一定′屯圧伯以下にク
ランプして、保護すべき゛屯気回路系にそうした異常′
電圧の影響が及ばないようするものを古うか、従来1こ
おいて山場に供されているもののほとんどは、その動作
メカニズムが雪崩(なだれ)降伏原J4vによるもので
あった。
すなわち、pn接合によるタイオード構造またはトラン
ジスタのタイオード接続構造に逆バイアスを印加したと
きの雪崩降0、′電圧をしてサージ吸収素f−としての
降伏電圧を規定していた。
〈発明が解決しようとする問題点〉 従来の雪崩降伏原理によるサージ吸収素子においては、
上記のように、その雪崩降伏′電圧そのものが、サージ
吸収素子としての特性を云々する場合に使われる“降伏
電圧パを直接に規定するものとなる。
しかし 力、こうした従来素子番こおける雪崩降伏゛電
圧は、pn接合を形成する内領域の中、高比抵抗側を形
成する一方の半導体領域、従って 一般に゛14導体基
板の不純物濃度の如何により、略(一義的に定まってし
まう。
そのため、こうした従来の雪崩降伏型サージ吸収東rで
は、同一の不純物濃度の半導体基板を用いる限り、その
降伏電圧を任意に変えることはできないか、極めて難し
く、異なる降伏電圧の製品を(iJようとするなら、そ
れに応して不純物濃度の異なった半導体基板を用いねば
ならない。
こう[7たことは、それ自体、極めて不合理であるばか
りでなく、降伏電圧を変えると接合容量や直列抵抗等、
降伏電圧以外のその他の電気的特性も変わってしまうこ
とになる。換言すれば、接合容量や直列抵抗等を降伏電
圧と独立には設δ(できないのである。
また逆に考えれば、こうした従来素子では、意図的な場
合に限らず、例え各ロフト毎には製作公差の範囲内にあ
るとは言え、異なるロント間では始めから不純物濃度に
パラ伺きのある半導体基板が供給されてきたような場合
に1寸、しかもそれが予め分かっていたにしても、簡?
林にはこれを修ifする術がなく、従ってその結果は、
製品として完成された後のサージ吸収素子の降伏電圧に
関するロント間変動乃至パライ・1きとして、そのまま
IF直に反映されてしまうことになる。
さらにはまた、この種従来の雪崩降伏型サージ吸収素子
では、実際の物理的な構造]−においても制約を生むこ
とが多い。
というのも、この種サージ吸収素子において第一半導体
領域内への不純物拡散等により第二半導体領域を埋設的
に形成した場合、雪崩降伏は−・般にその接合両端の電
界集中部分から起き易く、仮にそのようになると、降伏
後の入力端子クランプ時において接合の全面積部分に亘
り均一に1rf、流を流すことが極めて難しくなるから
である。
これら欠点に加うるに、上記従来素子では、降伏後の入
力電圧クランプ時において、素子両端電圧(クランプ電
圧)がそれほどに低くはならないという欠点もある。雪
崩降伏型の場合、むしろ、クランプ電圧の方が雪崩降伏
を生起し始めた降伏電圧よりも高くなる。
そのため、降伏後、素子内にて消費される電力は、絶対
値において相当に高いこのクランプ電圧と吸収電流との
積になり、結果として素子に多大な発熱をもたらす。こ
れは言い換えれば、熱容蓋の観点からして、素子に許容
できる吸収電流にかなりな制限を生むことを意味する。
本発明は以]二のような従来の実情にかんがみて成され
たもので、用いる半導体基板の不純物濃度乃至抵抗率や
厚味の如何に拘らず、相当程度以上の幅で設計性良く任
意の降伏電圧が得られ、従ってまた、降伏電圧の如何に
よらず、接合容量や直列抵抗等、その他の電気的特性を
独立に設計することもでき、しかもサージ吸収時には、
クランプ電圧を降伏電圧に比し、十分に低電圧化させ、
もって大きな吸収電流をも流し得るサージ吸収素子を提
供せんとするものである。
〈問題点を解決するための手段〉 上記目的を達成するため、本発明においては、従来の雪
崩降伏型に代え、新たな動作原理としてパンチスルー現
象を導入し、下記構成によるパンチスルー型のサージ吸
収素子を提供する。
l) 半導体基板自体として形成されるか、または該半
導体基板に対して分離的に形成された第一導電型の第一
半導体領域と; 該第一半導体領域の上下両表面の中、一方の表面側に形
成され、上記第−導電型とは逆導電型であって1皿配給
一半導体領域との間でpn接合ダイオードを形成する第
二の半導体領域と;上記第一半導体領域とは反対側から
上記第二半導体領域に接触することにより、該第一半導
体領域との間の離間距離をして上記第二半導体領域の実
効厚味を規定する第三領域と;上記第一半導体領域の上
記上下両表面の中、上記一方に対向する他方の表面側に
形成され、上記第一半導体領域と注入接合を形成する第
四領域と; から成り、ト記pn接合ダイオードへの逆バイアスで生
ずる空乏層が上記第三領域に到達したときに生ずる上記
第一半導体領域と上記第三領域との間のパンチスルーに
よりサージ電流を吸収することを特徴とするサージ吸収
素子。
2)半導体基板自体として形成されるか、または該半導
体基線に対して分離的に形成された第一導電型の第一半
導体領域と; 該第一半導体領域の上下両表面の中、一方の表面側に形
成され、上記第一導電型とは逆導電型であって上記第一
半導体領域との間で第一のpn接合ダイオードを形成す
る第二の半導体領域と; 上記第一半導体領域とは反対側から上記第二半導体領域
に接触することにより、該第一半導体領域との間の離間
距離をして上記第二半導体領域の実効厚味を規定する第
三領域と;上記第一半導体領域の上記上下両表面の中、
上記一方に対向する他方め表面側に形成ぎれ、E配給−
・導電型とは逆導電型セあって上記第一半導体領域との
間で上記第一のpn接合ダイオードとは逆向きの第二の
pn接合ダイオードを形成する第四の半導体領域と; 上記第一半導体領域とは反対側からに足温四半導体領域
に接触することにより、該第一半導体領域との商の離間
距離をして−に足温四半導体領域の実効厚味を規定する
第五領域と;から成り、上記第一、第一の二つのpn接
合ダイオードのいづ□れか・力への逆バイアスで生ずる
□空乏層が対応する上記第三領域または第五領域のいづ
れか一方に到達したときに生ずる上記第一半導体領域と
上記第三領域または上記第一半導体領域と上記第五領域
との間のパンチスルーによりサージ電流を吸収するεと
を特徴とするサージ吸収素子。
〈作 用゛) 上記第一発明のサージ吸収素子においては、第一の半導
体領域と第二の半導体領域とにより構成されるpn接合
ダイオードに逆バイアスが印加されると、当該接合に生
成される空乏層は、第・半導体領域に向けて伸びると同
時に、第三の領域に向けても伸びていく。
そしてこの空乏層が印加電圧の大きさに応して伸ひ続け
、やがて第一ミ領域にまで達すると、第一゛1′8導体
領域と当該第三領域との間でパンチスルーが起こり、こ
の電流経路を介してサージ′市流が吸収ネれ始める。こ
のパンチスルー動作開始電圧か、第2図中において降伏
電圧と1.て示されたものである。
しかるに、この吸収電流は、第四領域から第一゛1′−
導体領域に至る経路で流れるため、要旨構成中に記した
ように、当該第四領域が第一半導体領域に対して少数キ
ャリアを注入し得る注入接合を形成する材ネ゛1(例え
ば第一半導体領域とは逆導電型の半導体とかシリケイト
、さらにはまた第一半導体領域かp型である場合には電
r注大のof能な金属等)から構成されている限り、当
該第四領域から第 平導体領域内へ少数キャリアの注入
が起こり、従って例え、外部端子を介し、第二半導体領
域と第三領域とが電気的に短絡されていても、当該少数
キャリアか第一半導体領域に流れ込んだ結果として、第
一、半導体領域には電圧降ドが生し、第三領域から第一
、半導体領域に対してキャリアの注入が起こる。
こうしたキャリア注入過程が繰返されていきなから、や
がてのことに第2図中にブレーク・オーバ′市流として
示された仙以」−の大きさの゛電流が流れると、正帰還
現象を介し、素fの両端′電圧、すなわちクランプ電圧
は極端に低゛市圧となる。
そのため、本発明のサージ吸収素rでは、素子の発熱を
抑えながら大きな電流の吸収が口f能となる。
なお、ブレーク・オーバ電流を呈する′電圧をブレーク
・オーバ電圧と呼ぶことができ、−・般にこのブ1/−
り・オーバ′市圧は、第2図に小されるように降伏電圧
よりは高くなる。
従って、本発明素子の初期動作から電圧クランプまでの
素子両端の電圧履歴を追うと、サージ印加に伴い、それ
が降伏゛重圧以上であればパンチスルー動作を開始し、
吸収電流がブレーク・オーバ1、 1 ゛電流に全るまでは素−r肉端電圧はいく分かIJJす
るが、 ・Iでもブレーク・オーバ電流を越えると、当
該ブレーク・オーバ電圧から極端に値の低いクランプ電
圧に移る。
」−記ブレーク・オーバ電流の値は、第べ甲、導体領域
の抵抗や第三領域と第一半導体領域に対する形状の如何
により決められ、また第四領域の第一半導体領域に対す
る形状、さらには、後述するように第−甲・導体領域が
直接に外部端子に接続されている場合には、当8に第一
半導体領域の抵抗と第四領域近傍の形状の如何によって
も決めることができる。
−”方、パンチスルー動作を開始せしめる降伏電圧につ
いて考えると、本発明サージ吸収素tでは、第一半導体
領域に対し、その反対側で第二半導体領域に接する第三
半導体領域の高さ位置をどの程度に設定するか、換言す
れば中間の第二半導体領域の実効厚味をどの程度に設定
するかにより、第一、第三領域間のパンチスルー電圧、
つまりは当該降伏電圧を任意に変更、制御できるものと
なる。
例えば中間の第二半導体領域の実効厚味を厚く設定した
場合には、他の条件が同一であれば生成した空乏層が第
三領域にまで伸びるにはより大きな逆方向バイアスが必
要となり、これは結局、素子が降伏する降伏電圧を高め
たことになるし、逆に中間の第二半導体領域の実効厚味
を薄く設定すれば、生成した空乏層は比較的低い印加電
圧でも容易に第三領域に到達することになるから、降伏
′電圧を低目に設定したことになる。
勿論、こうした降伏電圧は、中間の第二半導体領域の不
純物濃度によっても制御し得るが、いづれにしても、L
記のことからすれば、本発明によった場合、第一半導体
領域として適当な市販の半導体基板ウェハをそのまま用
いても、そしてまた回一種類の半導体基板を出発部材と
しても、任意所望の降伏電圧のサージ吸収素子を得られ
ることが分かる。
また、第一半導体領域の実効厚味の制御とその不純物濃
度の制御とを適当に操作すれば、降伏電圧の如何に対し
て接合容量や直列抵抗を独立にも設ハ1できるようにな
る。
さらに、半導体基板そのもの、乃至半導体基板に分離的
に形成された第一半導体領域に対し、順次に第一半導体
領域、第三領域を形成していく手法自体は、既存のエピ
タキシャル成長技術によっても良いし、イオン打込み、
選択拡散等々によっても良いが、いづれによるにしても
、第二半導体領域の実効厚味とか不純物濃度の制御は、
現在の技術でも極めて高いものが得られるから、結局は
本発明により作成されるサージ吸収素子は、要すればそ
の精度を極めて高いものとすることができる。
構造的な観点からしても、第一半導体領域の実効厚味は
第一領域の厚味とは無関係に薄く設定できるから、第一
半導体領域としては市販の半導体基板ウェハに何等特殊
な前加」ニを施さず、厚いままにそのまま用いることも
でき(その方が一般的でもある)、従って工程の増加を
招かず、物理的な強度低下も招かないで済むし、一つの
半導体基板内に本発明素子を複数個、形成することもで
き、集積化が容易な効果もある。
また、上記原理から顕かなように、第二半導体領域と第
三領域とは外部端子において同一の電位に置いて良く、
従って外部への引き出しも同一の引き出し端子から行な
って差支えない。しかし逆に、各専用の端子から独立に
引き出せるようにし、これら両端子間に適当なバイアス
を掛けるようにしても良く、このようにすれば、素子完
成後乃至素子実動下にあっても、このバイアス電圧の変
更調整により、パンチスルー電圧、すなわちサージ吸収
素子としての降伏電圧を可変にすることができる。
なお、上記した所から顕かなように、降伏電圧の変更に
ともなってブレーク・オーバ電圧も当然に変化する。
上記第一発明に対して、第二発明は、両極性のサージ電
流をも吸収可能としたものである。
すなわち、第四領域が半導体に限定されたものとしてこ
れを第一発明における第二半導体領域和当の領域と考え
、同様に第五領域を第−発明中の第三領域相当の領域と
考えれば、既述のように第一半導体領域と第二半導体領
域とにより構成された第−発明中におけるpn接合ダイ
オードに相当する第二発明中の第一のpn接合ダイオー
ドにおいて生じ得るパンチスルー現象は、逆極性のサー
ジ電流に関して第一半導体領域と第四半導体領域とで構
成される第二のpn接合ダイオードの逆バイアスの結果
としても同様に生ずることになる。
すなわち、第一半導体領域と第四半導体領域との間の第
二のpn接合ダイオードにてパンチスルーが生起してい
るときには、第二半導体領域が先の第一発明の説明中に
おいて半導体で構成した場合の第四領域がなした機能を
営むことになる。
こうしたことから、第四半導体領域については第二半導
体領域に関しての、そして第五領域については第五領域
に関しての各説明がそのまま単なる読み代えで適用でき
るし、その他の配慮事項についてもまた然りとなる。 
     ・従って、クランプ電圧が十分に低いとか、
降伏電圧の任意設計性が良い等々、第一発明のサージ吸
収素子が有していた利点は、全く同様に、この第二発明
のサージ吸収素子においても発揮することができる。
〈実 施 例〉 以下、図示する本発明実施例の幾つかにつき詳記する。
勿論、第一発明と第二発明の個々に対してそれぞれの実
施例があるが、すでに述べてきたように、両者は極めて
密接な関連にあるので、互いに参考にすることができる
第1図に示すサージ吸収素子lOは、第一発明による基
本的な実施例の一つであって、半導体基板を第一導電型
の第一半導体領域lとしてそのまま・用い−その上下両
表面の中、一方の表面に順次、第、二半、導体領域2、
第三領域3を二重拡散技術で形成し、他方の表面、すな
わち裏面には、第四領域4を半導体製に選び、これを拡
散技術で形成したもめである。
このような関係において、例えば半導体基板乃至第一半
導体領域lがn型半導体であった場合には、ホウ素等の
適当な不純物の拡散技術により、第 を導体領域2及び
第四V・導体領域4はP型とする。
第一領域3は、パンチスルーを起こした際の1−市垢、
線路の一端部を形成するので、望ま(7くは高りQ′市
率であることが良く、この実施例では高不純物濃度n型
、すなわちn十型領域として第一゛1′、導体領域2内
入の不純物の二Φ二拡散により形成されている。実際に
はこれは高濃度燐拡散等により得ることかできる。
各領域番、′は、それぞれオーミンクな引き出し端rを
伺1.て素子と1.て完成させるが、第一半導体領域2
の引き出L2端子2L7!−第タ:領域3の引き出し端
子3tと11図中、仮想線の線路Lsで示すように、製
作の段階で短絡して置いても良いし、別途に引、冬山し
て置いて使用表側で短絡したり、或いは後述のように適
当なバイアス源を介挿させても良い。
1υ絡^ける場合、実際には線路Lsは、第二半導体領
域2の露出表面と第五領域3の露出表面との■−に一連
に蒸着される等し−(オーミ、りに接触した金属層等で
形成することができる。
ここではまず、両端1’2t、3tがこのように線路L
sで短絡されており、それらと第四半導体領域4の引き
出し端−r−4tとの間にサージ電圧か印加されるもの
として説明する。
このようなサージ吸収素子10においては、すでに作用
のザ1で説明したように、第〜Ct′導体領域lと第一
’P導体領域2との間のpn接合に逆バイアスか印加き
れると、それにより生ずる空乏層は第一1′導体領域1
の側へのみならず、第五領域3の側に向けても伸びて行
く。
従って、端r−2t、3tど嬬r−4を間にザ・−ジ゛
電圧が印加され、それか1.記pn接合に逆バイアスを
印加する位相で相当程度に大きいものであると、当該空
乏層の上刃端部が第三領域3に達することか起こり得る
この状態か、第一半導体領域lと第一ミ領域3との間で
のパンチスルー状態の開始であり、大電流を流し得る低
インピータンス状態、乃至木サージ吸収素r−とじての
陵伏状態の始まりとなる。この開始点は第2図中にあっ
て市川軸トに降伏電圧として小しである。
こうした降伏開始状態が其現すると、端子2t。
3tと端r−4を間にサージ電流が流れ出し、第四半導
体領域4から止孔が第一半導体領域]に注入され、それ
が第 !4’=導体領域2で収集されて外部端r−2t
を合し、外部電流(素子電流)となる。
従って、第ヨー、領域3と第一半導体領域1とに挟まれ
た第一゛f−導体領域2の抵抗と、1−記電流の積が、
領域2,3で構成されるpn接合タイオードの1叫力向
電圧に等しくなったときに、今度は第三領域3から′市
f−が第二半導体領域2に注入され、これが14L流の
増大を招き、再びまた第四半導体領域4から1[一孔の
注入が行なわれるという正帰還現象が生ずる。
このような正帰還現象が起こり始める電流値がこれまで
述へてきたブレーク・オーバ電流であり、このときの素
子両端電圧(外部端子4t 、 3を間電圧)がブレー
ク・オーバ電圧となる。
すでに記したように、このブレーク・オーバ電圧は、降
伏市J11よりはいく分か大きな伯となるが、−一−1
,11帰還が起こり始めると、素子両端′電圧は著しく
低い値に葛移する。この伯は第2図中にあってクランプ
′電圧として示されているか、札体的には吸収電流と各
部の直列抵抗との積に、pn接合の順方向電圧一つ分を
加えた値に略1″等しい。
このようなメカニズムから理解されるように、本発明の
サージ吸収素子10は、サージが印加されていないとき
には高い降伏電圧を維持して素子内に流れる電流を最少
限度に抑え、本素子により無駄に電力が消費されるのを
妨げる電力で、一旦、降伏電圧以上にサージが印加きれ
ると、間もなく極めて低いクランプ電圧を呈12、もっ
て大電流を吸収して後続の回路系を確実に保護するよう
になる。
このような動作をなす本サージ吸収素子1oにおける降
伏゛電圧は、第一半導体領域lの抵抗率乃至不純物濃度
のみならず、第一・半導体領域lと第三領域3との間の
離間距離で規定される第二半導体領域2の実効厚味Dt
の如何、及びあるいは不純物S度の如何によってパンチ
スルー電圧が制御できることにより、かなりに広い設ル
(幅内で任意に設定することができる。実際にも本出願
人の実験によれば、この設計幅は、数ボルトから数百ポ
ルトまでの極めて広範な範囲に及ぶものであることが確
かめられている。
第1図示の実施例の場合は、既述のように、半導体基板
lに対して第二半導体領域2及び第三領域3を一重拡散
技術で作成する場合を示しているが、このような場合に
は、当該第二半導体領域2の実効厚味旧は、第二半導体
領域2の形成後、その表面からの第三領域形成用不純物
の拡散深さDdを制御することにより、直接に制御され
るものとなる。すなわち、二重拡散技術による場合には
、第一半導体領域に対する第三領域3の高さ位置の変動
乃至変更設定は、直接に第二半導体領域2の実効厚味D
tを変更するものとなる。
一方、第二半導体領域2、及び第三領域3をエピタキシ
ャル成長技術により形成した場合には、当該第二半導体
領域2の実効厚味口tは当該エピタキシィにおける諸条
件に基いて決定される成長膜厚自体により規定されるの
が一般的であるが、その場合にも実際上、第三領域3の
存在がパンチスルーに関する実効厚味Dtを規定してい
ることに変わりはない。
そして、拡散技術による場合もエピタキシィによる場合
も、第二半導体領域2の実効厚味Dtの制御は、既存の
技術をしても極めて高い精度で制御できるから、結局、
本発明によるサージ吸収素子は、その降伏電圧を極めて
高い精度で設定できるものとなる。
また同様に、パンチスルー電圧、ひいては本素子の降伏
電圧を規定する他の一要因となる第二半導体領域2の不
純物濃度も、既存の技術をして極めて高い精度で調整、
制御することができる。
」−記はまた、本発明の素子の場合、降伏電圧を設計す
るのに、第二半導体領域2の実効厚味口tと不純物濃度
という、それぞれ設計性の良い、しかも互いには独立の
二つの変数を有していることを意味している。従って、
これら変数を一力のみ使ったり、双方使ってそれぞれ適
当に按配することにより、単に極めて広範な範囲に亘っ
て降伏電圧を設定できるだけでなく、接合容量や直列抵
抗等、その他の電気的特性を降伏電圧と独立に設計する
こともできることが分かる。
勿論、第四半導体領域4についても、不純物拡散、エピ
タキシィ等の従来技術を援用して制御性良く形成するこ
とができるし、またそもそも、既述したように、この第
一発明に限っては、当該第四領域4が第一半導体領域l
に対して少数キャリアを注入し得る注入接合を形成する
材料で形成されていれば足り、図示実施例におけるよう
に、第一半導体領域lと逆導電型の半導体であることに
限らず、シリサイド製とか、さらにはまた第一半導体領
域lがp型である場合には、それに対して電子注入の可
能な金属製とすること等も考えられる。
本発明のサージ吸収素子においては、その原理上、第一
、第三領域間でパンチスルーが起きた後のサージ電流の
電流分布は、比較的均一なものとなる。しかし、なお一
層の均一・性を確保しようとするなら、第3図に示すよ
うな構成を採ることもできる。
すなわち、この第3図示の第一実施例では、半導体基板
乃至第一半導体領域lの表面に形成された逆導電型の第
二半導体領域2に対して形成される第三領域3を、複数
に分割された第三領域要素31 、32 、33 、 
、、、、、、 、3n (図示の場合n=5)の集合か
ら構成しており、各領域要素31〜3nは、共通の引き
出し端子3tから外部に導通を採られるようにしている
こうした構造では、従来の雪崩降伏型素子に見られたよ
うな電界の集中効果はこれを避けることができ、均一な
電流分布を得ることができる。そのためまた、電流容量
も略C素子面積に比例して増大させることができる。
この第3図示の実施例でも、第一実施例について述べた
他の配慮は同様に採用することができる。なお、 ′一
つの端−f2+、3tは、既述し、たよう番こ動作原理
1−、ハj緒できるだけでなく、短絡して用いると過渡
現象を避は得る効果もある。
本発明のような構成のサージ吸収素子では、本来、パン
チスルー現象によって規定されるべき降伏′市ノ1が、
第一′1′導体領域1と第一゛14導体領域2の雪崩降
伏市Jf、に近くなってくると、制御性が悪くなるごと
も考斧られる。
くのような危惧のある時には、第二、″′V導体領域2
の端部の接合で生じ始める雪崩降伏を初期の段階で防ぐ
か抑えるため、後述する第一発明の実施例とL7ての第
4図に小されるように、第一半導体領域2の周囲を囲む
ように第一半導体領域と回。
の−g i重壁のカー1・・リング領域2Gを形1表す
るか、同様に第 発明の第′実施例としての第5図にホ
きねるようζご、第一゛V−導体領域2と第二半導体領
域3との表面に 律に形成されたオーミンク′市極6の
端縁部6aを、絶縁膜8を介して第 ’l′−導体領域
の端部における第 半導体領域との接合を越えるよつに
さらに張り出させると良い。
このようにすれば、第一半導体領域端部における耐昇の
集中を緩和し、実効的に雪崩降伏>a r++を増加さ
せることにより、未発明の思想に即し、パンチスルーに
よってのみの降伏′電圧の設泪性を拡大、改善すること
ができる。
次いで、呂該第4,5図に示される第一発明の実施例に
つき説明する。
この第4,5図に小される′実施例においても、第一〉
1′−導体領域1.第一半導体領域2.第三領域3、第
玉領域賃素31 、32 、33 、 、、、、、、 
、3nについては第1図及び第3図に示された第一発明
に即する実施例におけると同様の構成、形状、配置関係
が適用できる。というよりも、この第二発明の実施例に
おいては、第3図に示されたサージ吸収素子の構成に加
えて、第一半導体領域4内に、第二;領域要素31 、
32 、33 、、、、、.7.3nと実質的に同様な
第f+領域要素51 、52 、53 、 、、、、、
、 、5nが追加されていると考えて良い。
従って、この第4,5図小のサージ吸収素子においては
、端子3tと5tとの間に印加されるサージ’;Ji)
l−の極性#、″地して、パンデスルーを起こすタイオ
ー1ζが第・′!1イ導体領域1と第一半導体領域2に
より構成される第一のダイオードであったり、弟子・n
体領域lと第四半導体領域4とで構成される第 のダイ
オードであったりするが、そのいづれのタイオートにて
パンチスルー現象が生起する番こしろ、その動作メカニ
ズJ・は、すでに第一発明の第 オー導体領域Iと第二
半導体領域2とにより構成されるダイオードに関して説
明したのと全く回しことになる。
換1;ずれば、この第ニー発明に即する実施例としての
サーシ吸収素−rは、両極性のサージ′電圧乃今す−シ
電流に幻12、吸収機能を呈することができる。勿論、
サージ′電圧に対して設計性良く降伏電圧を定め得るこ
と、クランプ電圧を降伏電圧に比して1−分に小さくす
ることができること等々は、第 発明に関して説明され
たサージ吸収素子におけると全く同様である。
第4図に示される実施例と第5図に小される実施例との
相違は、あれば望ましい配慮として、第一″?1′導体
領域及び第四)r導体領域の端部の接合で生じ始める雪
崩降伏を初期の段階で防ぐが抑えるための手段が異なる
だけである。
つまり、第4図小の実施例にあっては、先にも少し述べ
たが、第一半導体領域2と第四半導体領域4の周囲を囲
むように第”1、第四半導体領域と同一の導°屯型のカ
ード・リング領域2G 、 4Gが形成されており、第
5図示の実施例では、第一 〉V、導体領域2と第三半
導体領域3との表面、及び第四半導体領域4と第五領域
5との表面に各・連に形成されたオーミック′市極6,
7のそれぞれの端縁部6a、?aを、絶縁膜8,9を介
して第一半導体領域との接合端部を越えるようにさらに
張り出させている。
なお勿論、第4,5図小の実施例においては、第三、第
五領域3,5はそれぞれ複数の当該領域用の領域要素群
31〜3n 、 51〜5nの集合から構成されている
が、第一発明の第1図に示されている第三領域3に代表
されるように、最も基本的には、これら第]ミ領域3、
第五領域5は、それぞれ単一の領域として形成されてい
ても良い。
これまで述べたきた各実施例に示されるような本発明の
サージ吸収素子の場合、素子完成後、従来の雪崩降伏型
において必要とされていた端面研磨等の付帯処理は原則
としては必要ない。従って、これら既述の各実施例構成
は、一つの半導体基板l内に複数個、同時に作ることが
できる。
もっとも、逆に多数個を集積する必要のないときには、
先に述べた雪崩降伏電圧を増加させるための他の手段と
して、第6図に示すように、第一、第二半導体領域1.
2間の接合端部に相当する部分を、表面に垂直または角
度を持った斜面でエツチングまたは切断処理しても良い
。第6図に示される場合は、本発明の第一発明に相当す
るサージ吸収素子に関してであるが、第二発明のものに
ついても同様の考えを適用することはできる。ただし、
このような簡便な手法によった場合には、切り落とし面
に適当な保護l1l(図示せず)を要するのが普通であ
る。
次いでまた、第一発明の第1図示実施例にて代表して、
本発明サージ吸収素子のさらなる別の使い方につ澤説明
すると、第二半導体領域2と第三領域3とを異なる□端
子2t 、 3tから個別に引き出すようにした場合、
第7図(’A)に示されるように、これら端子2t 、
 3を間に適当なバイアス源vbを挿入すると、パンチ
スルー電圧を外部から制御することも可能となる。
サージ電圧のモデルとして、第三領域用端子3tと第四
半導体領域4の端子4tとの間に接続された高電圧[V
rを考えると、第7図(B)に示されるように、本サー
ジ吸収素子のエネルギ・バンド構造は、サージ電圧が印
加されていないときの実線で示される状態から、サージ
電圧に相当する高電圧Vrが印加されたときには図中、
仮想線で示される状態に変化する。但し、図示の場合は
、以下述べるようにバイアス効果を見るため、サージ電
圧に相当する高電圧源電位が、未だパンチスルーを起こ
す程には至っていない状態で示されている。
この状態においては、バイアス源vbから供給されるバ
イアス電位の極性及び大きyによって、第三領域2と第
三領域3に関し逆バイアスの場合には矢印“曾″で示さ
れるように、順方向バイアスの場合には矢印゛−1′で
示されるように、各々バンド構造が変化する。従って、
当該バイアス電位及びその極性により、サージ吸収素子
としてのパンチスルー電圧は外部から制御できることが
分かる。
こうしたバイアス構成は、第4図や第5図に示される本
発明第二発明のサージ吸収素子において、第二半導体領
域側、第四半導体領域側の両ダイオードに関して共通に
あるいは独立に施すことも勿論できる。
最後に、−例として、本発明の効果を実際の素子におけ
る比較で確認する。
まず、以下に述べる工程により、第1図に示される本発
明のサージ吸収素子に対し、第四半導体領域4のないも
のを比較用として作成した。
抵抗率5Ω−cm、導電型i型、’t x を面、30
0jlll厚のシリコン・ウェハを第一半導体領域lの
出発部材とし、まずその表裏面にfloooAの5i(
h Illを形成した。
その中、裏面のS iQz膜をのみ除去し、高濃度燐拡
散を深さ3t1mに亘るよう、行なった。
次に、、第二半導体領域2の平面形状を規定するため、
表面のシリコン酸化膜に対し所定のパターンに従ってフ
ォト・エツチング工程を適用し、不純物拡散窓を開けた
この拡散窓を介してホウ素を拡散し、その深さが2.5
呻に亘るp型領域を形成した。
新たにウェハ表面、にシリコン酸化膜を形成した後、複
数個の第三領域要素31〜3nの平面形状を規定するた
め、当該シリコン酸化膜に対して所定パターンに即した
フォ・ト・エツチングを施し、複数個の第三領域要素用
の不純物拡散窓を形成した。
この拡散窓から高濃度に燐を拡散し、その深さが1.2
gnに亘るn中型第三領域要素31〜3nの集合から成
・る第三領域3を形成した。従って、これと同時に第二
半導体領域2が形成され、その実効厚味口tは 1.3
JIlnとされた。
その後、第二、第三領域に共通のオーミック・コンタク
トを採るだめのフォト・エツチング、金属薄膜蒸着、そ
のエツチングl−程を経て′電極6乃金端子2t、3t
を形成した。゛Y−導体導体側板側極乃金端−rltも
、1−記金属薄膜蒸着r−程において同時に形成した。
こうしたプロセスによって作成された比較用の勺−シ吸
収素f−の降伏電圧は120vをポし、サージ吸収′市
流は最大300A/c■2まで取れた。
−力、本発明の思想に即する勺−シ吸収素子として、1
.配給玉領域に関するまでの作成」程はト記比較用のサ
ージ吸収素子におけると回しであるが、n型半導体基板
の表側に第四半導体領域としてのP+領域を不純物拡散
によって形成し、金属薄膜蒸着によって′電極乃至端子
4tを形成したサージ吸収素rにおいては、降伏電圧は
121vと略(回しであったが、ブレーク・オー/へ電
流が4^/C腸2です・−シ吸収電流は何と最大+00
00A/ c+*2 も取ることができた。この特性例
を見ても、本発明により設けられた第四半導体領域の働
きは極めて大きいものであることが分かる。
そしてまた、他は1−記と同−条件として、実質的に第
一半導体領域2の実効厚味を規定することになるn+型
第−云領域を形成する際の拡散時間を変化させた所、降
伏″電圧は30Vから170vの間で変化させることが
できた。勿論、この変化幅も最大変化幅ではなく、他の
条件も勘案すれば数ポルI・から数百ポルトに亘る極め
て広範な変化範囲を得ることができることも確認されて
いる。
また、本素子における降伏メカニズムも、[・ンネリン
グや雪崩降伏によらず、確実にパンチスルー現象にのみ
よって制御可能であることも確認された。
なお、ブレーク・オーバ′市流をさらに大きくして、小
さなサージには応答させないようにするには、第二半導
体領域あるいは及び第四を導体領域が金属薄膜に接触す
る面積を大きくするか、第8図に示されるように、第四
半導体領域4を複数の領域要素41 、42 、 、、
、、 、4nの集合から構成し、それら隣接する第四半
導体領域要素間に横力向に挟まれる第一半導体領域部分
11 、 +2 、 、、、、 、 In−1が形成さ
れるようにして、当該第一半導体領域部分II 、 +
2 、 、、、、 、 In−+に対し共通にオーミッ
ク接触する電極を設けて端子1Eとし、同様に第四半導
体領域要素群41 、42 、 、、、、 、4nにも
共通の線路を形成して端一/−4tを引き出し、使用す
ると良い。
いづれにしても、ブレーク・オー/入電流はかなりな範
囲で任意に設計することができる。
〈発明の効果〉 本発明によれば以下列記するように、既存の雪崩降伏型
巣rに比12、各種優れた効果を得ることができる。
(j) ’1′−導体基板乃至半導体ウェハはこの種素
子の各部の部品価額としては最も高価で、扛つ最も融通
の効かない部材であるが、本発明によれば、回−の材料
定数の出発ウェハからも異なる降伏電圧のサージ吸収素
子を得ることができる。
■第二半導体領域及び第三領域の組、また第四半導体領
域と第五領域の組を第一半導体領域に対して同一の側か
ら形成することができるため、降伏電圧の変更及び定め
られた降伏電圧にするための制御が極めて簡単で、珪つ
高精度で行なえる。
■降伏電圧に対して他の゛電気的特性、例えば接合容量
とか直列抵抗等は独立に設計することができ、従って例
えば、異なる降伏′電圧でも他の電気的特性は略ぐ同様
とすることもできる。
[株]共通の半導体基板内に複数の素子を集積化するこ
とも容易である。
■大電流領域では降伏電圧よりもさらに端子電圧(クラ
ンプ’lt fE )が大きく低減化する設計原理を有
するので、極めて大きなサージ電流をも吸収することが
でき、回路系の保護に関して極めて高い能力を有する。
(φ第二発明によった場合には、上記効果に加え、両極
性のサージ電流を吸収することができる。
【図面の簡単な説明】
第1図は本発明の第一発明に従う第一実施例の概略構成
図、第2図は第1図示実施例の動作特性図、第3図は第
一発明に従う第二実施例の概略構成図、第4図及び第5
図は、本発明の第二発明に従う各実施例の概略構成図、
第6図は本発明サージ吸収素子における雪崩降伏電圧の
影響をなくすための一例の説明図、第7図は本発明サー
ジ吸収素子の特殊な使い方の一例の説明図、第8図は第
一発明に従うサージ吸収素子の更に他の改変例の概略構
成図、である。 図中、lは第一半導体領域乃至半導体基板、2は第二半
導体領域、3は第五領域、31〜3nは第三領域要素、
4は第四半導体領域、4l−4nは第四半導体領域要素
、5は第五領域、51〜5nは第五領域要素、2G、4
Gはガード・リング、10は全体としての本発明サージ
吸収素子、である。 第3図 第4図 2鴇、、js  (3を 第5図 第6図 履−4t !−Φ→ 区 ト 転 官庁手続 手続補正書(自発) 昭和61年3月18日

Claims (1)

  1. 【特許請求の範囲】 1)半導体基板自体として形成されるか、または該半導
    体基板に対して分離的に形成された第一導電型の第一半
    導体領域と; 該第一半導体領域の上下両表面の中、一方の表面側に形
    成され、上記第一導電型とは逆導電型であって上記第一
    半導体領域との間でpn接合ダイオードを形成する第二
    の半導体領域と;上記第一半導体領域とは反対側から上
    記第二半導体領域に接触することにより、該第一半導体
    領域との間の離間距離をして上記第二半導体領域の実効
    厚味を規定する第三領域と; 上記第一半導体領域の上記上下両表面の中、上記一方に
    対向する他方の表面側に形成され、上記第一半導体領域
    と注入接合を形成する第四領域と; から成り、上記pn接合ダイオードへの逆バイアスで生
    ずる空乏層が上記第三領域に到達したときに生ずる上記
    第一半導体領域と上記第三領域との間のパンチスルーに
    よりサージ電流を吸収することを特徴とするサージ吸収
    素子。 2)半導体基板自体として形成されるか、または該半導
    体基板に対して分離的に形成された第一導電型の第一半
    導体領域と; 該第一半導体領域の上下両表面の中、一方の表面側に形
    成され、上記第一導電型とは逆導電型であって上記第一
    半導体領域との間で第一のpn接合ダイオードを形成す
    る第二の半導体領域と; 上記第一半導体領域とは反対側から上記第二半導体領域
    に接触することにより、該第一半導体領域との間の離間
    距離をして上記第二半導体領域の実効厚味を規定する第
    三領域と; 上記第一半導体領域の上記上下両表面の中、上記一方に
    対向する他方の表面側に形成され、上記第一導電型とは
    逆導電型であって上記第一半導体領域との間で上記第一
    のpn接合ダイオードとは逆向きの第二のpn接合ダイ
    オードを形成する第四の半導体領域と; 上記第一半導体領域とは反対側から上記第四半導体領域
    に接触することにより、該第一半導体領域との間の離間
    距離をして上記第四半導体領域の実効厚味を規定する第
    五領域と; から成り、上記第一、第二の二つのpn接合ダイオード
    のいづれか一方への逆バイアスで生ずる空乏層が対応す
    る上記第三領域または第五領域のいづれか一方に到達し
    たときに生ずる上記第一半導体領域と上記第三領域また
    は上記第一半導体領域と上記第五領域との間のパンチス
    ルーによりサージ電流を吸収することを特徴とするサー
    ジ吸収素子。
JP60100400A 1985-02-15 1985-05-14 サ−ジ吸収素子 Expired - Lifetime JPH0777268B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP60100400A JPH0777268B2 (ja) 1985-05-14 1985-05-14 サ−ジ吸収素子
US07/488,457 US5083185A (en) 1985-02-15 1990-02-26 Surge absorption device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60100400A JPH0777268B2 (ja) 1985-05-14 1985-05-14 サ−ジ吸収素子

Publications (2)

Publication Number Publication Date
JPS61259501A true JPS61259501A (ja) 1986-11-17
JPH0777268B2 JPH0777268B2 (ja) 1995-08-16

Family

ID=14272932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60100400A Expired - Lifetime JPH0777268B2 (ja) 1985-02-15 1985-05-14 サ−ジ吸収素子

Country Status (1)

Country Link
JP (1) JPH0777268B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5371385A (en) * 1990-11-29 1994-12-06 Agency Of Industrial Science & Technology Surge protection device
US5376809A (en) * 1990-11-28 1994-12-27 Agency Of Industrial Science & Technology, Ministry Of International Trade & Industry Surge protection device
US5486709A (en) * 1992-03-27 1996-01-23 Agency Of Industrial Science & Technology Surge protection device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS515913A (en) * 1974-07-04 1976-01-19 Hitachi Ltd Chukeidensorono kanshihoshiki

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS515913A (en) * 1974-07-04 1976-01-19 Hitachi Ltd Chukeidensorono kanshihoshiki

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376809A (en) * 1990-11-28 1994-12-27 Agency Of Industrial Science & Technology, Ministry Of International Trade & Industry Surge protection device
US5371385A (en) * 1990-11-29 1994-12-06 Agency Of Industrial Science & Technology Surge protection device
US5486709A (en) * 1992-03-27 1996-01-23 Agency Of Industrial Science & Technology Surge protection device

Also Published As

Publication number Publication date
JPH0777268B2 (ja) 1995-08-16

Similar Documents

Publication Publication Date Title
US6462382B2 (en) MOS type semiconductor apparatus
US5973359A (en) MOS type semiconductor device
US3936863A (en) Integrated power transistor with ballasting resistance and breakdown protection
JPS6159868A (ja) プレーナ接合を有する半導体装置の製造方法
KR20060101389A (ko) 가변 전류 강도 및 전압 강도를 갖는 esd 보호 회로
US5654225A (en) Integrated structure active clamp for the protection of power devices against overvoltages, and manufacturing process thereof
JPH0324791B2 (ja)
US10438947B2 (en) Semiconductor device, manufacturing method therefor and semiconductor module
CN109037206B (zh) 一种功率器件保护芯片及其制作方法
US3786318A (en) Semiconductor device having channel preventing structure
JP3644697B2 (ja) 電力mos装置用集積構造電流感知抵抗
JP2004356622A (ja) 接合型電子部品および前記電子部品を含む集積された電力装置
KR20210009006A (ko) 반도체 소자 및 그 제조 방법
US10325904B2 (en) Transient overvoltage protection device
JP2005347771A (ja) Mos型半導体装置
US20020158246A1 (en) Semiconductor device and manufacturing method for the same
EP0110320A1 (en) A MOS transistor
JPS61259501A (ja) サ−ジ吸収素子
US5635743A (en) Semiconductor device having an increased withstand voltage against an inverse surge voltage
JP3468571B2 (ja) 半導体装置
JPS6265382A (ja) サ−ジ吸収素子
JPS63177473A (ja) 縦型mosfet
EP0064614A2 (en) Improved emitter structure for semiconductor devices
EP0673072B1 (en) Semiconductor device comprising a lateral bipolar transistor
JPS6265383A (ja) サ−ジ吸収素子

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term