JPS61147559A - コンデンサ内蔵型半導体装置 - Google Patents

コンデンサ内蔵型半導体装置

Info

Publication number
JPS61147559A
JPS61147559A JP59269902A JP26990284A JPS61147559A JP S61147559 A JPS61147559 A JP S61147559A JP 59269902 A JP59269902 A JP 59269902A JP 26990284 A JP26990284 A JP 26990284A JP S61147559 A JPS61147559 A JP S61147559A
Authority
JP
Japan
Prior art keywords
capacitor
mounting part
lead
semiconductor chip
chip mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59269902A
Other languages
English (en)
Inventor
Koichi Takegawa
光一 竹川
Manabu Bonshihara
學 盆子原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59269902A priority Critical patent/JPS61147559A/ja
Publication of JPS61147559A publication Critical patent/JPS61147559A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はコンデンサ内蔵型半導体装置に関する。
〔従来の技術〕
従来、半導体装置を電子装置に実装する場合、半導体デ
ツプから発生したノイズによる誤動作を防止するために
半導体装置の電源リードとアースリードとの間に個別コ
ンデンサが挿入されていた。
このような、半導体装置の外部に実装されたコンデンサ
ＫＦｉ、半導体装置とコンデンサ間のリード線のインダ
クタンスにより効果が十分でないこと、及びコンデンサ
を半導体装置毎に実装しなくてはならないためプリント
板の実装密度の低下を引起こしていたこと等の問題点が
あった。そこでこれら問題点を解決するために最近はコ
ンデンサを半導体装置に内蔵するものが幾つか試みられ
ている。
従来のコンデンサ内蔵型半導体装置のうち、本発明に係
る樹脂封止型半導体装置を第１９図、第２０図によって
説明すると、第１９因子面図及び。
第２０図そのｘ−ｘ’断面図に示す如く、外部導出用リ
ード１ａ及び半導体チップ搭載部２ａを備えたリードフ
レーム３ａにおいて、少なくとも１本の外部導出用リー
ドが半導体チップ搭載部支持リード４ａと接続され第１
の電源用リード５ａを形成、また他の半導体チップ搭載
部支持リード４３′がこれに隣接する少なくとも１本の
外部導出用リードのうち第２の電源用リード６ａとが接
続され、両者の間の適当な位置にスリッ）１０ａを設け
、このス！Ｊ、）１０ａの両端をコンデンサ搭載部７ａ
としている。そしてコンデンサ搭載部７ａ上にチップ型
コンデンサ（以下、支障ないときは単にコンデンサとい
う。）８ａを半導体チップ搭載部２ａ上に半導体チップ
９ａが固着され、半導体チップ９ａ上の電極と外部導出
用リードｌａ。
第１の電源用リード５ａ、及び第２の電源用リード６ａ
とをワイヤボンディングし、エポキシ樹脂（図示してい
ない）等で封止し、コンデンサの内蔵を実現したもので
ある。なお第Ｊ９図、第１０図において、１１ａはボン
ディングワイヤ、１２ａは段差である。又、第１０図に
おいて点線で囲った部分は、第２の電源用リード６ａを
示す。
上記のような従来のコンデンサ内蔵型半導体装胃におい
ては、以下のような幾つかの問題点があった０ （１）、通常のチップ型コンデンサの電極は、コンデン
サの側面にあるため、上記装置の製造において、平面状
のコンデンサ搭載部７ａ上に、コンデンサを固着の際、
固着用の固着剤等が少ない場合は、固着剤がコンデンサ
の電極に十分けい上がらず、固着及び導電性が不十分で
あった。また逆に多い場合は、余分な固着剤がコンデン
サ下面にはみ出し、固着剤同士でリークまたはショート
するという問題点があった上、コンデンサの固着位置が
電源リード等のワイヤボンディング位置に近い場合は、
はみ出した固着剤がワイヤボンディングを阻害したり、
逆にこの固着位置をワイヤボンディング位置から十分離
した場合は、はみ出した固着剤が電源リードまたは半導
体チップ搭載部支持す＋ドにおけるエポキシ樹脂等で封
止される部分よシ外に残り、樹脂封止の際の封止金型を
損傷するという問題点があった。特にチップ型コンデン
サは小形であるため、固着剤量の制御は極めて困難で、
さらにそのコンデンサ固着部分への位置決めも困難であ
った。
（２）、通常コンデンサの固着は導電性ペーストや半田
等の固着剤を用いるが、通常これらの固着剤はベーク処
理または溶融のために、固着剤の種類により異なり２０
０〜５００℃の加熱処理を必要とする。さらにコンデン
サ固着工程後の半導体チップ固着工程及びワイヤボンデ
ィング工程においても通常２００〜５００℃に加熱して
実施する。通常上記の加熱処理は必要な範囲のみを加熱
する部分加熱により実施されていた。従来、このような
加熱処理での加熱及び加熱後の冷却によりリードフレー
ムのアイランド及びアイランド支持リード等が膨張・収
縮するが、このときこれら膨張・収縮の際の応力がコン
デンサ固着部分にかかり、固着部分圧クラ、りが入った
シ、コンデンサのはがれが起こる等の問題点があった。
さらに完成したコンデンサ内蔵型半導体装置に対して、
温度サイクル等の熱衝撃試験を実施した場合においても
同様の問題点が起こることがあった。
従って、本発明の目的は、上記問題点を解決し、コンデ
ンサ固着工程の安定化を図ることが可能で、結果として
歩留りを向上させ、低コストで高信頼性のコンデンサ内
蔵型半導体装置を提供するととＫある。
〔問題点を解決するための手段〕
木簡」の発明のコンデンサ内蔵型半導体装置は、半導体
テ、プ搭戒部、該半導体チップ搭載部に接続された半導
体チップ搭載部支持リード及び外部導出用リードを備え
、１本の半導体チップ搭載部支持リード忙隣すする少な
くとも１本の外部導出用リードが半導体チップ搭或部支
持リードに接続され、半導体チップ搭載部又は少なくと
も１本の他の半導体チップ搭載部支持リードが該半導体
チップ搭械部支持リード又は半導体チップ搭載部に隣接
する少なくとも１本の外部導出用リードと接続され、両
者間の適当な位置にスリットを設け該スリットの両端を
コンデンサ下面・酸部とし、必要に応じて半導体チップ
搭・酸部上に絶縁体層を形成したリードフレームを有し
、前記半導体チップ搭載部上に半導体チップが前記コン
デンサ搭載部にチップ型コンデンサがそれぞれ固着され
てなるコンデンサ内蔵型半導体装置において、前記チッ
プ型コンデンサの固着時忙生じる固着剤のはみ出し防止
手段を有する。
又５木簡２の発明のコンデンサ内蔵型半導体装置は、前
記第１の発明における固着剤のはみ出し防止手段に加え
て、応力罠よるチップ型コンデンサの固着部分に生じる
クラ、り・はかれ等を防止する。チップ型コンデンサの
はがれ防止手段を有している。
〔実施例〕
以下、本発明の実施例について図面を参照して説明する
。
第１図〜第４図は木簡１の発明の第１の実施例の説明の
ための図で、第１図は製造途中工程における平面図、第
２図〜第４図はコンデンサ搭載部の拡大図で、第２図、
第４図は断面図、第３図は平面図である。
第１図に示すように、１本の半導体チップ搭載部支持リ
ード４ｂＶＣ隣接する１本の外部導出用リードは半導体
チップ支持リード４ｂに接続され第１の電源用リード５
ｂを形成、また他の半導体チップ搭載部支持リード４ｂ
′が、これに隣接する少なくとも１本の外部導出用リー
ドのうち第２の電源用リード６ｂと接続され、半導体チ
ップ搭載部支持リード４ｂ’の適当な位置にスリット１
０ｂが設けられ、このスリ、ト１０ｂの両端にコンデン
サ搭載部７ｂがあり、コンデンサ搭載部７ｂ上にけチッ
プ型コンデンサ８ｂが固着されている。
さらにコンデンサ搭載部７ｂの外側には、このコンデン
サの固着時における固着剤もれ防止手段としての、固着
剤量めとなる＃１３ｂが、第２図に示すように設けられ
ている。なお、第２図〜第４図において、１６ｂはコン
デンサグミ極、１７ｂは固着剤である。
従って、第１の電源用リード５ｂと第２の１１ｔ源用リ
ード６ｂの間に１半導体チップから発生したノイズによ
る誤動作を防止するためのノイズ吸収用コンデンサが挿
入されたことになる。またコンデンサ搭載部７ｂの外側
には固着剤量めとなる溝１３ｂが設けられているため、
余分な固着剤はこの溝１３ｂに入り、固着剤のはみ出し
Ｋよるコンデンサ下面での固着剤のショート及びワイヤ
ボンディングや樹脂封止への悪影響を防止でき、また固
着剤に半田等の金属ロー材を用いることＫより固着剤の
表面張力によりてコンデンサ側面の電極へのはい上がり
が期待でき、十分な固着強度と導電性が保持できる等従
来の固着剤の多寡による問題点を解決し、さらに固着剤
量の制ｆｌＪｃついても従来より容易となり、コンデン
サ固着工程の安定化がけかれる。
なお、固着剤量めの実現方法としては、前記溝１３の他
、第３図に示すような貫通孔１４ｂ、第４図に示すよう
な段差１５ｂ１または固着剤に半田等の金属すう材を選
択すれば、前記コンデンサ搭載部７ｂ上及びその近傍の
みにメッキを施すことによっても可能である。
またこれら固着剤量めの夷造方法は、従来のリードフレ
ームの製造方法における工、テング加工でのり一７エツ
テング方法により前記＃ｑ１３ｂが加工で纜、工、テン
グ加工及びプレス加工により貫通孔１４ｂが加工でき、
プレス加工圧より段差１５ｂが加工でき、またコンデン
サ搭載部のみの部分メッキについても、従来の外部導出
用リードのワイヤボンディング部及びアイランド部のみ
を部分的にメッキするマスキング法を応用することで可
能である。
なお、前記の部分メッキについては、半導体装置が１６
ビン等の小型の場合は、コンデンサ搭載部がアイランド
と接近しており、コンデンサ搭載部を分離して部分メッ
キすることが困難なため従来の外部導出用リードのワイ
ヤボンディング部及びアイランド部のみの部分メッキを
コンデンサ搭載部まで延長することで実施することＫな
るが、ワイヤボンディング部への固着剤はみ出しを防止
するため、前記固着剤量め等を組み合わせて設ける必要
がある。コンデンサ搭・酸部を別に分離して部分メッキ
することが可能な場合は、上記の従来の部分メッキを延
長することよりも前記の効果を実現する上で有利であり
、また通常メッキ用金属ｆｉＡｕ、Ａｇ等の貴金属であ
るため、メッキ用金属の節約になりコスト的に有利であ
る。
第５図、第６図は木簡１の発明の第２の実施例を説明す
るだめの図で、それぞれ第１図におけるコンデンサ搭載
部にチッグ型コンデンサを固着した状態における断面図
である。
本実施例においては、固着剤のはみ出し防止手段として
、図示のようにチップ型コンデンサ８ｃの両電極１６ｃ
間に、固着剤止めに位置決め用を兼ねた凸部１８ｃを設
けたものである。
本実施例の製造においては、リードフレームのコンデン
サ搭載部７Ｃ間に、このコンデンサの凸部１８Ｃを挿入
し、このコンデンサの各電極１６Ｃを導電性ペースト、
半田ペースト、半田等の固着剤１７ｃで固着する。
ここで、コンデンサの凸部１８ｃがコンデンサ搭載部間
に挿入されることにより位置決めが容易になる上、固着
剤１７ｃのはみ出しを防ぐ固着剤止めとなり、コンデン
サ固層工程の安定化がみこまれる。
またあらかじめ第６図に示すように、コンデンサ搭・成
部７Ｃの先端部を下方に変形させ、かつこのコンデンサ
搭載部７ｃの間隔をコンデンサの凸部１８ｃより小さく
することにより、コンデンサの凸部挿入後、この凸部１
８ｃけコンデンサ搭載部７０間にはめ込まれ、コンデン
サ８ｃの固定が強固となる上、挿入が容易となる。
なお、このコンデンサの凸部１８ｃは、コンデンサ型保
持に同時に本体と同一材料で形成するか、利に絶碌体を
非導電性接着剤で固着することで形成することができる
。
以上説明した様に本実施例によれば、コンデンサ内蔵型
半導体装置のコンデンサ固着工程での固着剤の多寡によ
って起こっていた固着剤のはみ出しＫよるショート、ワ
イヤボンディングや樹脂封止への悪影響及びコンデンサ
の同着強度と導電性が不十分となる問題点、さら罠コン
デンサが小形であることによる位置出しが困難であった
問題点が解決される。
第７図〜第１１図は本第１の発明の第３の実施例の清明
のだめの図で、第７図は樹脂封止前の断面図、第８図〜
第１０図はリード付コンデンサの斜視図、第１１図はコ
ンデンサ搭載部の断面図である。
本実施例は第７図に示す様に、コンデンサ搭載部７ｄ上
に、同着剤もれ防止手段として、リード付チップ型コン
デンサ８ｄを固着したものである。
なお、第７図において、２ｄけ半導体チップ搭・酸部、
４ｄ。４ｄ’は半導体チップ搭・酸部支持リード、５ｄ
は第１の電源リード、６ｄは第２の電源リード、９ｄは
半導体チップ、１０ｄはスリット、ｌｉｄはポンディン
グワイヤである。
本実施例においては、コンデンサ８ｄにはり−デンサ下
面での固着剤のショート及びワイヤボンディングや樹脂
封止への悪影響と固着剤不足による固着強度と導電性の
不十分等の固着剤の多寡による問題点を解決できる。ま
た、固着方法とじて熱圧着法、超音波溶接法、レーザー
溶接法、抵抗容接法等も可能となり、これらの場合にお
いては、上記間精点はほとんどなくなる。
リード付コンデンサの実現方法としては、第８図に示す
如く、ストッパーを設けたもの、例えば通常のＤＩＰ型
半導体装置の外部導出用リードとほに丁同−形状のリー
ド２０ｄで形成するか、第７図及び第９図に示す如く、
コンデンサ電極１６ｄに取り付けた平面状のリードをコ
ンデンサ底面と平行に成形し、フラット型リードとした
形状のり−ド１９ｄで形成するか、第１０図に示す如く
、コンデンサ電極１６ｄに取り付けた千曲伏のリードを
コンデンサ底面へ内側に成形した形状のリード２１ｄで
形成するか、それらの組み合わせで実施できる。
またこれらの固着方法としては、ストッパー付リード２
０ｄの場合は、あらかじめコンデンサ搭載部上にリード
が挿入される貫通孔を設け、この−貫Ｊｌ　孔にコンデ
ンサのリードを挿入し、導電性ペースト、半田ベーヌト
、半田等の固着剤で固着し実施できる。フラット型リー
ド１９ｄまたはコンデンサ底面の内側に成形したリード
２１ｄの場合は、コンデンサ搭載部上またはリードまた
は両者に前記固着剤を付着して固着するか、コンデンサ
搭載部上及びコンデンサのリードに必要に応じてＡｕ、
Ａｇ、Ｓｎ等のメッキを施し、両者を熱圧着法、超音波
法、超音波熱圧着法、レーザー溶接法または抵抗溶接法
等により固着することで実施で専る。
ここで前記のフラット型リード付コンデンサの場合は第
１１図に示す如く、コンデンサ底面を上にして固着する
と、コンデンサ部がコンデンサ搭載部間に入り、位置決
めが容易となるという利点がある。なお第１１図におい
て、１７ｄは固着剤である。
第１２図及び第１３図は本第１の発明の第４の実施例を
説明するための図で、チップ型コンデンサの断面図であ
る。
本実施例は、固着剤のもれ防止手段として、前記コンデ
ンサ搭載部上に１第１２図に示した如く、チップ型コン
デンサ８ｅのコンデンサ電極１６ｅにあらかじめ未硬化
の導電性ペースト、半田ペースト等の接着剤又は半田等
のろう材からなる固着剤１７ｅを付着するか、第１３図
に示す如く、コンデンサの電極材質を前記固着剤とした
固着剤付チップ型コンデンサ８ｅをこのコンデンサに付
着している固着剤により固着したものである。
ここで、固着剤に４［性ペースト等の接着剤を用いた場
合は、コンデンサ搭載部上にも接着剤を少量付着してお
くことば、できる。この場合は例えば転写方式による塗
布方法で前記ペーストを付着すれば、従来問題となって
いたペーストのはみ出しはほとんど無く、安定した固着
とまた前記コンデンサの電極には既にペーストが付着し
であるので導電性も十分である。また固着剤に半田等の
ろつ材を用いた場合、コンデンサの固着は加熱して電極
上のろう材を溶かし実施するためろう材の広がりが期待
でき、コンデンサ搭載部上へのろう材付層を省略するこ
とができる０ なお、コンデンサ電極への固着剤の付着は、浸漬法等に
よって容易に実施可能である。
第１４図〜第１８図は本第２の発明の一実施例の説明の
だめの図で、第１４図は製造途中工程における平面図、
第１５図〜第１８図はコンデンサ搭載部の拡大図で、第
１５図、第１６図は断面図、第１７図、第１８図は平面
図である。
本実施例は、第１４図に示す様に、応力による固着はが
れ防止手段として、コンデンサ搭載部７ｆ上に応力吸収
部となる貫通孔２２ｆを設けたものである。
本実施例においては、コンデンサ搭載部７ｆ上には、応
力吸収部となる貫通孔２２ｆが設けられているため、コ
ンデンサ固着工程やコンデンサ固着工程後の半導体チッ
プ固着工程及びワイヤボンディング工程等での加熱・冷
却の際起こる半導体チップ搭載部支持リードや外部導出
用リード等の膨張・収縮によるコンデンサ固着部への応
力を緩和し、固着部分でのクラックの発生やコンデンサ
のはがれ等を防止し歩留と信頼性の向上が可能となる上
、上記固着剤もれ防止対策もこの応力吸収部により比較
的容易になり、コンデンサ固着工程の安定化が与こまれ
る。
なお、応力吸収部の実現方法としては、前記貰曲孔２２
ｆの他、第１５図及び第１６図に示すような段差２３ｆ
及び２４ｆ１第１７図及び第１８図に示すようなコの字
形状２５ｆ及び２６ｆ１またけ波状形状及びこれらの組
み合わせによっても可能である。
以上説明した様に１本実施例によれば、コンデンサ内蔵
型半導体装置のコンデンサ固着工程及び固着工程以後の
工程での加熱冷却の際起こっていたコンデンサ固着部分
への応力集中を緩和し、該。
固着部分でのクラ、り及びコンデンサのはがれを防止し
、また完成した半導体装置に対しての熱衝撃試験におい
ての同様な問題も解決される。
〔発明の効果〕
以上、詳細説明したとおり、本第１の発明のコンデンサ
内蔵型半導体装置は、チップ型コンデンサをその搭載部
に固着する際に問題となる固着剤のもれ防止手段を有し
ているので、装置のコンデンサ固着工程での固着剤の多
寡によって起こっていた固着剤のはみ出しによるショー
ト、ワイヤポンディングや樹脂封止への悪影響及びコン
デンサの固着強度と導電性が不十分となる問題点が解決
される。
さらに１本第２の発明のコンデンサ内蔵型半導体装置は
、前記固着剤のもれ防止手段に加えて、固着的の熱的応
力に基づくチップ型コンデンサのはがれ防止手段を有す
るので、装置のコンデンサ固着工程及び固着工程以後の
工程での加熱冷却の際起こっていたコンデンサ固着部分
への応力集中を緩和し、該固着部分でのクラ、り及びコ
ンデンサのはがれを防止し、また完成した半導体装置に
対しての熱衝撃試験においての同様な問題も併せ解決さ
れる。
従って、本発明によれば、コンデンサ固着工程の安定化
及び歩留りと信頼性の向上を図ることができ、低コスト
で高信頼性のコンデンサ内蔵型半導体装置が得られる。
【図面の簡単な説明】
第１図〜第４図は本第１の発明の第１の実施例の説明図
で、第１図は製造途中工程の平面図、第２図〜第４図は
コンデンサ搭載部の拡大図で、第２図、第４図は断面図
、第３図は平面図であり、第５図、第６図は本第１の発
明の第２の実施例の１説明図でコンデンサ搭載部の断面
図であり、第７図〜第１１図は本第１の発明の第３の実
施例の説明図で、第７図は樹脂封止前の断面図、第８図
〜第１０図はリード付コンデンサの斜視図、第１１図は
コンデンサ搭載部の断面図であり、第１２図。 第１３図は本第１の発明の第４の実施例の説明図で、チ
ップ型コンデンサの断面図であり、第１４図〜第１８図
は本第２の発明の一実施例の説明図で、第１４図は製造
途中工程の平面図、第１５図〜第１８図はコンデンサ搭
載部の拡大図で、第１５図、第１６図は縦方向の断面図
、第１’１図、第）３図は水平方向の平面図であり、第
１９図、第２０図は従来のコンデンサ内植型半導体装置
の一例の説明図で、第１９図は構造途中工程の平面図、
第２０図は樹脂封止前の第１９図のｘ−ｘ’断面図であ
る。 １　ａ、　　１　ｂ、　　１　ｆ−−−外部導出用リー
ド、２ａ。 ２ｂ、２ｄ、２ｆ・・・・・・半導体チップ搭載部、３
ａ。 ３　ｂ　、　　３　ｆ　・・・−・−リードフレーＡ、
４３　、　４３　’　。 ４ｂ、４ｂ’。４ｄ、４ｄ’　、４　ｆ、４　ｆ’・・
・・・・半導体チップ搭載部支持リード、５ａ、５ｂ、
５ｄ、５ｆ・・・・・・第１の電源用リード、６ａ、６
ｂ。 ６　ｄ　、　６　ｆ・、・、第２の電源用リード、７ａ
、７ｂ。 ７ｃ、７ｄ、７ｆ・・・・・・コンデンサ搭載部、８ａ
。 ８　ｂｅ　８　ｃ、　８　ｄ、　８　ｅ、　８　ｆ・・
・・・−チップ型コンデンサ、９ａ、９ｄ・・・・・・
半導体チップ、１ｏ呉ル１０ｄ・・・・・・スリットｓ
　　ｌｌａ、ｔｌｃｉ・・・・・・ボンディングワイヤ
、１２ａ、１２ｄ・・・・・・段差、１３ｂ・・・・・
・溝、１４ｂ・・・・・・貫通孔、１５ｂ・・・・・・
段差、１６　ｂ、１６ｃ、１６ｄ、１６ｅ、１６　ｆ−
−・−・ｘンデンサ電極、１７Ｊ　　１７ｃ、１７ｄ、
１７ｅ。 １７ｆ・・・・・・固着剤、１８ｃ・・・・・・凸部、
１９ｄ。 ２０ｄ、２１ｄ・・・・・・リード、２２ｆ・・・・・
・貫通孔、２３ｆ、２４ｆ・・・・・・段差、２５ｆ、
２６ｆ・・川・コの字形状。 １６Ｉ）　コシテシナ電イ蚤 第２区　　　１３ｂ　　ＩＯｂ　　　Ｂｂ　　　７ｂ　
　　１３ム第３図 第４図　　７ｂ ／δＣ７０４Ｃ’ 第　５　　図　　　　　　　　　　　４ｃ’、　　！導
イ本千ノフ゛声暑１重欠苦臣支特ソード ７Ｃ：コシテレサ堪埴部 ８０、＋ツゲ！コシデシプ ／６Ｃ：コンテ゛レサｔイｂ Ｉ７Ｃ：　　　Ｉ１ｍ目　着　香り ７８Ｃ：凸部 第１０図 ８ｄ：チノフ′ｊ芸コンテ°シサ ／’／ｄ、２Ｉｄ　：　ソード 第１１図 ３／３　　１（、、ｅ。 Ｉｃｅ：固蒼を１ 第１３図 ｆ ２ｆ二　卒導体千ノフ゛鴻載部 ４ｆ、４ｆ’傳導イ本チップ塔ｔｘ訃 ６チ：第２の電漁り一ト”。 ７ｆ：　コシデシサ力ト載部 ８ｆ：　＋・ンブ梨コンテ°シブ ２２子：　貫ｊＬ孔 ７ｆ　　　　　２３ｆ ７ｆ：コじデシサ応載部 ８ｆ：＋・ソフ゛雪！コンデンサ ２３ｆ、２４ヂ：　ｆ之蔑 ７ｆ　　　　２４ｆ 第１６区 第１７図　　２Ｓｆ ２Ｓｆ、２６ｆ：コノ字状部 ／６ｆ　　２６ｆ 第１８図

Claims (1)

  1. 【特許請求の範囲】 （１）半導体チップ搭載部、該半導体チップ搭載部に接
    続された半導体チップ搭載部支持リード及び外部導出用
    リードを備え、１本の半導体チップ搭載部支持リードに
    隣接する少なくとも１本の外部導出用リードが半導体チ
    ップ搭載部支持リードに接続され、半導体チップ搭載部
    又は少なくとも１本の他の半導体チップ搭載部支持リー
    ドが該半導体チップ搭載部支持リード又は半導体チップ
    搭載部に隣接する少なくとも１本の外部導出用リードと
    接続され、両者間の適当な位置にスリットを設け該スリ
    ットの両端をコンデンサ搭載部とし、必要に応じて半導
    体チップ搭載部上に絶縁体層を形成したリードフレーム
    を有し、前記半導体チップ搭載部上に半導体チップが前
    記コンデンサ搭載部にチップ型コンデンサがそれぞれ固
    着されてなるコンデンサ内蔵型半導体装置において、前
    記チップ型コンデンサの固着時に生じる固着剤のはみ出
    し防止手段を設けたことを特徴とするコンデンサ内蔵型
    半導体装置。 （２）固着剤のはみ出し防止手段が、リードフレームの
    コンデンサ搭載部上又は該コンデンサ搭載部の外側の少
    なくとも一方の側に設けた固着剤貯めからなる特許請求
    の範囲第（１）項記載のコンデンサ内蔵型半導体装置。 （３）固着剤のはみ出し防止手段が、コンデンサの両電
    極間に、固着剤止めと位置決め用とを兼ねた凸部を設け
    たチップ型コンデンサからなる特許請求の範囲第（１）
    項記載のコンデンサ内蔵型半導体装置。（４）固着剤の
    はみ出し防止手段が、リード付チップ型コンデンサから
    なり、そのリードが、ストッパー付リードか、平面状の
    リードを該チップ型コンデンサ底面と平行に成形しフラ
    ット型リードとしたものか、平面状のリードを該チップ
    型コンデンサ底面へ内側に成形したものか、それらの組
    み合わせである特許請求の範囲第（１）項記載のコンデ
    ンサ内蔵型半導体装置。 （５）固着剤のはみ出し防止手段が、固着剤付チップ型
    コンデンサからなり、該チップ型コンデンサの端子電極
    に未硬化導電性ペースト、半田ペースト等の接着剤又は
    金属ろう材を付着するか、該チップ型コンデンサの電極
    材質を前記接着剤又は溶融ろう付けしたろう材である特
    許請求の範囲第（１）項記載のコンデンサ内蔵型半導体
    装置。 （６）半導体チップ搭載部、該半導体チップ搭載部に接
    続された半導体チップ搭載部支持リード及び外部導出用
    リードを備え、１本の半導体チップ搭載部支持リードに
    隣接する少なくとも１本の外部導出用リードが半導体チ
    ップ搭載部支持リードに接続され、半導体チップ搭載部
    又は少なくとも１本の他の半導体チップ搭載部支持リー
    ドが該半導体チップ搭載部支持リード又は半導体チップ
    搭載部に隣接する少なくとも１本の外部導出用リードと
    接続され、両者間の適当な位置にスリットを設け該スリ
    ットの両端をコンデンサ搭載部とし、必要に応じて半導
    体チップ搭載部上に絶縁体層を形成したリードフレーム
    を有し、前記半導体チップ搭載部上に半導体チップが前
    記コンデンサ搭載部にチップ型コンデンサがそれぞれ固
    着されてなるコンデンサ内蔵型半導体装置において、前
    記チップ型コンデンサの固着時に生じる固着剤のはみ出
    し防止手段と、応力によるチップ型コンデンサのはがれ
    防止手段とを設けたことを特徴とするコンデンサ内蔵型
    半導体装置。 （７）応力によるチップ型コンデンサのはがれ防止手段
    が、リードフレームのコンデンサの搭載部上又は該コン
    デンサ搭載部の外側の少なくとも一方の側に設けた貫通
    孔、段差、コの字形状、波状形状及びそれらの組み合わ
    せを含む応力吸収部からなる特許請求の範囲第（６）項
    記載のコンデンサ内蔵型半導体装置。
JP59269902A 1984-12-21 1984-12-21 コンデンサ内蔵型半導体装置 Pending JPS61147559A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59269902A JPS61147559A (ja) 1984-12-21 1984-12-21 コンデンサ内蔵型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59269902A JPS61147559A (ja) 1984-12-21 1984-12-21 コンデンサ内蔵型半導体装置

Publications (1)

Publication Number Publication Date
JPS61147559A true JPS61147559A (ja) 1986-07-05

Family

ID=17478804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59269902A Pending JPS61147559A (ja) 1984-12-21 1984-12-21 コンデンサ内蔵型半導体装置

Country Status (1)

Country Link
JP (1) JPS61147559A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5065224A (en) * 1986-06-30 1991-11-12 Fairchild Semiconductor Corporation Low noise integrated circuit and leadframe
US5173621A (en) * 1986-06-30 1992-12-22 Fairchild Semiconductor Corporation Transceiver with isolated power rails for ground bounce reduction
US6833607B2 (en) 2001-11-30 2004-12-21 Oki Electric Industry Co., Ltd. Resin-molded semiconductor device that includes at least one additional electronic part
US6869827B2 (en) 2001-03-15 2005-03-22 Micron Technology, Inc. Semiconductor/printed circuit board assembly, and computer system
US6873036B2 (en) 2001-03-30 2005-03-29 Micron Technology, Inc. Die stacking scheme
JP2005346412A (ja) * 2004-06-03 2005-12-15 Nec Electronics Corp 半導体装置
US7217597B2 (en) 2004-06-22 2007-05-15 Micron Technology, Inc. Die stacking scheme
JP2014001976A (ja) * 2012-06-15 2014-01-09 Hitachi Automotive Systems Ltd 熱式流量計

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173621A (en) * 1986-06-30 1992-12-22 Fairchild Semiconductor Corporation Transceiver with isolated power rails for ground bounce reduction
US5065224A (en) * 1986-06-30 1991-11-12 Fairchild Semiconductor Corporation Low noise integrated circuit and leadframe
US7427535B2 (en) 2001-03-15 2008-09-23 Micron Technology, Inc. Semiconductor/printed circuit board assembly, and computer system
US6869827B2 (en) 2001-03-15 2005-03-22 Micron Technology, Inc. Semiconductor/printed circuit board assembly, and computer system
US7514776B2 (en) 2001-03-15 2009-04-07 Micron Technology, Inc. Semiconductor/printed circuit board assembly, and computer system
US6873036B2 (en) 2001-03-30 2005-03-29 Micron Technology, Inc. Die stacking scheme
US6884658B2 (en) 2001-03-30 2005-04-26 Micron Technology, Inc. Die stacking scheme
US7008823B2 (en) 2001-03-30 2006-03-07 Micron Technology, Inc. Die stacking scheme
US7112878B2 (en) 2001-03-30 2006-09-26 Micron Technology, Inc. Die stacking scheme
US6833607B2 (en) 2001-11-30 2004-12-21 Oki Electric Industry Co., Ltd. Resin-molded semiconductor device that includes at least one additional electronic part
JP2005346412A (ja) * 2004-06-03 2005-12-15 Nec Electronics Corp 半導体装置
JP4659391B2 (ja) * 2004-06-03 2011-03-30 ルネサスエレクトロニクス株式会社 半導体装置
US7217597B2 (en) 2004-06-22 2007-05-15 Micron Technology, Inc. Die stacking scheme
JP2014001976A (ja) * 2012-06-15 2014-01-09 Hitachi Automotive Systems Ltd 熱式流量計

Similar Documents

Publication Publication Date Title
KR100356455B1 (ko) 반도체장치 및 그 제조방법
JPS61147559A (ja) コンデンサ内蔵型半導体装置
US6433417B1 (en) Electronic component having improved soldering performance and adhesion properties of the lead wires
US20130286594A1 (en) Circuit device and method for manufacturing same
JPH0365005B2 (ja)
JPH10247701A (ja) 半導体装置およびその製造に用いるリードフレーム
US20040262644A1 (en) Hybrid integrated circuit device
JP2637863B2 (ja) 半導体装置
JPS60241241A (ja) 半導体装置
JPS61107751A (ja) 樹脂モ−ルド型半導体装置
JP2000077257A (ja) アキシャルリード型電子部品及びアキシャルリード型電子部品実装回路基板装置
JP4852276B2 (ja) 半導体装置の製造方法
JP2501668Y2 (ja) 表面実装用電気部品
JPH05166964A (ja) 半導体装置
JPS6143458A (ja) 電子部品
JPH04280663A (ja) 半導体装置およびその実装方法
JPS643333B2 (ja)
JP2004335947A (ja) 半導体装置及び半導体装置の作製方法
JP2903711B2 (ja) フラットパッケージの予備半田方法
JPH0198252A (ja) 半導体パッケージ
JPH02184059A (ja) ミニモールド型半導体装置とリードフレーム及びミニモールド型半導体装置の製造方法
JPS62165960A (ja) 電子部品のパツケ−ジ構造
JP2004096029A (ja) パワー半導体装置の製造方法
JPH11102836A (ja) 電子部品
JP2975783B2 (ja) リードフレームおよび半導体装置