JPS62165960A - 電子部品のパツケ−ジ構造 - Google Patents
電子部品のパツケ−ジ構造Info
- Publication number
- JPS62165960A JPS62165960A JP61008302A JP830286A JPS62165960A JP S62165960 A JPS62165960 A JP S62165960A JP 61008302 A JP61008302 A JP 61008302A JP 830286 A JP830286 A JP 830286A JP S62165960 A JPS62165960 A JP S62165960A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- resin
- lead
- package structure
- dam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229920005989 resin Polymers 0.000 claims abstract description 17
- 239000011347 resin Substances 0.000 claims abstract description 17
- 229910000679 solder Inorganic materials 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000009736 wetting Methods 0.000 claims description 5
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 238000007598 dipping method Methods 0.000 abstract description 3
- 239000010953 base metal Substances 0.000 abstract description 2
- 238000007747 plating Methods 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229920002050 silicone resin Polymers 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
- H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分テナ〕
この発明は、 P L CC(Plastic Le
aded ChipC:arriF!r)等で代表され
る表面実装型の電子部品のパッケージ構造に関するもの
である。
aded ChipC:arriF!r)等で代表され
る表面実装型の電子部品のパッケージ構造に関するもの
である。
導体素子のパッケージ構造を示す。
図において、■は半導体素子で、リードフレーム2に半
導体チップ3を接続したのちMlllri:I月rLし
、リード部4を内側に折り曲げたものである。
導体チップ3を接続したのちMlllri:I月rLし
、リード部4を内側に折り曲げたものである。
5は14市樹脂である。
このような構成の半導体素子1を第4図に示すような基
板6に実装する場合は、第5図(a)に示すように、ラ
ンド部7にスクリーン印刷またはディスペンサにより半
田ペースト8を7% IIjする。
板6に実装する場合は、第5図(a)に示すように、ラ
ンド部7にスクリーン印刷またはディスペンサにより半
田ペースト8を7% IIjする。
ついで、この半田ペースト8の上に、第5 図(b)の
ように、半導体素子1のリード部4を載せ、半111ペ
ーストをリフローしてリード部4とランド部7とを半I
II付けする。なお、9はソルダーマスクである。
ように、半導体素子1のリード部4を載せ、半111ペ
ーストをリフローしてリード部4とランド部7とを半I
II付けする。なお、9はソルダーマスクである。
従来の半導体素子のパッケージ構造にあっては、上述の
ように、リード部4が内側に折り曲げられ、基板のラン
ド部への接着部位がU字形の湾曲面になっており、しか
もリード部4の表面には外Wメー、キが施1−であるの
で 半m lrすれがノドIZ kA〈なっている、こ
のため、上述のように、実装の際に、基板のランド部7
とリード部4との間に介在させた半田ペースト8をリフ
ローすると、第5図(b)のように、半[口lOが濡れ
によりリード部4の上方へ這い上がり、基板のランド部
7とリード部4との間に接着不良やあきを生ずることが
あった。
ように、リード部4が内側に折り曲げられ、基板のラン
ド部への接着部位がU字形の湾曲面になっており、しか
もリード部4の表面には外Wメー、キが施1−であるの
で 半m lrすれがノドIZ kA〈なっている、こ
のため、上述のように、実装の際に、基板のランド部7
とリード部4との間に介在させた半田ペースト8をリフ
ローすると、第5図(b)のように、半[口lOが濡れ
によりリード部4の上方へ這い上がり、基板のランド部
7とリード部4との間に接着不良やあきを生ずることが
あった。
このような現象は、リード部4の高5の不均一、ランド
部7の表面の酸化、ランド部7の表面の温度分布のバラ
ツキ等があるときは特に生じ易かった。
部7の表面の酸化、ランド部7の表面の温度分布のバラ
ツキ等があるときは特に生じ易かった。
この発明は、このような従来の問題点を解決するために
なされたもので、実装に際してリード部と)、(板のラ
ンド部との間に接着不良やあきを生じない゛電子部品の
パッケージ構造を得ることを目的とする。
なされたもので、実装に際してリード部と)、(板のラ
ンド部との間に接着不良やあきを生じない゛電子部品の
パッケージ構造を得ることを目的とする。
この発明に係る電子部品のパッケージ構造は。
リード部の基板への接着部位以外に半田濡れを生じにく
い樹脂TI!29のダムを設けたものである。
い樹脂TI!29のダムを設けたものである。
この発明における樹脂膜等のダムは、リード部の基板へ
の接着部位以外に設けられ、t=1−13濡れを生じに
くいので、基板のランド部とリード部との間に介在させ
た半[ロペーストをリフローしたときの半[rlの濡れ
による這い上がりを防1卜し、リード部と基板のランド
部との半田による接着を確実なものにする。
の接着部位以外に設けられ、t=1−13濡れを生じに
くいので、基板のランド部とリード部との間に介在させ
た半[ロペーストをリフローしたときの半[rlの濡れ
による這い上がりを防1卜し、リード部と基板のランド
部との半田による接着を確実なものにする。
以下、この発明の一実施例を第1図について説明する。
図において、1〜5は第3図の従来例と同一または相当
部分を示す、11はリード部4の先端部以外の部分、す
なわち基板への接着部位以外の部分に感光性樹脂を用い
て写真製版により形成した樹脂膜で、リード部4の半I
n濡れを防止するためのものである。樹脂膜11は半導
体素子lの製造時に形成したものであるが、実装前に形
成してもよい。
部分を示す、11はリード部4の先端部以外の部分、す
なわち基板への接着部位以外の部分に感光性樹脂を用い
て写真製版により形成した樹脂膜で、リード部4の半I
n濡れを防止するためのものである。樹脂膜11は半導
体素子lの製造時に形成したものであるが、実装前に形
成してもよい。
この実施例における樹脂膜11は、−上述のように、リ
ードP14の先端部以外の部分に設けられ、かつ、その
性質上半田濡れを生じにくいので、第5図において説明
した従来と同じ要領で基板6のランド部7とリード部4
との間に介在させた半[IJペースト8をリフローする
と、半田の濡れによる這い上がりは、樹脂rj!2il
で防止される。その結果、リード部4とランド部7との
接着は、第2図のように、半Ill 12によって確実
に行なわれる。
ードP14の先端部以外の部分に設けられ、かつ、その
性質上半田濡れを生じにくいので、第5図において説明
した従来と同じ要領で基板6のランド部7とリード部4
との間に介在させた半[IJペースト8をリフローする
と、半田の濡れによる這い上がりは、樹脂rj!2il
で防止される。その結果、リード部4とランド部7との
接着は、第2図のように、半Ill 12によって確実
に行なわれる。
なお、上記樹脂1佼11は、リード部4の成形後に低粘
度の樹脂中(例えばシリコーン樹脂)にディップするこ
とにより形成しても良い、この場合は、リード部4の間
をまたぐ樹脂膜が形成される。
度の樹脂中(例えばシリコーン樹脂)にディップするこ
とにより形成しても良い、この場合は、リード部4の間
をまたぐ樹脂膜が形成される。
また、−L−記実施例ではダムとして樹脂膜11を設け
たが、Jx aした接着部位以外の部分に外装メッキを
かけないようにして、その部分にリート部4の地金の露
出部を1;シけてダムとしてもよい。
たが、Jx aした接着部位以外の部分に外装メッキを
かけないようにして、その部分にリート部4の地金の露
出部を1;シけてダムとしてもよい。
この露出部は半田のもEれを生じにくいので、L−、記
”i/ rム一し開t’を小品11(にブ11龜hスま
た。この発明は、半導体素子のリード部に限らず、表面
実装用の電子部品であれば、あらゆる部品のリード部に
適用できる。
”i/ rム一し開t’を小品11(にブ11龜hスま
た。この発明は、半導体素子のリード部に限らず、表面
実装用の電子部品であれば、あらゆる部品のリード部に
適用できる。
〔発す1の効果〕
以上のように、この発I51によれば、リード部に半[
0届れを生じにくいダムを設けたから、半IIIペース
トのりフロ一時に半IIIがリード部を這い上がるのを
防止でき、したがって、リード部と基板との間の接着不
良やあきを防止できる。
0届れを生じにくいダムを設けたから、半IIIペース
トのりフロ一時に半IIIがリード部を這い上がるのを
防止でき、したがって、リード部と基板との間の接着不
良やあきを防止できる。
第1図は、この発明の一実施例による半導体素子のパッ
ケージ構造を示し、同図(a)は側面図、同図(b)は
同図(a)の断面図、第2図は第1図の゛ト導体素子の
基板への実装状態を示す要8′B断面図、第3図は従来
の半導体素子のパッケージ構造を示し、同図(a)は側
面図、同図(b)は同図(a)の断面図、第4図は基板
の斜視図、第5図は半導体素子のノ、(板への実装要領
を説明するための凹部断面図である。 ■は半導体素子、4はリード部、11は樹脂膜である。 なお、図中、同一符号は同一または相当部分を示す。
ケージ構造を示し、同図(a)は側面図、同図(b)は
同図(a)の断面図、第2図は第1図の゛ト導体素子の
基板への実装状態を示す要8′B断面図、第3図は従来
の半導体素子のパッケージ構造を示し、同図(a)は側
面図、同図(b)は同図(a)の断面図、第4図は基板
の斜視図、第5図は半導体素子のノ、(板への実装要領
を説明するための凹部断面図である。 ■は半導体素子、4はリード部、11は樹脂膜である。 なお、図中、同一符号は同一または相当部分を示す。
Claims (3)
- (1)リード部の基板への接着部位以外の部分に半田濡
れを生じにくいダムを設けたことを特徴とする電子部品
のパッケージ構造。 - (2)ダムは、樹脂膜であることを特徴とする特許請求
の範囲第1項記載の電子部品のパッケージ構造。 - (3)ダムは、リード線の地金露出部であることを特徴
とする特許請求の範囲第1項記載の電子部品のパッケー
ジ構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61008302A JPS62165960A (ja) | 1986-01-17 | 1986-01-17 | 電子部品のパツケ−ジ構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61008302A JPS62165960A (ja) | 1986-01-17 | 1986-01-17 | 電子部品のパツケ−ジ構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62165960A true JPS62165960A (ja) | 1987-07-22 |
Family
ID=11689355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61008302A Pending JPS62165960A (ja) | 1986-01-17 | 1986-01-17 | 電子部品のパツケ−ジ構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62165960A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03185754A (ja) * | 1989-12-14 | 1991-08-13 | Nec Corp | 半導体装置 |
US6300678B1 (en) | 1997-10-03 | 2001-10-09 | Fujitsu Limited | I/O pin having solder dam for connecting substrates |
JP2005073000A (ja) * | 2003-08-26 | 2005-03-17 | Nippon Dempa Kogyo Co Ltd | 表面実装用の水晶振動子 |
-
1986
- 1986-01-17 JP JP61008302A patent/JPS62165960A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03185754A (ja) * | 1989-12-14 | 1991-08-13 | Nec Corp | 半導体装置 |
US6300678B1 (en) | 1997-10-03 | 2001-10-09 | Fujitsu Limited | I/O pin having solder dam for connecting substrates |
JP2005073000A (ja) * | 2003-08-26 | 2005-03-17 | Nippon Dempa Kogyo Co Ltd | 表面実装用の水晶振動子 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11251177A (ja) | チップ部品 | |
JP2015103713A (ja) | 半導体装置 | |
JPS62165960A (ja) | 電子部品のパツケ−ジ構造 | |
JPS61147559A (ja) | コンデンサ内蔵型半導体装置 | |
WO1987004008A1 (en) | Lead finishing for a surface mount package | |
JPS59145592A (ja) | 印刷配線基板への電子部品の取付法 | |
JPS63244631A (ja) | 混成集積回路装置の製造方法 | |
JP2501668Y2 (ja) | 表面実装用電気部品 | |
JPH04206683A (ja) | 配線基板の製造方法 | |
JP2002374060A (ja) | 電子回路板 | |
JPS6339969Y2 (ja) | ||
JPS6288398A (ja) | フラツトパツケ−ジ形部品の半田付け方法 | |
JPS6240442Y2 (ja) | ||
JP3086340B2 (ja) | ヒートシンク付き電子部品のプリント基板への半田実装方法 | |
JPH0546279Y2 (ja) | ||
JPS62166552A (ja) | 電子部品のパツケ−ジ構造 | |
JPH04181797A (ja) | プリント配線板におけるクリーム半田の塗布方法 | |
JPH0414919Y2 (ja) | ||
JPH025543Y2 (ja) | ||
JPS629757Y2 (ja) | ||
JPH1154880A (ja) | 電子部品の構造及び電子部品の実装構造 | |
JPS5890748A (ja) | 半導体装置 | |
JPS5940787Y2 (ja) | 電子部品接続用の半田電極構造 | |
JPH0378288A (ja) | 半導体装置 | |
JP2512529Y2 (ja) | ハイブリッドic基板に対するリ―ド端子の接続構造 |