JPH04181797A - プリント配線板におけるクリーム半田の塗布方法 - Google Patents

プリント配線板におけるクリーム半田の塗布方法

Info

Publication number
JPH04181797A
JPH04181797A JP31102490A JP31102490A JPH04181797A JP H04181797 A JPH04181797 A JP H04181797A JP 31102490 A JP31102490 A JP 31102490A JP 31102490 A JP31102490 A JP 31102490A JP H04181797 A JPH04181797 A JP H04181797A
Authority
JP
Japan
Prior art keywords
cream solder
solder
resist layer
metal pattern
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31102490A
Other languages
English (en)
Inventor
Takaaki Ishii
孝明 石井
Hiroshi Sato
寛 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP31102490A priority Critical patent/JPH04181797A/ja
Publication of JPH04181797A publication Critical patent/JPH04181797A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 J発明の目的〕 (産業上の利用分野) 本発明は、リフロ一方式による半田付けを行う際にプリ
ント配線板に塗布されるクリーム半田の塗布方法に関す
る。
(従来の技術) この種の従来のクリーム半田の塗布方法を第2図に示す
図中、1はプリント配線板、2はプリント配線板の所定
位置にクリーム半田3を塗布するためのメタルマスクで
ある。
プリント配線板1は、第2図(a)に示す如く、基材5
の表面に銅箔パターン6が設けられ、電子部品(図示せ
ず)のリードが半田付けされる銅箔パターン6の所定部
分を除いて基材5の表面にはレジスト層7が設けられて
いる。また、メタルマスク2には、銅箔パターン6の所
定部分に対応させて穴部9が設けられている。
このプリント配線板1におけるクリーム半田3の塗布は
、第2図(b)に示す如く、プリント配線板1の表面に
メタルマスク2を載置し、メタルマスク2上に置いたク
リーム半田3をスキージ11で引き伸してメタルマスク
2の穴部9にクリーム半田3を流し込むことにより行わ
れる。そして、メタルマスク2をプリント配線板1から
取り外すと、#J箔パターン6の所定部分には、第2図
(C)に示す如く、クリーム半田3が塗布される。
この従来のクリーム半田の塗布方法によると、メタルマ
スク2の板厚tは一定の寸法(150μm程度〉よりも
薄くすることは困難であり、また、メタルマスク2に形
成される穴部9の巾を狭くし過ぎると穴部9内にクリー
ム半田3が円滑に流れ込まなくなるため穴部9の大きさ
を無制限に小さくすることも困難であった。そのため、
銅箔パターン6上に塗布されるクリーム半田3の量を一
定量以下にすることが困難であり、クリーム半田3の量
が多過ぎるなめに、IC等の電子部品のリード間に半田
ブリッジが発生する場合があった。特に今日て′は、Q
FP (Quad Flat Packaae)やSO
P (Small 0utline Packaae)
等のリード間のピッチが非常に狭い(0,3〜0.5m
m程度)半導体部品をプリント配線板1に実装する場合
も多くなっており、プリント配線板1に塗布されるクリ
ーム半田3の量を必要最小限にする必要があった。
(発明が解決しようとする課題) 上述の如く、上記クリーム半田の塗布方法では、メタル
マスクを用いて行っていたため、プリント配線板に塗布
されるクリーム半田の量を低減させることは困難であり
、この量の多過ぎる半田によりリード間のブリッジが生
じる場合があった。
本発明はこのような従来の欠点に鑑みてなされたもので
あり、プリント配線板に塗布されるクリーム半田の量を
低減できるクリーム半田の塗布方法を提供することを目
的とする。
〔発明の構成〕
(課題を解決するための手段) 本発明では、金属パターンの表面が基材の表面と同程度
の高さとなるように金属パターンが基材に埋め込まれた
プリント配線板において、前記基材の表面に前記金属パ
ターンの所定の部分を除いてレジスト層を設けこのレジ
スト層にてクリーム半田をスキージで引き伸ばして前記
金属パターンの所定の部分に流し込む方法が用いられて
いる。
(作用) 本発明では、レジスト層上に1かれたクリーム半田がス
キージで引き伸ばされて金属パターンの所定部分に流し
込まれるので金属パターン上に塗布されるクリーム半田
の厚さはレジスト層と同程度の厚さ(50μm程度)に
なる。
(実施例) 以下、本発明の一実施例を第1図を参照して詳述する。
図中、21はプリント配線板である。このプリント配線
板21は、金属パターン(銅箔パターン)22間の絶縁
性を高めるとともに、金属パターンに機械的ストレスが
加わり基材24から金属パターン22が剥れる事を防止
するため、金属パターン22の表面が基材24の表面と
同一の高さとなるように金属パターン22は基材24に
埋め込まれている。この金属パターン22の基材24へ
の埋め込みは、通常、金属パターン22のエツチング加
工後、金属パターン22を加熱しながら基材24にプレ
スすることによりなされる。また、基材24の表面には
、電子部品(図示せず)のリードが半田付けされる金属
パターン22の所定部分を除いて、レジスト層26が設
けられている。
このプリント配線板21におけるクリーム半田28の塗
布は、第1図(a)に示す如く、レジスト層26上に1
かれたクリーム半田28をスキージ30で引き伸ばすこ
とによりなされる。これで、第1図(b)に示す如く、
レジスト層26が設けられていない金属パターン22の
所定部分にはクリーム半田28が流し込まれることにな
る。この場合に、金属パターン22の所定部分に流し込
まれるクリーム半田28の厚さはレジスト層26の厚さ
と同程度であり、この種のプリント配線板21に設けら
れるレジスト層26の厚さtlは通常50μm程度であ
る。従って、150μm程度の板厚を有するメタルマス
ク2を用いて行なわれた従来の方法に比べ金属パターン
22に塗布されるクリーム半田28の量を格段と少くす
ることができる。
尚、レジスト層26の凸凹を吸収できる様にスキージ3
0の先端に弾力性を有する部材32を設けることにより
、レジスト層26の表面上に残るクリーム半田28の量
を極力少くできる。また、レジスト層26上に若干のク
リーム半田28が残り、この半田28がりフローにより
半田ボールとなっても、水洗浄等によりこの半田ボール
は容易に除去できる。
〔発明の効果〕
以上説明した本発明では、しシスト層にてクリーム半田
がスキージで引き伸ばされて金属パターンの所定部分に
流し込まれるので金属パターン上に塗布されるクリーム
半田の厚さはしシスト層と同程度の厚さとなり、従って
、メタルマスクを用いた従来の方法に比べ、プリント配
線板上に塗布されるクリーム半田の量は格段と低減され
る。
【図面の簡単な説明】
第1図は本発明の一実施例を説明する断面図であり、第
2図は従来例を説明する断面図である。 21・・・プリント配線板   22・・・金属パター
ン24・・・基材        26・・・レジスト
層28・・・クリーム半1)   30・・・スキージ
代理人 弁理士  本 1) 崇 (′24 (b) 第1図

Claims (1)

    【特許請求の範囲】
  1. 金属パターンの表面が基材の表面と同程度の高さとなる
    ように金属パターンが基材に埋め込まれたプリント配線
    板におけるクリーム半田の塗布方法において、前記基材
    の表面に前記金属パターンの所定の部分を除いてレジス
    ト層を設けこのレジスト層上にてクリーム半田をスキー
    ジで引き伸ばして前記金属パターンの所定の部分に前記
    クリーム半田を塗布したことを特徴とするプリント配線
    板におけるクリーム半田の塗布方法。
JP31102490A 1990-11-16 1990-11-16 プリント配線板におけるクリーム半田の塗布方法 Pending JPH04181797A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31102490A JPH04181797A (ja) 1990-11-16 1990-11-16 プリント配線板におけるクリーム半田の塗布方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31102490A JPH04181797A (ja) 1990-11-16 1990-11-16 プリント配線板におけるクリーム半田の塗布方法

Publications (1)

Publication Number Publication Date
JPH04181797A true JPH04181797A (ja) 1992-06-29

Family

ID=18012199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31102490A Pending JPH04181797A (ja) 1990-11-16 1990-11-16 プリント配線板におけるクリーム半田の塗布方法

Country Status (1)

Country Link
JP (1) JPH04181797A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05304356A (ja) * 1992-04-27 1993-11-16 Nippon Avionics Co Ltd クリームはんだ供給方法およびプリント配線板
JPH06237071A (ja) * 1993-02-12 1994-08-23 Nec Corp 回路基板および部品接続材供給方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05304356A (ja) * 1992-04-27 1993-11-16 Nippon Avionics Co Ltd クリームはんだ供給方法およびプリント配線板
JPH06237071A (ja) * 1993-02-12 1994-08-23 Nec Corp 回路基板および部品接続材供給方法

Similar Documents

Publication Publication Date Title
JP3086066B2 (ja) クリーム状はんだの印刷方法及び電子部品のソルダリング方法
KR950028585A (ko) Ic 장착 보드에 땜납 범프를 형성하는 방법
JPH04181797A (ja) プリント配線板におけるクリーム半田の塗布方法
JPH08228066A (ja) 電子部品搭載基板およびその製造方法
JPS5853890A (ja) 電子部品のはんだ付け方法
KR0175423B1 (ko) 플립 칩 랜드 인쇄 마스크
JPH04276692A (ja) クリームはんだ塗布方法とクリームはんだ塗布用メタルマスク
JPH08213747A (ja) 表面実装部品の実装方法
JPH07101033A (ja) スクリーンマスクの形成方法
JP3241525B2 (ja) プリント配線板の表面実装方法
JPH02303180A (ja) プリント基板用半田印刷装置
JP2768358B2 (ja) 多端子部品実装用プリント基板
JPH0710976U (ja) 基板のレジスト塗布構造
JPS5882596A (ja) 印刷配線基板
JPH07297526A (ja) プリント基板
JPH04197685A (ja) ハンダ印刷メタルマスク
JP2768357B2 (ja) 多端子部品実装用プリント基板
JPH0456190A (ja) 表面実装プリント配線板の製造方法
JPH10233572A (ja) プリント配線基板
JPH05304356A (ja) クリームはんだ供給方法およびプリント配線板
JPS589392A (ja) 印刷回路基板の製造方法
JPH04313294A (ja) プリント配線板のハンダ付け方法
JPH0382096A (ja) ハンダ付方法
JPH04252094A (ja) 電子部品の実装方法
Mitchell Method of Manufacturing Printed Circuit Boards