JPS6085846U - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPS6085846U
JPS6085846U JP17771183U JP17771183U JPS6085846U JP S6085846 U JPS6085846 U JP S6085846U JP 17771183 U JP17771183 U JP 17771183U JP 17771183 U JP17771183 U JP 17771183U JP S6085846 U JPS6085846 U JP S6085846U
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit device
semiconductor integrated
shaped groove
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17771183U
Other languages
English (en)
Inventor
純司 清野
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP17771183U priority Critical patent/JPS6085846U/ja
Publication of JPS6085846U publication Critical patent/JPS6085846U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は本考案による構造の概念図、第２図ａ〜ｄは、
本発明の一実施例でＭＯ３型ダイナミックメモリセルに
適用した場合の工程毎の断面図を示す。 第１図に於いて、１・・・・・・半導体基板、２・・・
・・・Ｕ字型の溝、３・・・・・・絶縁膜、４・・・・
・・半導体材料よりなる低抵抗率の導電層を示す。 また第２図に於いて、１・・・・・・Ｐ型溝電型の半導
体基板、２・・・・・・シリコン酸化膜、３・・・・・
・シリコン窒化膜、４・・・・・・Ｕ字型の溝、５・・
・・・・シリコン酸化膜層、６・・・・・・シリコン窒
化膜層、７・・・・・・多結晶シリコン層、訃・・・・
・フォトレジスト層、９・・・・・・該フォトレジスト
層８の表面、１０・・・・・・低抵抗率の導電層、１１
・・・・・・シリコン酸化膜、１２・・・・・・第１の
多結晶シリコン層、１３・・・・・・ゲート絶縁膜、１
４・・・・・・第２の多結晶シリコン層、１５．１６・
・・・・・ソース、ドレイン領域、１７・・・・・・リ
ンガラス層、１８・・・・・・コンタクトホール、１９
・・・・・・配線用サルミパターン、２０・・・・・・
寄生チャネル防止用不純物領域、２１，２２・・・・・
・前記低抵抗率の導電層１０の側面を示す。

Claims (1)

    【実用新案登録請求の範囲】
  1. 一導電型の半導体基板に形成されたＵ字型の溝と、該Ｕ
    字型の溝の内部に絶縁膜を介して形成された半導体材料
    よりなる低抵抗率の導電層を有し、該半導体材料よりな
    る低抵抗の導電層は、接地電位下は電源電位等の基準電
    位に接続されていることを特徴とする半導体集積回路装
    置。
JP17771183U 1983-11-17 1983-11-17 半導体集積回路装置 Pending JPS6085846U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17771183U JPS6085846U (ja) 1983-11-17 1983-11-17 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17771183U JPS6085846U (ja) 1983-11-17 1983-11-17 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPS6085846U true JPS6085846U (ja) 1985-06-13

Family

ID=30386013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17771183U Pending JPS6085846U (ja) 1983-11-17 1983-11-17 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPS6085846U (ja)

Similar Documents

Publication Publication Date Title
JPS5936262U (ja) 半導体メモリ素子
JPS6321351B2 (ja)
KR860000716A (ko) 다이내믹형 메모리셀과 그 제조방법
JP2976842B2 (ja) 半導体記憶装置の製造方法
JPS6085846U (ja) 半導体集積回路装置
JPS5838939B2 (ja) 集積回路
JP2668873B2 (ja) 半導体記憶装置
JPS60942U (ja) 半導体装置
JPS59112944U (ja) 集積回路
JP2585708Y2 (ja) 半導体メモリ
JP2952987B2 (ja) 溝分離型半導体装置
JPS5877065U (ja) 集積回路装置
JPH0454386B2 (ja)
JPS58158454U (ja) 半導体メモリセル
JPS58124953U (ja) 半導体集積回路装置
JPH0650765B2 (ja) 半導体装置の製造方法
JPS60153548U (ja) ラテラル型トランジスタ
JPS59161643U (ja) 半導体集積回路装置
JPS6071153U (ja) 半導体装置
JPS6364041U (ja)
JPS5858360U (ja) プレ−ナ型半導体素子
JPS58180646U (ja) 電界効果トランジスタ
JPS6132824B2 (ja)
JPS60125751U (ja) 半導体スイツチング素子
JPS59135653U (ja) 半導体装置