JPH0454386B2 - - Google Patents
Info
- Publication number
- JPH0454386B2 JPH0454386B2 JP57018642A JP1864282A JPH0454386B2 JP H0454386 B2 JPH0454386 B2 JP H0454386B2 JP 57018642 A JP57018642 A JP 57018642A JP 1864282 A JP1864282 A JP 1864282A JP H0454386 B2 JPH0454386 B2 JP H0454386B2
- Authority
- JP
- Japan
- Prior art keywords
- groove
- resistor
- semiconductor substrate
- impurity diffusion
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 17
- 239000010409 thin film Substances 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 9
- 239000010408 film Substances 0.000 claims description 8
- 230000010354 integration Effects 0.000 description 5
- 239000012212 insulator Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229910019974 CrSi Inorganic materials 0.000 description 1
- 229910021357 chromium silicide Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は集積回路に係わり、とりわけ高集積化
を要求される集積回路の抵抗体の構造に関する。
を要求される集積回路の抵抗体の構造に関する。
従来、集積回路における抵抗体部の構造は、平
坦な絶縁体または絶縁膜を有する半導体基体表面
に薄膜抵抗体を平坦に形成する構造が用いられて
いた。
坦な絶縁体または絶縁膜を有する半導体基体表面
に薄膜抵抗体を平坦に形成する構造が用いられて
いた。
しかし上記の従来技術では、抵抗体が二次元配
置、即ち平面上に配置されるために、集積回路装
置を高密度化、高集積化する場合に、大きな面積
を必要とし、集積度向上の妨げになつていた。 したがつて本発明はかかる従来技術の欠点を克
服するために基板または基板表面に溝部を形成
し、溝部が形成された基板表面に絶縁膜を介して
抵抗体を形成し、高密度で大集積化可能な集積回
路装置の抵抗体部の構造を提供することを目的と
する。
置、即ち平面上に配置されるために、集積回路装
置を高密度化、高集積化する場合に、大きな面積
を必要とし、集積度向上の妨げになつていた。 したがつて本発明はかかる従来技術の欠点を克
服するために基板または基板表面に溝部を形成
し、溝部が形成された基板表面に絶縁膜を介して
抵抗体を形成し、高密度で大集積化可能な集積回
路装置の抵抗体部の構造を提供することを目的と
する。
本発明の集積回路装置は、第１導電型の半導体
基板に設けられた溝部、前記溝部の内壁に沿つて
前記半導体基板中に設けられた第２導電型の不純
物拡散層、前記半導体基板及び前記溝部の側壁に
延在して設けられた第１絶縁膜、前記溝中に前記
第１絶縁膜を介して設けられ、かつ前記溝部の底
面において前記不純物拡散層と電気的に接続する
薄膜抵抗体を有することを特徴とする。
基板に設けられた溝部、前記溝部の内壁に沿つて
前記半導体基板中に設けられた第２導電型の不純
物拡散層、前記半導体基板及び前記溝部の側壁に
延在して設けられた第１絶縁膜、前記溝中に前記
第１絶縁膜を介して設けられ、かつ前記溝部の底
面において前記不純物拡散層と電気的に接続する
薄膜抵抗体を有することを特徴とする。
以下、本発明について、実施例に基づいて説明
する。 第１図は本発明の実施例を示す抵抗体部の断面
図である。 Ｐ型Si基板１１に異方性エツチングによりアス
ペクト比（溝の深さ／間口）の大きな溝部を形成
し、溝部に沿つてＮ型導電型決定不純物を拡散し
た配線層１３を形成するとともに、溝部の側壁及
びSi基板表面にシリコン酸化膜からなる絶縁体１
２を形成し、例えばCrSi（クロム・シリサイド）
からなる薄膜抵抗体１４を溝部及びSi基板１１の
シリコン酸化膜表面に形成することにより、抵抗
体部を作成する。 薄膜抵抗体１４は溝部の底面で不純物拡散層か
らなる配線層１３と接続する。配線層１３は溝の
深さ相当の配線長を確保することが可能となり、
配線としての利用のみならず、必要であれば抵抗
体として利用することも可能である。 また配線層１３をトランジスタのソース領域ま
たはドレイン領域とすれば、本発明の薄膜抵抗体
１４はこのトランジスタの負荷抵抗として利用す
ることができ、微細なSRAMを構成することが
可能となる。 また本発明の別の製造方法として、溝部にシリ
コン酸化物を充填した後フオトエツチング技術等
により細い溝を設けその溝に薄膜抵抗体１４を設
けることにより抵抗体部を作成してもよい。 更に薄膜抵抗体は別の絶縁基板または絶縁体を
有した半導体基板上に形成した後、本集積回路基
板に貼付けてもよい。
する。 第１図は本発明の実施例を示す抵抗体部の断面
図である。 Ｐ型Si基板１１に異方性エツチングによりアス
ペクト比（溝の深さ／間口）の大きな溝部を形成
し、溝部に沿つてＮ型導電型決定不純物を拡散し
た配線層１３を形成するとともに、溝部の側壁及
びSi基板表面にシリコン酸化膜からなる絶縁体１
２を形成し、例えばCrSi（クロム・シリサイド）
からなる薄膜抵抗体１４を溝部及びSi基板１１の
シリコン酸化膜表面に形成することにより、抵抗
体部を作成する。 薄膜抵抗体１４は溝部の底面で不純物拡散層か
らなる配線層１３と接続する。配線層１３は溝の
深さ相当の配線長を確保することが可能となり、
配線としての利用のみならず、必要であれば抵抗
体として利用することも可能である。 また配線層１３をトランジスタのソース領域ま
たはドレイン領域とすれば、本発明の薄膜抵抗体
１４はこのトランジスタの負荷抵抗として利用す
ることができ、微細なSRAMを構成することが
可能となる。 また本発明の別の製造方法として、溝部にシリ
コン酸化物を充填した後フオトエツチング技術等
により細い溝を設けその溝に薄膜抵抗体１４を設
けることにより抵抗体部を作成してもよい。 更に薄膜抵抗体は別の絶縁基板または絶縁体を
有した半導体基板上に形成した後、本集積回路基
板に貼付けてもよい。
本発明のように薄膜抵抗体を溝部に形成するこ
とにより、集積回路の見かけ上の面積に占める抵
抗体の面積を小さくすることが可能となり、更に
薄膜抵抗体が溝部の底面において配線層となる不
純物拡散層と電気的に接続しているため、配線層
となる不純物拡散層は溝の深さに相当する長さの
配線長を得ることができ、必要であれば不純物拡
散層をも抵抗体として寄与することが出来るの
で、集積回路の高密度化、大集積化を図ることが
できるという効果を有している。
とにより、集積回路の見かけ上の面積に占める抵
抗体の面積を小さくすることが可能となり、更に
薄膜抵抗体が溝部の底面において配線層となる不
純物拡散層と電気的に接続しているため、配線層
となる不純物拡散層は溝の深さに相当する長さの
配線長を得ることができ、必要であれば不純物拡
散層をも抵抗体として寄与することが出来るの
で、集積回路の高密度化、大集積化を図ることが
できるという効果を有している。
第１図は、本発明の実施例を示す要部の断面図
である。 １１……基板、１２……絶縁体、１３……配線
層、１４……薄膜抵抗体。
である。 １１……基板、１２……絶縁体、１３……配線
層、１４……薄膜抵抗体。
Claims (1)
- １ 第１導電型の半導体基板に設けられた溝部、
前記溝部の内壁に沿つて前記半導体基板中に設け
られた第２導電型の不純物拡散層、前記半導体基
板及び前記溝部の側壁に延在して設けられた第１
絶縁膜、前記溝中に前記第１絶縁膜を介して埋設
され、かつ前記溝部の底面において前記不純物拡
散層と電気的に接続する薄膜抵抗体を有すること
を特徴とする集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1864282A JPS58135662A (ja) | 1982-02-08 | 1982-02-08 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1864282A JPS58135662A (ja) | 1982-02-08 | 1982-02-08 | 集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58135662A JPS58135662A (ja) | 1983-08-12 |
| JPH0454386B2 true JPH0454386B2 (ja) | 1992-08-31 |
Family
ID=11977250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1864282A Granted JPS58135662A (ja) | 1982-02-08 | 1982-02-08 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58135662A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1958258A1 (fr) * | 2005-12-06 | 2008-08-20 | Stmicroelectronics Sa | Resistance dans un circuit integre |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5426747A (en) * | 1977-07-30 | 1979-02-28 | Tdk Corp | Heat-sinsitive printing head |
| JPS5593251A (en) * | 1978-12-30 | 1980-07-15 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS5643749A (en) * | 1979-09-18 | 1981-04-22 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device and its manufacture |
-
1982
- 1982-02-08 JP JP1864282A patent/JPS58135662A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5426747A (en) * | 1977-07-30 | 1979-02-28 | Tdk Corp | Heat-sinsitive printing head |
| JPS5593251A (en) * | 1978-12-30 | 1980-07-15 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS5643749A (en) * | 1979-09-18 | 1981-04-22 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device and its manufacture |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58135662A (ja) | 1983-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3826699A (en) | Method for manufacturing a semiconductor integrated circuit isolated through dielectric material | |
| US4314269A (en) | Semiconductor resistor comprising a resistor layer along a side surface | |
| JPS6321351B2 (ja) | ||
| GB2148591A (en) | Semiconductor device isolation grooves | |
| US3404321A (en) | Transistor body enclosing a submerged integrated resistor | |
| GB1564849A (en) | Monolithic semiconductor device including a controllably valued resistor and method of manufacture therefor | |
| US5508545A (en) | Semiconductor device including a pair of transistors having a common channel region, and method of making the same | |
| US4544941A (en) | Semiconductor device having multiple conductive layers and the method of manufacturing the semiconductor device | |
| JPH0454386B2 (ja) | ||
| JP3417482B2 (ja) | 半導体装置の製造方法 | |
| JPS5838939B2 (ja) | 集積回路 | |
| JPH04361566A (ja) | 半導体集積回路 | |
| JP2621607B2 (ja) | 半導体装置の製造方法 | |
| JPS639964A (ja) | 半導体記憶素子製造法 | |
| JPH05864B2 (ja) | ||
| JPS58105562A (ja) | 半導体装置 | |
| JPH01241163A (ja) | 半導体装置とその製造方法 | |
| JPS6018931A (ja) | 半導体装置とその使用方法 | |
| JPH04365370A (ja) | 半導体集積回路 | |
| JPS63192249A (ja) | 半導体集積回路装置 | |
| JPH01304781A (ja) | 半導体装置の製造方法 | |
| JPH0550140B2 (ja) | ||
| JPS6085846U (ja) | 半導体集積回路装置 | |
| JPS62134961A (ja) | 半導体集積回路装置 | |
| JPS6023509B2 (ja) | Ｍｏｓ形半導体装置 |