JPS6023509B2 - Ｍｏｓ形半導体装置 - Google Patents

Description

【発明の詳細な説明】 この発明は、絶縁性基板上に形成された半導体基板を用
いたＭＯＳ形半導体装置の改良に関するものである。

ＭＯＳ形集積回路（ＭＯＳＩＣ）はバィポーラ形集積回
路と比較して、集積密度が大きく、かつ安価であるとい
う長所を有しているが、演算速度が遅いという欠点があ
る。

そこで、ＭＯＳ、ＩＣの演算速度を遠くする方式が、最
近、種々提案されて来た。すなわち、ゲート電極を拡散
マスクとして用い、ＯＳトランジスタのソース領域およ
びドレィン領域の位置を自動的に定めるいわゆる自己整
合法によって、ース・ドィン間距離（チャンネル長）を
額かし、相互コンダクンスを増加させる方や、絶兼務基
板上に素子を形成し、ＭＯＳＩＣの配線部の浮遊容量を
小さくすることにより、演算速度を遠くする方式〔ＳＯ
Ｓ（ＳｉｌｉｃｏｎｏｎＳａｐｈｉｒｅ）ＭＯＳＩＣ〕
が提案されている。しかるに、ＳＯＳＭＯＳＩＣ方式を
用いると、半導体板が電気的に浮いているので、絶縁性
基板と半導体基板層との間にリーク電流による電圧変動
が生じるため、しきし・値電圧（Ｖｍ）の変動、ドレィ
ン電圧に対するドレィン流の依存度の変動などの不安定
な要素を有している。この発明は、上記の点に鑑みてな
されたもので、ソース領域と半導体基板とを導電体領域
により接続することにり、Ｖ比の変動、ドレィン電流の
依存度の変動などの不安定な要素を無したＳＯＳＭＯＳ
形半導体装置を提供するとを目的としたものである。

以下、実施例によりこの発明を説明する。

第１図は、この発明の一施例であるｎャンネルＭＯＳ形
ランジスタの製造工程を示す図ある。

第１図により実施例の製造工程を説明する。第１図ａに
示ように、サファイアなどよりなる絶縁性基板１に、ヱ
ピタキシャル成長によりｐ形シコンよりなるェピタキシ
アル層２を長さ１仏程度に形成する。このェピタキシ層
２のちソース領域、ドレィン領域およびチャンネル領域
を形成するｐ形シリコン城である半導体板３の上に写真
食刻法によりレジスト膜４を被着させ、プラズマ食刻法
を用いて、上記半導体基板３以外のェピタキシアル層２
を除去する。次に第１図に示すように、レジスト膜４を
除去し、酸化囲気中で加するとにより、ゲート絶縁膜と
しての二酸化ケイ素（Ｓｉ０２）膜５を形成する。つづ
いて、このＳｉ０２膜５の上にゲート電極作成用の多結
晶シリン層を気相成長法で形成し、ゲート電極６となる
部分以外の多結晶シリコン層を写真刻法により除去する
。つづいて、ゲート電極６の一部とソース城となるべき
部分にレジスト膜７を形成する。次に第１図ｃに示すよ
うに、レジスト７をマスクとしてドレィン領域となるべ
き部分の上のＳｉ０２膜５をッチングにて除去し、つつ
いて、レジスト膜を除去後リンを拡散して、ドィン領域
８を形成する。次に第１図ｄに示すように、ソース領域
となるべき部分の上のＳｉ０２膜５をェチングにて除去
し、リンより拡散速度の遅いヒ素たはアンチモンを拡散
して、ソース領域９を形成する。このとき、ゲート電極
６およびドレィン領域８もヒ素またはアンチモンが拡散
されるが、リンの拡散速度はヒ素の拡散速度より１１０
０００で約２の音も大きいので、ゲート電極６およびド
レィン領域８の電機特性・接合深さはリンの拡散で決ま
り、ドレィン領域８のｐｎ接合の深さは、ソースス領域
９のＰｎ接合の深さより深くなる。次に第１図ｅに示す
ように、気相成長法でＳｉ０２膜１０を形成しつづいて
、ゲート電極６と配線用金属と接触用の穴、ドレィン領
域８およびソース領域９と電極・配線用金属との接触用
の穴をＳｉ０２膜１０１こ写真食刻法により形成する。
〔ゲート電極６と配線用金属との接触用の穴は第１図ｅ
に示すゲート電極６の紙面に垂直な延長部の上のＳｉ０
２膜１０にあげられる。従って、第１図ｅには表わされ
ていない。〕次に第１図ｆに示すように、アルミニウム
を被着させ、写食刻法により、ゲート電極６に対する配
線、ドレィン電極１３およびソ−ス電極１４ならびにこ
れらに対する配線を形成する。つづいて、ゲート電極６
、ドレイン領域８およびソース領域９とアルミニウムと
の電気的接触を良くするために、４００〜５００ｑｏ程
度の温度で熱処理を行う。第２図は完成したｎチャンネ
ルＳＯＳＭＯＳ形トランジスタの主要部の断面図である
。

第２図において、第１図に示したものと同じ符号は同一
のものを表わしており、１３および４はアルミニウム被
着後の熱処理により、それぞれドレィン領域８およびソ
ース領域９に形成れたアルミニウム、リコン合金層を示
す。アルミニウム・リコン合金層１４がソース領域９よ
り深くまで形成され、この合金層を介して導体基板３と
ソース領域９とが電気的に短絡され、半導体基板３・ソ
ース領域９間の電位が浮くというＳＯＳＭＯＳ形トラン
ジスタの欠点を除去し得る。

ドレィン領域３はソース城９より深く形成されているの
で、アルミニウム・シリコン合金層１３がドレィン領域
８内に形れているため、ドレィン領域８と半導体基板３
との間には正常なｐｎ接合が形成されている。第３図こ
の発の他の実施例であるｎチャンネルＭＯＳ形トランジ
スタの製造中間工程における断面図である。

第３図において、第１図および第２図と同じ符号は第１
図おび第２図で示したものと同様のものを表わしてる。
８ａはヒ素拡散によるドレィン領域、８ｂはリン拡散に
よるドレィン領域である。

この実施例では、通常のシリコン・ゲート方式で、半導
体基板３のドレィン領域となるべき部分およびソース領
域となるべき部分にヒ素を拡散またはイオン注入後、気
相成長法でＳｉ０２膜１０を形成し、ドレィン領域８と
電極・配線用金属との接触用の穴をＳｉ０２膜１０に形
成し、この穴より拡散速度の速いリンを拡散させる。

この実施例においても、ドレイン領域８ｂがソース領域
９より深く形成されているので、第２図に示した実施例
と同じ効果をたらす構造にすることが可能である。上記
の両実施例では、この発明をｎチャンネルＳＯＳＭＯＳ
形トランジス外こ適用した場合について述べたが、ｐャ
ンネルＳＯＳＭＯＳ形トランジスタにもこの発明が同様
に適用されることはいうまでもない。

また、上記の両実施例では、ＳＯＳＭＯＳ形トランジス
タにこの発明を適用した場合について述べたが、ＳＯＳ
ＭＯＳにもこの発明は同様に適用できるものである。

以上詳述したように、この発明によるＳＯＳＭＯＳ形半
導体装置においては、ドレィン領域をソース領域より半
導体基板内に深く形成し、ソース領域においてのみ、電
極用金属と半導体基板の半導体とよりなる合金層によっ
てｐｎ接合を電気的に短絡しているため、演算速度を遠
くし、しかも半導体基板が電気的に浮くことによるＶｔ
ｈの変動・ドレィン電圧に対するドレィン電流の依存度
の変動などの不安定な要素を除去することができる効果
がある。

【図面の簡単な説明】

第１図はこの発明の一施例の製造工程を示す断面図、第
２図は完成した第１図の実施例の主部の断面図、第３図
はこの発明の他の実施例の製造中間工程における断面図
である。 図において、１は絶縁性基板、３は半導体基板、５はＳ
ｉ０２膜、６はゲート電極、８はドレイン領域、９はソ
ース領域、１１はドィン電極、１２はソース電極、１３
はドレィン領域の合金層、１４はソース領域の合金層を
示す。 なお、図中同一符号はそれぞれ同または相当部分を示す
。第１図第１図 第２図 第３図

Claims (1)

1. 【特許請求の範囲】 １ 絶縁性基板、この絶縁性基板上に形成された半導体
   基板、この半導体基板の表面部に設けられこの半導体基
   板とｐｎ接合を形成するソース領域およびドレイン領域
   、ならびに上ソース領域および上記ドレイン領域のそれ
   ぞれの表面に被着されたソース電極およびドレイン電極
   を備えたものにおいて、上記導体板の表面よりのｐｎ接
   合の深さを上記ドイン領域において上記ソース領域より
   深くし、上記ソース領域においてのみ半導基板の構成材
   料である導体と電極の構成材料である金属とよりなる合
   金層につてｐｎ接合を短絡したことを特徴とするＭＯＳ
   半導体装置。 ２ ドレイン領域形成のための不純物に、ソース領域形
   成のための不純物より拡散速度の大きい不純物を用いる
   ことを特徴とする特許請求の範囲第１項記載のＭＯＳ形
   半導体装置。 ３ ドレイン領域形成のための不純物にリンを用い、ソ
   ース領域形成のための不純物にヒ素を用いたことを特徴
   とする特許請求の範囲第２項記載のＭＯＳ形導体装置。 ４ ドレイン領域形成のための不純物にリンを用い、ソ
   ース領域形成のための不純物にアンチモンを用いたこと
   を特徴とする特許請求の範囲第２項記載のＭＯＳ形半導
   体装置。