JPS6037061A - マイクロコンピユ−タ - Google Patents
マイクロコンピユ−タInfo
- Publication number
- JPS6037061A JPS6037061A JP58145372A JP14537283A JPS6037061A JP S6037061 A JPS6037061 A JP S6037061A JP 58145372 A JP58145372 A JP 58145372A JP 14537283 A JP14537283 A JP 14537283A JP S6037061 A JPS6037061 A JP S6037061A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- rom
- decoder
- execution unit
- built
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、Ｂ、ＯＭを内蔵するマイクロコンピュータに
関する。
関する。
近年、集積回路技術の進歩によｐＲＯＭ、ＲＡＭ周辺装
置の制御回路まで含んだマイクロコンピュータが出現し
、多用されるに至っている。しかし、機器の高機能化に
伴いよシ高速化が要求されている。
置の制御回路まで含んだマイクロコンピュータが出現し
、多用されるに至っている。しかし、機器の高機能化に
伴いよシ高速化が要求されている。
今までのＲＯＭ内蔵のマイクロコンピュータにおいては
、ＲＯＭな〆内蔵しているにもかかわらず、外部の記憶
装置と同一に取扱われており、バスサイクル及びバスの
端子数の制限による命令長の制限を受けていて単一命令
でも複数回のアクセスが必要であり、高速化の障害とな
っていた。
、ＲＯＭな〆内蔵しているにもかかわらず、外部の記憶
装置と同一に取扱われており、バスサイクル及びバスの
端子数の制限による命令長の制限を受けていて単一命令
でも複数回のアクセスが必要であり、高速化の障害とな
っていた。
第１図は従来のマイクロコンピュータの一例の要部のブ
ロック図である。
ロック図である。
図において、１は外部記憶装置、２はバス、３はマイク
ロプロセッサ、４は実行ユニット、５はバス制御回路、
６は命令デコーダ、７は内蔵ＲＯＭ、８は入出力制御線
、９は内部データバスである。
ロプロセッサ、４は実行ユニット、５はバス制御回路、
６は命令デコーダ、７は内蔵ＲＯＭ、８は入出力制御線
、９は内部データバスである。
今、外部記憶装置１に格納されている命令を実行する時
、該命令を人出力制御線８により外部記憶装置１からバ
ス２を通してバス制御回路５、命令デコーダ６を通して
実行ユニット４に取込んで実行する。この時、バス制御
回路５からバス２へのアドレスの出力並び忙読出制御信
号の出力、外部記憶装Ｒ１からの命令のバス制御回路５
でのラッチと命令デコーダへの出力、命令デコーダでの
命令の解読等の一連の操作が必要である。もし、次にデ
ータが必要であれば、データバス９を通して取込む。ま
た、内蔵ＲＯＭ７を読出す時も、外部記憶装置へのバス
２が接続されていたため命令の取込み及びデコードのサ
イクルを必要としこ。
、該命令を人出力制御線８により外部記憶装置１からバ
ス２を通してバス制御回路５、命令デコーダ６を通して
実行ユニット４に取込んで実行する。この時、バス制御
回路５からバス２へのアドレスの出力並び忙読出制御信
号の出力、外部記憶装Ｒ１からの命令のバス制御回路５
でのラッチと命令デコーダへの出力、命令デコーダでの
命令の解読等の一連の操作が必要である。もし、次にデ
ータが必要であれば、データバス９を通して取込む。ま
た、内蔵ＲＯＭ７を読出す時も、外部記憶装置へのバス
２が接続されていたため命令の取込み及びデコードのサ
イクルを必要としこ。
このため、処理時間が長くなるという欠点があった。
本発明は上記欠点を除去し、内蔵ＲＯＭを読出すときは
命令ラッチ、命令デコーダを通さずに直接実行ユニット
に取込むようにし、処理に要する時間の短縮化を計った
高速動作のマイクロコンピュータを提供するものである
。
命令ラッチ、命令デコーダを通さずに直接実行ユニット
に取込むようにし、処理に要する時間の短縮化を計った
高速動作のマイクロコンピュータを提供するものである
。
本発明のマイクロコンピータは、外部から人力される命
令を解読するデコーダと、該デコーダの出力を受け処理
を行う実行ユニットと、前記外部命令を出力する外部記
憶装置と前記命令デコーダと前記実行ユニットとの間の
信号の送受を制御するバス制御回路と、前記実行ユニッ
トに内部バスで接続され、前記命令デコーダの出力と一
致させた内容を有する内蔵ＲＯＭと、前記実行ユニット
からの命令によシ前記内蔵ＲＯＭから命令を読出す几Ｏ
Ｍ読出制御回路とを含んで構成される。
令を解読するデコーダと、該デコーダの出力を受け処理
を行う実行ユニットと、前記外部命令を出力する外部記
憶装置と前記命令デコーダと前記実行ユニットとの間の
信号の送受を制御するバス制御回路と、前記実行ユニッ
トに内部バスで接続され、前記命令デコーダの出力と一
致させた内容を有する内蔵ＲＯＭと、前記実行ユニット
からの命令によシ前記内蔵ＲＯＭから命令を読出す几Ｏ
Ｍ読出制御回路とを含んで構成される。
次に、本発明の実施例について図面を用いて説明する。
第２図は本発明の一実施例のブロック図である。
この実施例は、外部記憶装置１からバス２を通して入力
される命令を解読するデコーダ６と、デコーダ６の出力
を受け処理を行う実行ユニット４と、外部記憶装置１と
命令デコーダ６Ｅ実行ユニット４との間の信号の送受を
制御するバス制御回路５と、実行ユニット４に内部バス
１０で接続され、命令デコーダ６の出力と一致させた内
容を有する内蔵九〇Ｍ７と、実行ユニット４からの命令
によシ内蔵ＲＯＭ７から命令を読出す几ＯＭ読出制御回
路１１とを含んで構成される。
される命令を解読するデコーダ６と、デコーダ６の出力
を受け処理を行う実行ユニット４と、外部記憶装置１と
命令デコーダ６Ｅ実行ユニット４との間の信号の送受を
制御するバス制御回路５と、実行ユニット４に内部バス
１０で接続され、命令デコーダ６の出力と一致させた内
容を有する内蔵九〇Ｍ７と、実行ユニット４からの命令
によシ内蔵ＲＯＭ７から命令を読出す几ＯＭ読出制御回
路１１とを含んで構成される。
この実施例は、外部記憶装置１をアクセスする場合には
従来と同じでおる。内蔵ＲＯＭ７を読出す場合には内蔵
ＲＯＭの内容を命令デコーダの出力と一致させておく事
により実行ユニット４で直接読込める。そのため、命令
、ラッチ、デコードを必要としない。更に内蔵ＲＯＭの
命令を第３図の様に構成しておくことＫより命令及びオ
ペランドを同時に実行ユニット４に取込む事が可能とな
υ外部記憶装置１へのアクセス回数を減らす事が可能と
なる。第３図の例では外部記憶装置１で命令Ａｄｄ、オ
ペランドａ、ｂを実行する場合は、Ａｄｄ酪令を取込ん
だ後、オペランドａ、ｂを取込む必要があ＃）３回のバ
スサイクルが必要であるが、内蔵ＲＯＭの場合には、命
令、オペランド共同時に取込め高速化が実現できる。
従来と同じでおる。内蔵ＲＯＭ７を読出す場合には内蔵
ＲＯＭの内容を命令デコーダの出力と一致させておく事
により実行ユニット４で直接読込める。そのため、命令
、ラッチ、デコードを必要としない。更に内蔵ＲＯＭの
命令を第３図の様に構成しておくことＫより命令及びオ
ペランドを同時に実行ユニット４に取込む事が可能とな
υ外部記憶装置１へのアクセス回数を減らす事が可能と
なる。第３図の例では外部記憶装置１で命令Ａｄｄ、オ
ペランドａ、ｂを実行する場合は、Ａｄｄ酪令を取込ん
だ後、オペランドａ、ｂを取込む必要があ＃）３回のバ
スサイクルが必要であるが、内蔵ＲＯＭの場合には、命
令、オペランド共同時に取込め高速化が実現できる。
以上詳細に説明したように、本発明によれば、内蔵ＲＯ
Ｍを読出すときは命令ラッチ、命令デコーダを通さずに
直接実行ユニットに取込み、処理時間を短縮し、高速動
作が可能なマイクロコンピュータが得られるのでその効
果は大きい。
Ｍを読出すときは命令ラッチ、命令デコーダを通さずに
直接実行ユニットに取込み、処理時間を短縮し、高速動
作が可能なマイクロコンピュータが得られるのでその効
果は大きい。
第１図は従来のマイクロコンピュータの一例のブロック
図、第２図は本発明の一実施例のブロック図、第３図は
第２図に示す内蔵ＲＯＭ及び外部記憶装置に格納される
命令及びオペランドの状態を説明するための図でおる。 １・・・・・・外部記憶装置、２・・・・・・バス、３
・・・・・・マイクロコンピュータ、４・・・・・・実
行ユニット、５・・・・・バス制御回路、６・・・・・
・命令デコーダ、７・・・・・・内蔵ＲＯＭ、８・・・
・・・入出力制御線、９・・・・・・内部データバス、
１０・・・・・・バス、１１・・・・・・几ＯＭ読出制
御回路。 −２、」、−１、 代理人 弁理士 内 原 晋１：、 ′、）卒１回 を３回
図、第２図は本発明の一実施例のブロック図、第３図は
第２図に示す内蔵ＲＯＭ及び外部記憶装置に格納される
命令及びオペランドの状態を説明するための図でおる。 １・・・・・・外部記憶装置、２・・・・・・バス、３
・・・・・・マイクロコンピュータ、４・・・・・・実
行ユニット、５・・・・・バス制御回路、６・・・・・
・命令デコーダ、７・・・・・・内蔵ＲＯＭ、８・・・
・・・入出力制御線、９・・・・・・内部データバス、
１０・・・・・・バス、１１・・・・・・几ＯＭ読出制
御回路。 −２、」、−１、 代理人 弁理士 内 原 晋１：、 ′、）卒１回 を３回
Claims (1)
- 外部から入力される命令を解読するデコーダと、該デコ
ーダの出力を受け処理を行う実行ユニットと、前記外部
命令を出力する外部記憶装置と前記命令デコーダと前記
実行ユニットとの間の信号の送受を制御するバス制御回
路と、前記実行ユニットに内部バスで接続され、前記命
令デコーダの出力と一致させた内容を有する内蔵ＲＯＭ
と、前記実行ユニットからの命令によシ前記内蔵ＲＯＭ
から命令を読出すＲＯＭ読出制御回路とを含むことを特
徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58145372A JPS6037061A (ja) | 1983-08-09 | 1983-08-09 | マイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58145372A JPS6037061A (ja) | 1983-08-09 | 1983-08-09 | マイクロコンピユ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6037061A true JPS6037061A (ja) | 1985-02-26 |
Family
ID=15383695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58145372A Pending JPS6037061A (ja) | 1983-08-09 | 1983-08-09 | マイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6037061A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01215739A (ja) * | 1988-02-23 | 1989-08-29 | Hisankabutsu Glass Kenkyu Kaihatsu Kk | カルコゲナイドガラス原料の精製法および同ガラスの製造方法 |
-
1983
- 1983-08-09 JP JP58145372A patent/JPS6037061A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01215739A (ja) * | 1988-02-23 | 1989-08-29 | Hisankabutsu Glass Kenkyu Kaihatsu Kk | カルコゲナイドガラス原料の精製法および同ガラスの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4839797A (en) | Microprocessor compatible with any software represented by different types of instruction formats | |
| US4764866A (en) | Data processing system with pre-decoding of op codes | |
| JP2567411B2 (ja) | データ処理回路 | |
| JPS6037061A (ja) | マイクロコンピユ−タ | |
| JP3568539B2 (ja) | データ処理装置 | |
| KR0134365B1 (ko) | 원칩 마이크로컴퓨터 및 이의 프로그램 메모리 및 데이타 메모리를 액세스하는 방법. | |
| JPS6079431A (ja) | プログラマブルコントローラのパイプライン処理方法 | |
| KR0153537B1 (ko) | 메모리 번지 데이타를 선행 선택하는 신호처리 구조 | |
| JPS6167148A (ja) | マイクロコンピユ−タ | |
| JPS6330658B2 (ja) | ||
| JPS5636744A (en) | Microcomputer unit | |
| JPH0473167B2 (ja) | ||
| KR940006298Y1 (ko) | 공통메모리 인터페이스장치 | |
| JPH02183332A (ja) | プログラムド制御方式 | |
| JPH01142844A (ja) | 半導体集積回路 | |
| JPH0589039A (ja) | 入出力制御素子 | |
| JPS63311447A (ja) | デバック用マイクロプロセッサ | |
| JPH05143322A (ja) | マイクロコンピユータ | |
| JPH0340075A (ja) | マイクロコンピュータ | |
| JPH0668055A (ja) | ディジタル信号処理装置 | |
| JPH0460835A (ja) | マイクロインストラクションデコード回路 | |
| JPS6354630A (ja) | デ−タ処理装置 | |
| JPS6238902A (ja) | シ−ケンス演算の処理方式 | |
| JPS638937A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPS6217777B2 (ja) |