JPH0460835A - マイクロインストラクションデコード回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明は、マイクロインストラクションデコード回路
に関し、詳しくは、マイクロプロセッサに内蔵されたマ
イクロプログラムを格納するＲＯＭからデータを読出す
場合に、読出される次のデータが命令か、定数かの判定
処理が簡単にでき、デコード処理速度を向上させること
ができるようなマイクロインストラクションデコード回
路に関する。

［従来の技術］ ワンチップ化されたマイクロコンピュータは、カメラや
家庭用電気器具、その他の電子機器の制御回路、リモー
トコントローラ等に使用され、４ビツトや８ビツト制御
のものが多数造られている。

この種のワンチップマイクロコンピュータは、汎用のマ
イクロプロセッサと異なり、１チツプの内部に多数のレ
ジスタやメモリ、ＡＬＵ等が相互にバス接続された形で
あらかじめ内蔵され、外部に対しての信号の授受は、同
様にバス接続されたＩ１０バッファで行い、これら回路
をＣＰＵ等のコントローラが制御して、Ｉ１０バッファ
を介して外部回路とデータの授受を行うように設計され
ている。

この種のコントローラには、通常、インストラクション
デコーダと二一モニック等で表現されるインストラクシ
ョン（命令語）のデータ（以下インストラクション）や
定数データがマイクロプログラムとしてＲＯＭに記憶さ
れていて、このＲＯＭから読出されるデータがインスト
ラクションか、定数データかを判定し、それに応じてイ
ンストラクションをデコーダに取込んだり、定数データ
をバスへ送出したりする制御が行われている。

［解決しようとする課題］ ワンチップマイクロコンピュータのＲＯＭに記憶された
データは、そのアドレスやその順序に応じてインストラ
クションか、定数データかが決められ、また、データ内
容の相違でインストラクションか、定数データかが分か
るので、従来、読出したデータあるいはアドレスに応じ
てデータの解析をしてそれがインストラクションか、定
数データかを判定し、インストラクションについてはそ
れをデコードし、定数データについてはそれをバスに送
出している。

しかし、このようなＲＯＭから読出されたデータの解析
処理と、それに応じたインストラクションデコーダとバ
スとの切替え制御とは、比較的複雑で大きなハードウェ
アとなり、デコード処理速度が低下する欠点がある。

この発明は、このような従来技術の問題点を解決するも
のであって、メモリから読出されるデータをインストラ
クションか、定数データかに応じて簡単にインストラク
ションデコーダ側とバス側とのいずれかに切替えること
ができ、デコード処理速度を速くできるマイクロインス
トラクションデコード回路を提供することを目的とする
。

［課題を解決するための手段］ このような目的を達成するためのこの発明の構成は、イ
ンストラクションデコーダがメモリから読出された命令
語データを受けたとき、この命令語データを受け、この
命令部分のバイト数と定数データの有無及びそのバイト
数との関係により決定される次にメモリから読出される
データに対してそれが命令語データであるか、定数デー
タであるかを示す識別データを発生する識別データ発生
回路と、識別データを受けてそれが命令語データを示す
ときにはメモリの出力をインストラクションデコーダ側
に接続し、それが定数データを示すときにはメモリの出
力をバス側に接続するセレクタとを備えるものである。

［作用］ このように、ＲＯＭ等のメモリの出力のうちインストラ
クションについてインストラクションデコーダがそれを
受ける場合に、そのインストラクションについて命令形
態を解析するとともに、次にメモリから読出されるデー
タの識別データを発生させ、それによりインストラクシ
ョンデコーダとバスとの切替えを行うようにしているの
で、メモリに記憶されたデータが読出される都度、イン
ストラクションのデコードと同時に次のデータの選択制
御ができる。

その結果、トータル的にみてのデコードの処理速度を向
上させることができ、回路も簡単になる。

この場合、命令形態に応じた信号は、インストラクショ
ンデコーダで発生することが必要になるので、インスト
ラクション信号の一部をそのまま利用することが可能で
あって、これを利用すれば、さらに回路は簡単化できる
。

［実施例コ 以下、この発明の一実施例について図面を参照して詳細
に説明する。

第１図は、この発明を適用したマイクロインストラクシ
ョンデコード回路のブロック図である。

図において、１０は、インストラクションデコード回路
であり、ｌは、インストラクションや定数データ等の、
いわゆるマイクロプログラムを記憶するＲＯＭ、２は、
セレクタであって、ＲＯＭ１から読出されたデータをバ
ス３側とインストラクションデコーダ４側とのいずれか
に供給する経路を切替えを行う。

インストラクションデコーダ４は、セレクタ２からイン
ストラクションを受けて、それをデコードし、ＡＬＵを
はじめ各種の内部回路を制御するためのインストラクシ
ョン信号４ａを発生する。

また、インストラクションデコーダ４は、命令形態デコ
ーダ５を内蔵していて、セレクタ２を介してＲＯＭＩか
ら読出されたインストラクションについてそれが１バイ
ト命令だけのものか、１バイト命令＋１バイト定数デー
タ、あるいは２バイト命令かに応じてこれら命令形態に
対応する２ビツトの識別データ５ａを発生し、これをス
テータスカウンタタロに送出する。なお、識別データ５
ａは、後述するように、ここでは、“ＱＱＩＩ、ｉ“Ｏ
ｌ”　　＋ｌ　ｌ　Ｑ　Ｉ＋の３種類であって、これは
、インストラクション信号４ａの一部としてインストラ
クション信号４ａとともに各回路のステータス制御等に
利用される。

ステータスカウンタ６は、命令形態デコーダ５から受け
る識別データ５ａをカウント値として記憶し、そのカウ
ント値の変化に応じてセレクタ２に対する切替え信号を
セレクタ２に送出し、ＲＯＭ１の出力をインストラクシ
ョンデコーダ４か、バス３かのいずれかに切替え接続す
る。

７は、プログラムカウンタであって、インストラクショ
ンデコーダ４のインストラクション信号４ａの一部の信
号により制御され、ＲＯＭ１の次の読出しアドレスが設
定される。

クロックに応じて動作する各回路の動作タイミングとそ
の制御回路等にについては割愛する。

次に、その動作について説明すると、まず、電源か投入
されると、あらかじめ設定されたアドレスからあるイン
ストラクションが読出される。通常、ＲＯＭ１のアドレ
スから読出されるデータは、最初はインストラクション
である。そこで、初期１犬態では、セレクタ２は、イン
ストラクションデコーダ４側に設定される。

インストラクションデコーダ４が最初のインストラクシ
ョンをＲＯＭＩから受けると、インストラクションの命
令部分をデコードするとともに、命令形態デコーダ５は
、そのインストラクションが１バイト命令のみのときに
は、識別データ５ａの値として“００”の２ピントのデ
ータをステータスカウンタ６に送出する。また、そのイ
ンストラクションが１バイト命令＋１バイト定数のとき
には、識別データ５ａの値が°“０１”となる２ビツト
のデータをステータスカウンタ６に送出する。

さらに、そのインストラクションが２バイト命令のとき
には、識別データ５ａの値が“１０”となるの２ビツト
のデータをステータスカウンタ６に送出する。このよう
な命令形態デコーダ５は、例えば、命令形態に対応する
それぞれの命令内容（命令部分のデータ）によりアドレ
スされ、アドレスされた位置に命令形態に応じて“００
”、′０１”、“１０”のデータが記憶されているＲＯ
Ｍで構成することができる。

ステータスカウンタ６は、これら識別データ５ａをイン
ストラクションデコーダ４がインストラクションをデコ
ードする都度受けて、識別データ５ａをカウンタにセッ
トし、このカウンタの値が“００”のときには、１バイ
ト命令としてセレクタ２をインストラクションデコーダ
４側に切替え、プログラムカウンタ７により次にＲＯＭ
１から読出されるデータがインストラクションデコーダ
４に送出されるようにする。また、カウンタの値が“０
１”のときには、セレクタ２をバス３側へと切替え、次
にプログラムカウンタ７により読出されたデータをバス
３へと送出する。さらに、カウンタの値が“ｌＯ”のと
きには、セレクタ２をインストラクションデコーダ４側
へと切替えてＲＯＭ１からのデータをインストラクショ
ンデコーダ４側へと送出するようにする。

このようにすることで、次に読出されるＲＯＭ２のデー
タを１つ手前のインストラクションのデコード時点で決
定してセレクタ２をインストラクションの形態に応じて
切替えることができ、ＲＯＭ１の読出しデータに対して
容易にインストラクションか、データかの切り分けがで
きる。

以−Ｌ説明してきたが、実施例では、１バイト命令と２
バイト命令を例としているが、命令形態のの数は、さら
に多くてもよく、その定数データとの組合せもさらに多
くてもよい。このように命令形態が多くなれば、それに
応じて識別データのビット数を２ビツトからさらに多く
のビットとし、ステータスカウンタ６のカウンタの桁数
を増加させれば命令形態の数の増加にかかわらず同様な
制御が可能である。

実施例では、インストラクション等を記憶したメモリを
ＲＯＭとしているが、これは、ＲＡＭ等のメモリであっ
てもよい。

また、実施例では、命令形態デコーダ５をＲＯＭにより
構成しているが、これは、ＲＯＭに限定されるものでは
なく、特定のビット情報からセレクタを切替えるための
識別データを命令形態に対応して発生する識別データ発
生回路であればよい。

［発明の効果］ この発明にあっては、ＲＯＭ等のメモリの出力のうちイ
ンストラクションについてインストラクションデコーダ
がそれを受ける場合に、そのインストラクションについ
て命令形態を解析するとともに、次にメモリから読出さ
れるデータの識別データを発生させ、それによりインス
トラクションデコーダとバスとの切替えを行うようにし
ているので、メモリに記憶されたデータが読出される都
度、インストラクションのデコードと同時に次のデータ
の選択制御ができる。

その結果、トータル的にみてのデコードの処理速度を向
上させることができ、回路も簡単になる。

【図面の簡単な説明】

第１図は、この発明を適用したマイクロインストラクシ
ョンデコード回路のブロック図である。 １・・・ＲＯＭ、２・・・セレクタ、３・・・バス、４
・・・インストラクションデコーダ、５・・・命令形態
デコーダ、５ａ・・・命令形態識別データ、６・・・ス
テータスカウンタタ、７・・・プログラムカウンタ、ｌ
Ｏ・・・マイクロインストラクションデコード回路。

Claims (1)

【特許請求の範囲】
1. （１）メモリに記憶されたデータをインストラクション
   デコーダとバスとに選択的に送出するマイクロインスト
   ラクションデコード回路において、前記インストラクシ
   ョンデコーダが前記メモリから読出された命令語データ
   を受けたとき、この命令語データを受け、この命令部分
   のバイト数と定数データの有無及びそのバイト数との関
   係により決定される次に前記メモリから読出されるデー
   タに対してそれが命令語データであるか、定数データで
   あるかを示す識別データを発生する識別データ発生回路
   と、前記識別データを受けてそれが命令語データを示す
   ときには前記メモリの出力をインストラクションデコー
   ダ側に接続し、それが定数データを示すときには前記メ
   モリの出力を前記バス側に接続するセレクタとを備える
   ことを特徴とするマイクロインストラクションデコード
   回路。