JPS6269354A - 情報処理システム - Google Patents
情報処理システムInfo
- Publication number
- JPS6269354A JPS6269354A JP60209472A JP20947285A JPS6269354A JP S6269354 A JPS6269354 A JP S6269354A JP 60209472 A JP60209472 A JP 60209472A JP 20947285 A JP20947285 A JP 20947285A JP S6269354 A JPS6269354 A JP S6269354A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- cpu
- coprocessor
- mode
- queue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Advance Control (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数の命令セットと、これら複数の命令セッ
トにそれぞれ対応する複数の命令実行状態を有するＣＰ
Ｕと、このＣＰＵと同期して命令のフェッチ、実行を行
うプロセッサを有する情報処理システムに閉する。
トにそれぞれ対応する複数の命令実行状態を有するＣＰ
Ｕと、このＣＰＵと同期して命令のフェッチ、実行を行
うプロセッサを有する情報処理システムに閉する。
従来、ＣＰＵとそのスレーブプロセッサを接続する方式
としてはＣＰ Ｕ ８０８６とそのスレーブプロセッサ
である数値デークプロセッサ８０８７との間で行なわれ
ているような方式（インテル社１ＡＰＸ８６フアミリユ
ーザーズマニユアル第３章）かある。
としてはＣＰ Ｕ ８０８６とそのスレーブプロセッサ
である数値デークプロセッサ８０８７との間で行なわれ
ているような方式（インテル社１ＡＰＸ８６フアミリユ
ーザーズマニユアル第３章）かある。
この方式には
１、スレーブプロセッサはＣＰＵと同じ大きざの命令キ
ューを持ち、ＣＰＵか出力するステータスによってＣＰ
Ｕと同期してフェッチし、デコードを行う。
ューを持ち、ＣＰＵか出力するステータスによってＣＰ
Ｕと同期してフェッチし、デコードを行う。
２、 ＣＰＵが持つ命令セットの中にスレーブプロセ
ッサの命令も含まれている。
ッサの命令も含まれている。
という特徴がある。このような方式では接続されている
スレーブプロセッサ機能があたかもＣＰＵにその機能が
つけ加わったよう（こ見える。つまり、ＣＰＵとスレー
ブプロセッサは１つとしで考えることができる。このよ
うなスレーブプロセッサをコプロセッサと言う。
スレーブプロセッサ機能があたかもＣＰＵにその機能が
つけ加わったよう（こ見える。つまり、ＣＰＵとスレー
ブプロセッサは１つとしで考えることができる。このよ
うなスレーブプロセッサをコプロセッサと言う。
第４図はこの方式の情報処理システムの従来例の要部を
示す概略図である。
示す概略図である。
ＣＰ Ｕ ３０３内には命令実行部３０７と、アドレス
バス３０１、データバス３０２とのバスインターフェー
ス部３０５と、命令キュー３０９と、命令キュー３０９
内に格納されている命令を命令実行部３０７に送るため
の内部データバス３１１が含まれ、コプロセッサ３０４
内には命令実行部３０８と、アドレスバス３０１、デー
タバス３０２とのバスインターフェース部３０６と、命
令キュー３１０と、゛命令キュー３１０内に格納されで
いる命令を命令実行部３０８に送るための内部データバ
ス３１２が含まれでいる。ざらに、ＣＰ Ｕ３０３は信
号路３１３．３１４を介して表１に示すような命令キ二
一３０９の状態を示す情報（以下、キューステータスと
呼ぶ） ＱＳＴＩ。
バス３０１、データバス３０２とのバスインターフェー
ス部３０５と、命令キュー３０９と、命令キュー３０９
内に格納されている命令を命令実行部３０７に送るため
の内部データバス３１１が含まれ、コプロセッサ３０４
内には命令実行部３０８と、アドレスバス３０１、デー
タバス３０２とのバスインターフェース部３０６と、命
令キュー３１０と、゛命令キュー３１０内に格納されで
いる命令を命令実行部３０８に送るための内部データバ
ス３１２が含まれでいる。ざらに、ＣＰ Ｕ３０３は信
号路３１３．３１４を介して表１に示すような命令キ二
一３０９の状態を示す情報（以下、キューステータスと
呼ぶ） ＱＳＴＩ。
ＱＳＴＯｔコプロセッサ３０４に送つ、信号路３１５゜
３１６、３１７を介して表２に示すような、現在起動し
でいるバスサイクルの種類を示す情報（以下、バスステ
ータスと奸ぶ） ＢＳＴ２．８ＳＴＩ、 ＢＳＴＯをコ
プロセッサ３０４に送る。
３１６、３１７を介して表２に示すような、現在起動し
でいるバスサイクルの種類を示す情報（以下、バスステ
ータスと奸ぶ） ＢＳＴ２．８ＳＴＩ、 ＢＳＴＯをコ
プロセッサ３０４に送る。
表 １
表 ２
第５図（１）〜（５）は第４図に示したＣ Ｐ Ｕ ３
０３とコプロセッサ３０４の命令キュー３０９．３１０
の内容と、ＣＰＵ３０３、コプロセッサ３０４の状態お
よびＣＰ Ｕ ３０３が信号路３０５．３０６を通しで
コプロセッサ３０４に出力する情報（キューステータス
）と、同しく信号路３０７．３０８．３０９を通しで出
力する情報（バスステータス）を時間をあって示しでい
る。簡単のために命令キュー３０９．３１０は４バイト
であり、各命令の実行に伴うメモリアクセスはないもの
とする。また、命令Ａ−Ｅは１バイト長の命令であり、
命令Ａ、命令Ｃ−ＥはＣＰ Ｕ ３０３の命令、命令Ｂ
はコプロセッサ３０４の命令である。
０３とコプロセッサ３０４の命令キュー３０９．３１０
の内容と、ＣＰＵ３０３、コプロセッサ３０４の状態お
よびＣＰ Ｕ ３０３が信号路３０５．３０６を通しで
コプロセッサ３０４に出力する情報（キューステータス
）と、同しく信号路３０７．３０８．３０９を通しで出
力する情報（バスステータス）を時間をあって示しでい
る。簡単のために命令キュー３０９．３１０は４バイト
であり、各命令の実行に伴うメモリアクセスはないもの
とする。また、命令Ａ−Ｅは１バイト長の命令であり、
命令Ａ、命令Ｃ−ＥはＣＰ Ｕ ３０３の命令、命令Ｂ
はコプロセッサ３０４の命令である。
今、ＣＰ Ｕ ３０３の命令キュー３０９とコプロセッ
サ３０４の命令キュー３１０には命令Ａ−Ｄが入ってい
る（第５図（１））。ＣＰ Ｕ ３０３は命令キュー３
０９から命令Ａ８取り出す。ＣＰ Ｕ ３０３は同時に
信号路３１３．３１４を通しでキューステータスをコプ
ロセッサ３０４に送る。コプロセッサ３０４はこのキュ
ーステータスを受けて、命令キュー３１０から命令Ａを
取り出す。命令キュー３０９から取り出された命令Ａは
ＣＰ Ｕ ３０３では内部データバス３１１を通して命
令実行部３０７へ送られ、デコードされる。コプロセッ
サ３０４では内部データバス３１２ヲ通して命令実行部
３０８へ送られ、デコードされる。命令ＡはＣＰ Ｕ
３０３の命令であり、各デコードの結果、ＣＰ Ｕ ３
０３は命令Ａを実行し、コプロセッサ３０４はそのまま
何も動作しない（第５図（２））。ＣＰ Ｕ ３０３は
命令Ａの実行が終了すると、命令キュー３０９から命令
Ｂｌ取り出す。同時にＣＰ Ｕ ３０３は信号路３１３
．３１４を通しで命令コードの１バイト目の取り出しを
示すキューステータスをコプロセッサ３０４に出力する
。このキューステータスを受けで、コプロセッサ３０４
は命令キュー３１０から命令ａｔ取り出す。命令Ｂは命
令へと同様にＣＰ Ｕ ３０３の命令実行部３０７とコ
プロセッサ３０４の命令実行部３０８においでデコード
される。命令Ｂはコプロセッサ３０４の命令であり、デ
コードの結果、ＣＰ Ｕ ３０３は何も動作ぜす、コプ
ロセッサ３０４は命令Ｂを実行する（第５図（３））。
サ３０４の命令キュー３１０には命令Ａ−Ｄが入ってい
る（第５図（１））。ＣＰ Ｕ ３０３は命令キュー３
０９から命令Ａ８取り出す。ＣＰ Ｕ ３０３は同時に
信号路３１３．３１４を通しでキューステータスをコプ
ロセッサ３０４に送る。コプロセッサ３０４はこのキュ
ーステータスを受けて、命令キュー３１０から命令Ａを
取り出す。命令キュー３０９から取り出された命令Ａは
ＣＰ Ｕ ３０３では内部データバス３１１を通して命
令実行部３０７へ送られ、デコードされる。コプロセッ
サ３０４では内部データバス３１２ヲ通して命令実行部
３０８へ送られ、デコードされる。命令ＡはＣＰ Ｕ
３０３の命令であり、各デコードの結果、ＣＰ Ｕ ３
０３は命令Ａを実行し、コプロセッサ３０４はそのまま
何も動作しない（第５図（２））。ＣＰ Ｕ ３０３は
命令Ａの実行が終了すると、命令キュー３０９から命令
Ｂｌ取り出す。同時にＣＰ Ｕ ３０３は信号路３１３
．３１４を通しで命令コードの１バイト目の取り出しを
示すキューステータスをコプロセッサ３０４に出力する
。このキューステータスを受けで、コプロセッサ３０４
は命令キュー３１０から命令ａｔ取り出す。命令Ｂは命
令へと同様にＣＰ Ｕ ３０３の命令実行部３０７とコ
プロセッサ３０４の命令実行部３０８においでデコード
される。命令Ｂはコプロセッサ３０４の命令であり、デ
コードの結果、ＣＰ Ｕ ３０３は何も動作ぜす、コプ
ロセッサ３０４は命令Ｂを実行する（第５図（３））。
命令ＢはＣＰ Ｕ ３０３の命令ではなかったので、Ｃ
Ｐ Ｕ ３０３はコプロセッサ３０４が命令Ｂを実行中
であっても命令キュー３０９から命令Ｃを取り出す。コ
プロセッサ３０４はＣＰ Ｕ ３０３が出力する命令コ
ードの１バイト目の取り出しを示すキューステータスに
より命令Ｂの実行と並行して命令キュー３１０から命令
Ｃを取り出す。命令ＣはＣＰ Ｕ ３０３の命令である
からＣＰ Ｕ ３０３は命令Ｃを実行する。コプロセッ
サ３０４は命令Ｃのデコードによって例の影響も受けず
、命令Ｂの実行をつづける（第５図（４））。ここでＣ
Ｐ Ｕ ３０３はバスが使用されでいないことと、命令
キュー３０９内に命令コードが少なくなったことにより
フェッチ動作を行う。フェッチ動作は次のように行われ
る。
Ｐ Ｕ ３０３はコプロセッサ３０４が命令Ｂを実行中
であっても命令キュー３０９から命令Ｃを取り出す。コ
プロセッサ３０４はＣＰ Ｕ ３０３が出力する命令コ
ードの１バイト目の取り出しを示すキューステータスに
より命令Ｂの実行と並行して命令キュー３１０から命令
Ｃを取り出す。命令ＣはＣＰ Ｕ ３０３の命令である
からＣＰ Ｕ ３０３は命令Ｃを実行する。コプロセッ
サ３０４は命令Ｃのデコードによって例の影響も受けず
、命令Ｂの実行をつづける（第５図（４））。ここでＣ
Ｐ Ｕ ３０３はバスが使用されでいないことと、命令
キュー３０９内に命令コードが少なくなったことにより
フェッチ動作を行う。フェッチ動作は次のように行われ
る。
ＣＰ ｔＪ ３０３は命令キュー３０９に入っている命
令の次の命令のアドレス（ここでは命令Ｅが格納されて
いる場所に対応するアドレス）がアドレスバス３０１に
出力される。次に、出力されたアドレスに対応した命令
コードかメモリからデータバス３０２上に出力される。
令の次の命令のアドレス（ここでは命令Ｅが格納されて
いる場所に対応するアドレス）がアドレスバス３０１に
出力される。次に、出力されたアドレスに対応した命令
コードかメモリからデータバス３０２上に出力される。
Ｃ，Ｐ Ｕ ３０３はこのデータバス３０２上に出力さ
れた命令コードを取り込み、命令キュー３０９に格納す
る。このフェッチ動作中、ＣＰＵ３０３は信号路３１５
．３１６．３１７を通してフェッチ動作であることを示
すバスステータスをコプロセッサ３０４に出力しでいる
。このバスステータスを受けで、コプロセッサ３０４は
メモリがデータバス３０２上に出力した命令コード％Ｃ
ＰＵ３０３が命令キュー３０９に格納したのと同様にし
て命令キュー３１０（こ格納する（第５図（５））。
れた命令コードを取り込み、命令キュー３０９に格納す
る。このフェッチ動作中、ＣＰＵ３０３は信号路３１５
．３１６．３１７を通してフェッチ動作であることを示
すバスステータスをコプロセッサ３０４に出力しでいる
。このバスステータスを受けで、コプロセッサ３０４は
メモリがデータバス３０２上に出力した命令コード％Ｃ
ＰＵ３０３が命令キュー３０９に格納したのと同様にし
て命令キュー３１０（こ格納する（第５図（５））。
以上のようにしてコプロセッサ３０４はＣＰＵ３０３と
同期して命令の７エツチ、実行を行っていく。
同期して命令の７エツチ、実行を行っていく。
ところで、以上の説明で用いたＣＰＵ３０３（インテル
社のＣＰ Ｕ ８０８６）は１つの命令セットしか持っ
ていない。ＣＰＵの開発を行う場合、新規の機能を取り
入れてゆくことは重要である。しかし、従来使用されて
いたソフトウェアを継承しでいくことも重要である。Ｃ
Ｐ Ｕ ３０３の持つ命令セットはすぐれたものである
が、従来使用されでいたソフトウェアを使用するには、
ソフ１へウェアの大幅な改造か必要となってくる。そこ
でこの反する２つの条件を満足させるように次のような
ＣＰＵ１８：考えでみる。
社のＣＰ Ｕ ８０８６）は１つの命令セットしか持っ
ていない。ＣＰＵの開発を行う場合、新規の機能を取り
入れてゆくことは重要である。しかし、従来使用されて
いたソフトウェアを継承しでいくことも重要である。Ｃ
Ｐ Ｕ ３０３の持つ命令セットはすぐれたものである
が、従来使用されでいたソフトウェアを使用するには、
ソフ１へウェアの大幅な改造か必要となってくる。そこ
でこの反する２つの条件を満足させるように次のような
ＣＰＵ１８：考えでみる。
１、命令コードの異なる２つの命令セットを持つ（以下
、一方の命令セットを実行しているときのＣＰＵの状態
をモードＯ１もう一方の命令セットを実行しでいるとき
のＣＰＵの状態を一ド１と呼ｚ７＜ ）。
、一方の命令セットを実行しているときのＣＰＵの状態
をモードＯ１もう一方の命令セットを実行しでいるとき
のＣＰＵの状態を一ド１と呼ｚ７＜ ）。
２、第６図に示したように、モード０とモード１の間の
遷移は、モードＯの命令Ｅとモード１の命令Ｆ１により
ダイナミックに行うことができる。
遷移は、モードＯの命令Ｅとモード１の命令Ｆ１により
ダイナミックに行うことができる。
３、外部にＣＰＵがモード０の状態か、モード１の状態
かを示す端子を持ち、表３に示したようなステータス（
以下、プロセッサステータスと呼ぶ） ＰＳＴを出力す
る。
かを示す端子を持ち、表３に示したようなステータス（
以下、プロセッサステータスと呼ぶ） ＰＳＴを出力す
る。
表３
仮に、モード０の命令セットはＣＰＵの命令セットと同
じであるとし、モード１の命令セットでは従来のソフト
ウェアが動かせるものであり、コプロセッサをサポート
しでいないものとする。このようなＣＰＵを第４図に示
したようなシステムで用いようとすると次のような問題
か生じる。
じであるとし、モード１の命令セットでは従来のソフト
ウェアが動かせるものであり、コプロセッサをサポート
しでいないものとする。このようなＣＰＵを第４図に示
したようなシステムで用いようとすると次のような問題
か生じる。
（発明が解決しようとする問題点〕
コプロセッサ３０４はＣＰ Ｕ ３０３がモード○で命
令を実行しでいるときに正常動作をする。今、ＣＰＵが
命令Ｆｔ実行してモードＯがらモード］に遷移したとす
る。以後、ＣＰ Ｕ ３０３はモード１で命令を実行し
、命令キ二一３０９の状態、バスサイクルのｆ！頚に応
じてキューステータス、バスステータスをコプロセッサ
３０４に送る。しかし、コプロセッサ３０４はＣＰ Ｕ
３０３がモードＯからモード１に遷移したことを検出
する手段を持たないために、モード１に遷移したＣ Ｐ
Ｕ ３０３が出力するバスステータス、キューステー
タスにしたがってデムタバス３０２上の命令コードをフ
ェッチし、デコードを行っていく。モード０の命令セッ
トにおけるコプロセッサ３０４の命令コードと同じコー
ドがモード１の命令セットに存在しでいたとすると、コ
プロセッサ３０４はＣＰ Ｕ ３０３かモード１である
にもかかわらず動作をしてしまう。これは本来あっては
ならない動作であり、このシステムの大きな問題点であ
る。
令を実行しでいるときに正常動作をする。今、ＣＰＵが
命令Ｆｔ実行してモードＯがらモード］に遷移したとす
る。以後、ＣＰ Ｕ ３０３はモード１で命令を実行し
、命令キ二一３０９の状態、バスサイクルのｆ！頚に応
じてキューステータス、バスステータスをコプロセッサ
３０４に送る。しかし、コプロセッサ３０４はＣＰ Ｕ
３０３がモードＯからモード１に遷移したことを検出
する手段を持たないために、モード１に遷移したＣ Ｐ
Ｕ ３０３が出力するバスステータス、キューステー
タスにしたがってデムタバス３０２上の命令コードをフ
ェッチし、デコードを行っていく。モード０の命令セッ
トにおけるコプロセッサ３０４の命令コードと同じコー
ドがモード１の命令セットに存在しでいたとすると、コ
プロセッサ３０４はＣＰ Ｕ ３０３かモード１である
にもかかわらず動作をしてしまう。これは本来あっては
ならない動作であり、このシステムの大きな問題点であ
る。
本発明の情報処理システムは、ＣＰＵの現在の実行状態
を示す情報をプロセッサに出力する手段と、プロセッサ
内に設けられ、前記情報が、ＣＰＵが複数の実行状態の
うち所定の状態にあることを示しているときには命令コ
ードをデコードしで出力し、ＣＰＵが前記所定の状態以
外の状態にあることを示しているときは命令コードをデ
コードレないか、デコードしても出力しないデコーダを
備えたことを特徴とする。
を示す情報をプロセッサに出力する手段と、プロセッサ
内に設けられ、前記情報が、ＣＰＵが複数の実行状態の
うち所定の状態にあることを示しているときには命令コ
ードをデコードしで出力し、ＣＰＵが前記所定の状態以
外の状態にあることを示しているときは命令コードをデ
コードレないか、デコードしても出力しないデコーダを
備えたことを特徴とする。
したがって、ＣＰＵかダイナミックにコプロセッサをサ
ポートしでいる命令セットを実行するモードとコプロセ
ッサをサポートしでいない命令セットを実行するモード
との間を遷移する場合、ＣＰＵがコプロセッサをサポー
トしていない命令セット実行中のコプロセッサの誤動作
を回避することができる。
ポートしでいる命令セットを実行するモードとコプロセ
ッサをサポートしでいない命令セットを実行するモード
との間を遷移する場合、ＣＰＵがコプロセッサをサポー
トしていない命令セット実行中のコプロセッサの誤動作
を回避することができる。
次に、本発明の実施例について図面を参照しで説明する
。
。
第１図は本発明の情報処理システムの一実施例の要部を
示す構成図である。
示す構成図である。
ＣＰ Ｕ １０３は２つのモード１．０を持ち、命令実
行部１０７と、アドレスバス１０１、データバス１０２
とのバスインタフェース部１０３と、命令キュー１０９
と、命令キュー１０９に格納されでいる命令を命令実行
部１０７へ送るための内部データバス１１１を含み、コ
プロセッサ１０４は、命令実行部１０８と、アドレスバ
ス１０１、データバス１０２とのバスインタフェース部
１０６と、命令キュー１１０と、命令キュー１１０に格
納されている命令コードを命令実行部１０８へ送るため
の内部データバス１１２を含んでいる。ざらに、ＣＰＵ
ＩＯ３は信号路＋１３． Ｉ１１介して表１に示したよ
うな命令キュー１０９ノ状態を示す情報（ＱＳＴＩ、
ＱＳＴＯ） ％送つ、信号路１１５．１１６．１１７を
介して表２に示したようなバスステータス（ＢＳＴ２．
８ＳＴｌ、 ＢＳＴＯ）をコプロセッサ１０４に送り、
信号路１１８を介して表３に示したようなプロセッサス
テータス（ＰＳＴ） ＠コプロセッサ１０４に送る。コ
プロセッサ１０４の命令実行部１０８内には内部データ
バス１１２ヲ通して命令キュー１１０から送られてくる
命令コードをデコードするデコーダ１１９が設けられて
おり、このデコーダ１１９はＣＰＵＩＯ３が信号路１１
８を通しで出力するプロセッサステータスによってデコ
ード動作が制御される。すなわち、デコーダ１１９は信
号路１１８を通しで送られてくる信号がモード０１示す
とき、デコード結果を出力し、モード１を示すときデコ
ード結果を出力しない。
行部１０７と、アドレスバス１０１、データバス１０２
とのバスインタフェース部１０３と、命令キュー１０９
と、命令キュー１０９に格納されでいる命令を命令実行
部１０７へ送るための内部データバス１１１を含み、コ
プロセッサ１０４は、命令実行部１０８と、アドレスバ
ス１０１、データバス１０２とのバスインタフェース部
１０６と、命令キュー１１０と、命令キュー１１０に格
納されている命令コードを命令実行部１０８へ送るため
の内部データバス１１２を含んでいる。ざらに、ＣＰＵ
ＩＯ３は信号路＋１３． Ｉ１１介して表１に示したよ
うな命令キュー１０９ノ状態を示す情報（ＱＳＴＩ、
ＱＳＴＯ） ％送つ、信号路１１５．１１６．１１７を
介して表２に示したようなバスステータス（ＢＳＴ２．
８ＳＴｌ、 ＢＳＴＯ）をコプロセッサ１０４に送り、
信号路１１８を介して表３に示したようなプロセッサス
テータス（ＰＳＴ） ＠コプロセッサ１０４に送る。コ
プロセッサ１０４の命令実行部１０８内には内部データ
バス１１２ヲ通して命令キュー１１０から送られてくる
命令コードをデコードするデコーダ１１９が設けられて
おり、このデコーダ１１９はＣＰＵＩＯ３が信号路１１
８を通しで出力するプロセッサステータスによってデコ
ード動作が制御される。すなわち、デコーダ１１９は信
号路１１８を通しで送られてくる信号がモード０１示す
とき、デコード結果を出力し、モード１を示すときデコ
ード結果を出力しない。
第２図はデコーダ１１９のブロック図である。
このデコーダ１１９は、デコーダ６０１と、インバータ
６０２と、信号路１１８からの信号が“１゛、すなわち
ＣＰ Ｕ １０３がモード１の状態のときにデコーダ６
０１のデコード結果を出力しないようにするアンドゲー
ト６０３と、デコード結果を不図示の各ユニットに送る
ための信号路６０４で構成されでいる。
６０２と、信号路１１８からの信号が“１゛、すなわち
ＣＰ Ｕ １０３がモード１の状態のときにデコーダ６
０１のデコード結果を出力しないようにするアンドゲー
ト６０３と、デコード結果を不図示の各ユニットに送る
ための信号路６０４で構成されでいる。
第３図は、第１図に示したＣ Ｐ Ｕ １０３とコプロ
セッサ１０４の命令キュー１０９．１１０の内容と、Ｃ
ＰＵ１０３とコプロセッサ１０４の状態およびＣＰＵ１
０３か信号路１１３．１１４を通しでコプロセッサ＋０
４に出力するキューステータスと、同しく信号路１１５
、１１６．１１７ ｕ通しで出力するバスステータス、
信号路１１８％通しで出力するプロセッサステータスを
時間を追って示す図である。
セッサ１０４の命令キュー１０９．１１０の内容と、Ｃ
ＰＵ１０３とコプロセッサ１０４の状態およびＣＰＵ１
０３か信号路１１３．１１４を通しでコプロセッサ＋０
４に出力するキューステータスと、同しく信号路１１５
、１１６．１１７ ｕ通しで出力するバスステータス、
信号路１１８％通しで出力するプロセッサステータスを
時間を追って示す図である。
簡単のために、命令キュー１０９．１１０は４バイトで
あり、各命令の実行に伴うメモリアクセスはないものと
する。また、各命令は１バイト長のＣＰ Ｕ １０３の
命令であり、１のついでいる命令はモード１の命令とす
る。特に、命令Ａ１はモードＱのコプロセッサ１０４の
命令コードと同じとする。
あり、各命令の実行に伴うメモリアクセスはないものと
する。また、各命令は１バイト長のＣＰ Ｕ １０３の
命令であり、１のついでいる命令はモード１の命令とす
る。特に、命令Ａ１はモードＱのコプロセッサ１０４の
命令コードと同じとする。
今、ＣＰ Ｕ １０３はモードＯの状態であり、信号路
１１８を通してコプロセッサ１０４にモード０状態を示
す信号を送っている。ＣＰＵＩＯ３の命令キュー１０９
とコプロセッサ１０４の命令キュー１１０にはモード○
の命令Ｆ、Ｇ、Ｈ，Ｉが格納されでいる。ＣＰＵＩＯ３
は命令実行のために命令キュー１０９から命令Ｆを取り
出し、内部データバス１１１を通して命令実行部１０７
へ送る。同時にＣＰＵ１０３は信号路１１３．１１４を
通してコプロセッサ１０４に命令コードの１バイト目を
取り出したことを示すキューステータスを出力する。Ｃ
ＰＵＩＯ３からのキューステータスを受けてコプロセッ
サ１０４は命令キュー１１０から命令Ｆｔ取り出し、内
部データバス１１２を通して命令実行部１０８へ送る（
第３図（１））。プロセッサステータスはモードＯを示
していることにより、デコーダ１１９は命令Ｆ８デコー
ドする。しかし、命令ＦはＣＰ ｕ １０３の命令であ
るから、コプロセッサ１０４は何も動作しない。ＣＰＵ
＋０３は命令Ｆをデコードし実行する（第３図（２）
） 、命令ＦはＣＰＵＩＯ３をモードＯからモード１へ
と遷移させる命令である。したがっで、ＣＰ Ｕ １０
３はモード１へと遷移する。これに伴っでＣＰ Ｕ １
０３はプロセッサステータスをモード１を示すように変
化させるとともに命令キュー１０９を空にする。続いて
ＣＰ Ｕ １０３はアドレスバス１０１にモード１の命
令が格納されているアドレスを出力する。このアドレス
に対応した命令コードがデータバス１０２に出力される
と、ＣＰＵ１０３は命令キュー１０９に格納しでいく、
一方、コプロセッサ１０４はＣＰ Ｕ １０３が信号路
１１３．１１４を通しで出力しでくるキューステータス
によって命令キュー１１０を空にする。そしでＣＰ Ｕ
１０３が信号路１１５．１１６．１１７ ！通しで出
力するフェッチを示すバスステータスによりＣＰＵ＋０
３がデータバス１０２上に出力されている命令コードを
命令キュ一１０９に格納するのと同期して命令コードを
命令キュー１１０に格納する（第３図（３））。
１１８を通してコプロセッサ１０４にモード０状態を示
す信号を送っている。ＣＰＵＩＯ３の命令キュー１０９
とコプロセッサ１０４の命令キュー１１０にはモード○
の命令Ｆ、Ｇ、Ｈ，Ｉが格納されでいる。ＣＰＵＩＯ３
は命令実行のために命令キュー１０９から命令Ｆを取り
出し、内部データバス１１１を通して命令実行部１０７
へ送る。同時にＣＰＵ１０３は信号路１１３．１１４を
通してコプロセッサ１０４に命令コードの１バイト目を
取り出したことを示すキューステータスを出力する。Ｃ
ＰＵＩＯ３からのキューステータスを受けてコプロセッ
サ１０４は命令キュー１１０から命令Ｆｔ取り出し、内
部データバス１１２を通して命令実行部１０８へ送る（
第３図（１））。プロセッサステータスはモードＯを示
していることにより、デコーダ１１９は命令Ｆ８デコー
ドする。しかし、命令ＦはＣＰ ｕ １０３の命令であ
るから、コプロセッサ１０４は何も動作しない。ＣＰＵ
＋０３は命令Ｆをデコードし実行する（第３図（２）
） 、命令ＦはＣＰＵＩＯ３をモードＯからモード１へ
と遷移させる命令である。したがっで、ＣＰ Ｕ １０
３はモード１へと遷移する。これに伴っでＣＰ Ｕ １
０３はプロセッサステータスをモード１を示すように変
化させるとともに命令キュー１０９を空にする。続いて
ＣＰ Ｕ １０３はアドレスバス１０１にモード１の命
令が格納されているアドレスを出力する。このアドレス
に対応した命令コードがデータバス１０２に出力される
と、ＣＰＵ１０３は命令キュー１０９に格納しでいく、
一方、コプロセッサ１０４はＣＰ Ｕ １０３が信号路
１１３．１１４を通しで出力しでくるキューステータス
によって命令キュー１１０を空にする。そしでＣＰ Ｕ
１０３が信号路１１５．１１６．１１７ ！通しで出
力するフェッチを示すバスステータスによりＣＰＵ＋０
３がデータバス１０２上に出力されている命令コードを
命令キュ一１０９に格納するのと同期して命令コードを
命令キュー１１０に格納する（第３図（３））。
フェッチが完了すると、Ｃｉ’ Ｌｌ １０３は再び命
令キュ一１０９から命令コードを取り出し実行する。
令キュ一１０９から命令コードを取り出し実行する。
コプロセッサ１０４はＣＰ Ｕ １０３と同期して命令
キュー１１０から命令Ａｌｔ取り出し、内部データバス
１１２ヲ通して命令実行部１０８へ送る。しかし、ＣＰ
Ｕ １０３が信号路１１８ヲ通してコプロセッサ１０
４に出力するプロセッサステータスはモード１を示しで
いるために、デコーダ１１９は命令Ａ１のデコード結果
をモード０のコプロセッサ１０４の命令コードと同じで
はあるか出力しない。したがって、コプロセッサ１０４
は何も動作をしない（第３図（４））。ＣＰ Ｕ １０
３はつづいて命令Ｆ１を命令キュ一１０９から取り出す
。この命令はＣＰＵｌ０３ｔモード１からモード０へ遷
移させる命令であり、この命令の実行によっでＣＰＵＩ
Ｏ３は再びモートＯ状態に戻る。ＣＰ Ｕ １０３が出
力しでいるプロセッサステータスは再びモード０を示す
ようになり、コプロセッサ１０４は再びＣＰＵＩＯ３と
同期して命令を実行するようになる。
キュー１１０から命令Ａｌｔ取り出し、内部データバス
１１２ヲ通して命令実行部１０８へ送る。しかし、ＣＰ
Ｕ １０３が信号路１１８ヲ通してコプロセッサ１０
４に出力するプロセッサステータスはモード１を示しで
いるために、デコーダ１１９は命令Ａ１のデコード結果
をモード０のコプロセッサ１０４の命令コードと同じで
はあるか出力しない。したがって、コプロセッサ１０４
は何も動作をしない（第３図（４））。ＣＰ Ｕ １０
３はつづいて命令Ｆ１を命令キュ一１０９から取り出す
。この命令はＣＰＵｌ０３ｔモード１からモード０へ遷
移させる命令であり、この命令の実行によっでＣＰＵＩ
Ｏ３は再びモートＯ状態に戻る。ＣＰ Ｕ １０３が出
力しでいるプロセッサステータスは再びモード０を示す
ようになり、コプロセッサ１０４は再びＣＰＵＩＯ３と
同期して命令を実行するようになる。
なお、デコーダ１１９はプロセッサステータスがモード
］のとき命令をデコードしないようにしてもよい。
］のとき命令をデコードしないようにしてもよい。
以上説明したように本発明は、複数の命令セットを持つ
ＣＰＵに接続されたコプロセッサのデコーダの動作ｔｃ
ｐｕが出力するプロセッサステータスによって制御する
ことによって、ＣＰＵが持つ複数の命令セットの一部の
命令セットでしかサポートされでいないコプロセッサを
持つシステムにおいでＣＰＵがダイナミックにコプロセ
ッサをサポートしでいる命令セットを実行するモードと
コプロセッサをサポートしでいない命令セットを実行す
るモードとの間を遷移する場合、ＣＰＵがコプロセッサ
をサポートしでいない命令セット寅行中のコプロセッサ
の誤動作を回避することができ、この結果、複数の命令
セットを持つＣＰＵを用いたシステムにおいでＣＰＵの
持つ複数の命令セットのうちの一部の命令セットでしか
サポートされていないコプロセッサを用いることが可能
となる効果がある。
ＣＰＵに接続されたコプロセッサのデコーダの動作ｔｃ
ｐｕが出力するプロセッサステータスによって制御する
ことによって、ＣＰＵが持つ複数の命令セットの一部の
命令セットでしかサポートされでいないコプロセッサを
持つシステムにおいでＣＰＵがダイナミックにコプロセ
ッサをサポートしでいる命令セットを実行するモードと
コプロセッサをサポートしでいない命令セットを実行す
るモードとの間を遷移する場合、ＣＰＵがコプロセッサ
をサポートしでいない命令セット寅行中のコプロセッサ
の誤動作を回避することができ、この結果、複数の命令
セットを持つＣＰＵを用いたシステムにおいでＣＰＵの
持つ複数の命令セットのうちの一部の命令セットでしか
サポートされていないコプロセッサを用いることが可能
となる効果がある。
第１図は本発明の情報処理システムの一実施例の要部を
示す構成図、第２図は第１図中のデコーダ１１９のブロ
ック図、第３図は第１図に示したＣＰＵＩＯ３とコプロ
セッサ１０４のキュー１０９．１１０の内容と、ＣＰＵ
ＩＯ３とコプロセッサ１０４の状態およびＣＰ ＩＪ
１０３がコプロセッサ＋０４ （こ出力するキューステ
ータス、バスステータス、プロセッサステータスを時間
を追って示す図、第４図は従来例を示す図、第５図は第
４図に示したＣ Ｐ Ｕ ３０３とコプロセッサ３０４
の命令キュー３０９．３１０の内容と、ＣＰＵ３０３、
コプロセッサ３０４の状ＨａよびＣＰ Ｕ ３０３がコ
プロセッサ３０４に出力するキューステータス、バスス
テータスを時間を追って示す図、第６図は２つのモード
を持つＣＰＵの状態遷移の様子を示す図である。 １０１・・・アドレスバス、 ＋０２−・・データバス、 ＋０３−・・ＣＰＵ、 １０４・・・コプロセッサ、 １０５・・・ＣＰ Ｕ １０３のバスインターフェース
部、１０６・・・コプロセッサ１０４のバスインターフ
ェース部、 １０７・・・ＣＰ Ｕ １０３の命令実行部、１０８・
・・コプロセッサ１０４の命令実行部、１０９・・・Ｃ
Ｐ Ｕ １０３の命令キュー、１１０・・・コプロセッ
サ１０４の命令キュー、部データバス、 部データバス、 路、 ６０１・・・デコーダ、 ６０２・・・インバータ、
示す構成図、第２図は第１図中のデコーダ１１９のブロ
ック図、第３図は第１図に示したＣＰＵＩＯ３とコプロ
セッサ１０４のキュー１０９．１１０の内容と、ＣＰＵ
ＩＯ３とコプロセッサ１０４の状態およびＣＰ ＩＪ
１０３がコプロセッサ＋０４ （こ出力するキューステ
ータス、バスステータス、プロセッサステータスを時間
を追って示す図、第４図は従来例を示す図、第５図は第
４図に示したＣ Ｐ Ｕ ３０３とコプロセッサ３０４
の命令キュー３０９．３１０の内容と、ＣＰＵ３０３、
コプロセッサ３０４の状ＨａよびＣＰ Ｕ ３０３がコ
プロセッサ３０４に出力するキューステータス、バスス
テータスを時間を追って示す図、第６図は２つのモード
を持つＣＰＵの状態遷移の様子を示す図である。 １０１・・・アドレスバス、 ＋０２−・・データバス、 ＋０３−・・ＣＰＵ、 １０４・・・コプロセッサ、 １０５・・・ＣＰ Ｕ １０３のバスインターフェース
部、１０６・・・コプロセッサ１０４のバスインターフ
ェース部、 １０７・・・ＣＰ Ｕ １０３の命令実行部、１０８・
・・コプロセッサ１０４の命令実行部、１０９・・・Ｃ
Ｐ Ｕ １０３の命令キュー、１１０・・・コプロセッ
サ１０４の命令キュー、部データバス、 部データバス、 路、 ６０１・・・デコーダ、 ６０２・・・インバータ、
Claims (1)
- 【特許請求の範囲】 複数の命令セットと前記複数の命令セットにそれぞれ対
応する複数の命令実行状態を有するＣＰＵと、前記ＣＰ
Ｕと同期して命令のフェッチ、実行を行うプロセッサを
有する情報処理システムにおいて、 前記ＣＰＵの現在の実行状態を示す情報を前記プロセッ
サに出力する手段と、 前記プロセッサ内に設けられ、前記情報が、前記ＣＰＵ
が前記複数の実行状態のうち所定の状態にあることを示
しているときには命令コードをデコードして出力し、前
記ＣＰＵが前記所定の状態以外の状態にあることを示し
ているときは命令コードをデコードしないか、デコード
しても出力しないデコーダを備えたことを特徴とする情
報処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60209472A JPH065528B2 (ja) | 1985-09-20 | 1985-09-20 | 情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60209472A JPH065528B2 (ja) | 1985-09-20 | 1985-09-20 | 情報処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6269354A true JPS6269354A (ja) | 1987-03-30 |
| JPH065528B2 JPH065528B2 (ja) | 1994-01-19 |
Family
ID=16573417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60209472A Expired - Lifetime JPH065528B2 (ja) | 1985-09-20 | 1985-09-20 | 情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065528B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63259727A (ja) * | 1987-04-17 | 1988-10-26 | Hitachi Ltd | コプロセツサのインタ−フエイス方式 |
-
1985
- 1985-09-20 JP JP60209472A patent/JPH065528B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63259727A (ja) * | 1987-04-17 | 1988-10-26 | Hitachi Ltd | コプロセツサのインタ−フエイス方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH065528B2 (ja) | 1994-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3176093B2 (ja) | マイクロプロセッサの割込み制御装置 | |
| JP2834837B2 (ja) | プログラマブルコントローラ | |
| US6832117B1 (en) | Processor core for using external extended arithmetic unit efficiently and processor incorporating the same | |
| US5148529A (en) | Pipelined multi-stage data processor including an operand bypass mechanism | |
| JPH0786870B2 (ja) | コプロセツサのデータ転送制御方法およびその回路 | |
| JP2001525568A (ja) | 命令デコーダ | |
| JPH0135367B2 (ja) | ||
| US5742842A (en) | Data processing apparatus for executing a vector operation under control of a master processor | |
| JP2680828B2 (ja) | ディジタル装置 | |
| JPS6269354A (ja) | 情報処理システム | |
| US6389528B2 (en) | Processor with a control instruction for sending control signals without interpretation for extension of instruction set | |
| JP2511151B2 (ja) | デ―タ処理装置 | |
| JPH0564375B2 (ja) | ||
| JP5012562B2 (ja) | マイクロコンピュータ | |
| JP2504191B2 (ja) | マイクロプロセッサ | |
| JP2721610B2 (ja) | プログラマブルコントローラ | |
| JPS63173130A (ja) | 計算機の命令セツトを拡張するための装置 | |
| JPH0687221B2 (ja) | 情報処理装置 | |
| JP2721611B2 (ja) | プログラマブルコントローラ | |
| JPS6316361A (ja) | プロセツサ制御方式 | |
| JPH0279122A (ja) | 浮動小数点演算機構 | |
| JPH1049366A (ja) | マイクロコンピュータ | |
| JPH02309442A (ja) | マイクロプロセッサ | |
| JPH07302205A (ja) | マイクロコンピュータ | |
| KR20030067365A (ko) | Ｅｉｓｃ 프로세서의 명령어 폴딩 장치 및 방법 |