JPH065528B2 - 情報処理システム - Google Patents
情報処理システムInfo
- Publication number
- JPH065528B2 JPH065528B2 JP60209472A JP20947285A JPH065528B2 JP H065528 B2 JPH065528 B2 JP H065528B2 JP 60209472 A JP60209472 A JP 60209472A JP 20947285 A JP20947285 A JP 20947285A JP H065528 B2 JPH065528 B2 JP H065528B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- cpu
- coprocessor
- queue
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Advance Control (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、複数の命令セットと、これら複数の命令セッ
トにそれぞれ対応する複数の命令実行状態を有するＣＰ
Ｕと、このＣＰＵと同期して命令のフェッチ、実行を行
うプロセッサを有する情報処理システムに関する。
トにそれぞれ対応する複数の命令実行状態を有するＣＰ
Ｕと、このＣＰＵと同期して命令のフェッチ、実行を行
うプロセッサを有する情報処理システムに関する。
従来、ＣＰＵとそのスレーブプロセッサを接続する方式
としてはＣＰＵ8086とそのスレーブプロセッサである数
値データプロセッサ8087との間で行なわれているような
方式（インテル社 iAPX86ファミリユーザーズマニュア
ル第３章）がある。この方式には １．スレーブプロセッサはＣＰＵと同じ大きさの命令キ
ューを持ち、ＣＰＵが出力するステータスによってＣＰ
Ｕと同期してフェッチし、デコードを行う。
としてはＣＰＵ8086とそのスレーブプロセッサである数
値データプロセッサ8087との間で行なわれているような
方式（インテル社 iAPX86ファミリユーザーズマニュア
ル第３章）がある。この方式には １．スレーブプロセッサはＣＰＵと同じ大きさの命令キ
ューを持ち、ＣＰＵが出力するステータスによってＣＰ
Ｕと同期してフェッチし、デコードを行う。
２．ＣＰＵが持つ命令セットの中にスレーブプロセッサ
の命令も含まれている。
の命令も含まれている。
という特徴がある。このような方式では接続されている
スレーブプロセッサ機能があたかもＣＰＵにその機能が
つけ加わったように見える。つまり、ＣＰＵとスレーブ
プロセッサは１つとして考えることができる。このよう
なスレーブプロセッサをコプロセッサと言う。
スレーブプロセッサ機能があたかもＣＰＵにその機能が
つけ加わったように見える。つまり、ＣＰＵとスレーブ
プロセッサは１つとして考えることができる。このよう
なスレーブプロセッサをコプロセッサと言う。
第４図はこの方式の情報処理システムの従来例の要部を
示す概略図である。
示す概略図である。
ＣＰＵ303内には命令実行部307と、アドレスバス301、
データバス302とのバスインターフェース部305と、命令
キュー309と、命令キュー309内に格納されている命令を
命令実行部307に送るための内部データバス311が含ま
れ、コプロセッサ304内には命令実行部308と、アドレス
バス301、データバス302とのバスインターフェイス部30
6と、命令キュー310と、命令キュー310内に格納されて
いる命令を命令実行部308に送るための内部データバス3
12が含まれている。さらに、ＣＰＵ303は信号路313,314
を介して表１に示すような命令キュー309の状態を示す
情報（以下、キューステータスと呼ぶ）QST1,QST0をコ
プロセッサ304に送り、信号路315,316,317を介して表２
に示すような、現在起動しているバスサイクルの種類を
示す情報（以下、バスステータスと呼ぶ）BST2,BST1,BS
T0をコプロセッサ304に送る。
データバス302とのバスインターフェース部305と、命令
キュー309と、命令キュー309内に格納されている命令を
命令実行部307に送るための内部データバス311が含ま
れ、コプロセッサ304内には命令実行部308と、アドレス
バス301、データバス302とのバスインターフェイス部30
6と、命令キュー310と、命令キュー310内に格納されて
いる命令を命令実行部308に送るための内部データバス3
12が含まれている。さらに、ＣＰＵ303は信号路313,314
を介して表１に示すような命令キュー309の状態を示す
情報（以下、キューステータスと呼ぶ）QST1,QST0をコ
プロセッサ304に送り、信号路315,316,317を介して表２
に示すような、現在起動しているバスサイクルの種類を
示す情報（以下、バスステータスと呼ぶ）BST2,BST1,BS
T0をコプロセッサ304に送る。
第５図(1)〜(5)は第４図に示したＣＰＵ303とコプロセ
ッサ304の命令キュー309,310の内容と、ＣＰＵ303、コ
プロセッサ304の状態およびＣＰＵ303が信号路305,306
を通してコプロセッサ304に出力する情報（キューステ
ータス）と、同じく信号路307,308,309を通して出力す
る情報（バスステータス）を時間をおって示している。
簡単のために命令キュー309,310は４バイトであり、各
命令の実行に伴うメモリアクセスはないものとする。ま
た、命令Ａ〜Ｅは１バイト長の命令であり、命令Ａ、命
令Ｃ〜ＥはＣＰＵ303の命令、命令Ｂはコプロセッサ304
の命令である。
ッサ304の命令キュー309,310の内容と、ＣＰＵ303、コ
プロセッサ304の状態およびＣＰＵ303が信号路305,306
を通してコプロセッサ304に出力する情報（キューステ
ータス）と、同じく信号路307,308,309を通して出力す
る情報（バスステータス）を時間をおって示している。
簡単のために命令キュー309,310は４バイトであり、各
命令の実行に伴うメモリアクセスはないものとする。ま
た、命令Ａ〜Ｅは１バイト長の命令であり、命令Ａ、命
令Ｃ〜ＥはＣＰＵ303の命令、命令Ｂはコプロセッサ304
の命令である。
今、ＣＰＵ303の命令キュー309とコプロセッサ304の命
令キュー310には命令Ａ〜Ｄが入っている（第５図
(1)）。ＣＰＵ303は命令キュー309から命令Ａを取り出
す。ＣＰＵ303は同時に信号路313,314を通してキュース
テータスをコプロセッサ304に送る。コプロセッサ304は
このキューステータスを受けて、命令キュー310から命
令Ａを取り出す。命令キュー309から取り出された命令
ＡはＣＰＵ303では内部データバス311を通して命令実行
部307へ送られ、デコードされる。コプロセッサ304では
内部データバス312を通して命令実行部308へ送られ、デ
コードされる。命令ＡはＣＰＵ303の命令であり、各デ
コードの結果、ＣＰＵ303は命令Ａを実行し、コプロセ
ッサ304はそのまま何も動作しない（第５図(2)）。ＣＰ
Ｕ303は命令Ａの実行が終了すると、命令キュー309から
命令Ｂを取り出す。同時にＣＰＵ303は信号路313,314を
通して命令コードの１バイト目の取り出しを示すキュー
ステータスをコプロセッサ304に出力する。このキュー
ステータスを受けて、コプロセッサ304は命令キュー310
から命令Ｂを取り出す。命令Ｂは命令Ａと同様にＣＰＵ
303の命令実行部307とコプロセッサ304の命令実行部308
においてデコードされる。命令Ｂはコプロセッサ304の
命令であり、デコードの結果、ＣＰＵ303は何も動作せ
ず、コプロセッサ304は命令Ｂを実行する（第５図
(3)）。命令ＢはＣＰＵ303の命令ではなかったので、Ｃ
ＰＵ303はコプロセッサ304が命令Ｂを実行中であっても
命令キュー309から命令Ｃを取り出す。コプロセッサ304
はＣＰＵ303が出力する命令コードの１バイト目の取り
出しを示すキューステータスにより命令Ｂの実行と並行
して命令キュー310から命令Ｃを取り出す。命令ＣはＣ
ＰＵ303の命令であるからＣＰＵ303は命令Ｃを実行す
る。コプロセッサ304は命令Ｃのデコードによって何の
影響も受けず、命令Ｂの実行をつづける（第５図
(4)）。ここでＣＰＵ303はバスが使用されていないこと
と、命令キュー309内に命令コードが少なくなったこと
によりフェッチ動作を行う。フェッチ動作は次のように
行われる。ＣＰＵ303は命令キュー309に入っている命令
の次の命令のアドレス（ここでは命令Ｅが格納されてい
る場所に対応するアドレス）がアドレスバス301に出力
される。次に、出力されたアドレスに対応した命令コー
ドがメモリからデータバス302上に出力される。ＣＰＵ3
03はこのデータバス302上に出力された命令コードを取
り込み、命令キュー309に格納する。このフェッチ動作
中、ＣＰＵ303は信号路315,316,317を通してフェッチ動
作であることを示すバスステータスをコプロセッサ304
に出力している。このバスステータスを受けて、コプロ
セッサ304はメモリがデータバス302上に出力した命令コ
ードをＣＰＵ303が命令キュー309に格納したのと同様に
して命令キュー310に格納する（第５図(5)）。
令キュー310には命令Ａ〜Ｄが入っている（第５図
(1)）。ＣＰＵ303は命令キュー309から命令Ａを取り出
す。ＣＰＵ303は同時に信号路313,314を通してキュース
テータスをコプロセッサ304に送る。コプロセッサ304は
このキューステータスを受けて、命令キュー310から命
令Ａを取り出す。命令キュー309から取り出された命令
ＡはＣＰＵ303では内部データバス311を通して命令実行
部307へ送られ、デコードされる。コプロセッサ304では
内部データバス312を通して命令実行部308へ送られ、デ
コードされる。命令ＡはＣＰＵ303の命令であり、各デ
コードの結果、ＣＰＵ303は命令Ａを実行し、コプロセ
ッサ304はそのまま何も動作しない（第５図(2)）。ＣＰ
Ｕ303は命令Ａの実行が終了すると、命令キュー309から
命令Ｂを取り出す。同時にＣＰＵ303は信号路313,314を
通して命令コードの１バイト目の取り出しを示すキュー
ステータスをコプロセッサ304に出力する。このキュー
ステータスを受けて、コプロセッサ304は命令キュー310
から命令Ｂを取り出す。命令Ｂは命令Ａと同様にＣＰＵ
303の命令実行部307とコプロセッサ304の命令実行部308
においてデコードされる。命令Ｂはコプロセッサ304の
命令であり、デコードの結果、ＣＰＵ303は何も動作せ
ず、コプロセッサ304は命令Ｂを実行する（第５図
(3)）。命令ＢはＣＰＵ303の命令ではなかったので、Ｃ
ＰＵ303はコプロセッサ304が命令Ｂを実行中であっても
命令キュー309から命令Ｃを取り出す。コプロセッサ304
はＣＰＵ303が出力する命令コードの１バイト目の取り
出しを示すキューステータスにより命令Ｂの実行と並行
して命令キュー310から命令Ｃを取り出す。命令ＣはＣ
ＰＵ303の命令であるからＣＰＵ303は命令Ｃを実行す
る。コプロセッサ304は命令Ｃのデコードによって何の
影響も受けず、命令Ｂの実行をつづける（第５図
(4)）。ここでＣＰＵ303はバスが使用されていないこと
と、命令キュー309内に命令コードが少なくなったこと
によりフェッチ動作を行う。フェッチ動作は次のように
行われる。ＣＰＵ303は命令キュー309に入っている命令
の次の命令のアドレス（ここでは命令Ｅが格納されてい
る場所に対応するアドレス）がアドレスバス301に出力
される。次に、出力されたアドレスに対応した命令コー
ドがメモリからデータバス302上に出力される。ＣＰＵ3
03はこのデータバス302上に出力された命令コードを取
り込み、命令キュー309に格納する。このフェッチ動作
中、ＣＰＵ303は信号路315,316,317を通してフェッチ動
作であることを示すバスステータスをコプロセッサ304
に出力している。このバスステータスを受けて、コプロ
セッサ304はメモリがデータバス302上に出力した命令コ
ードをＣＰＵ303が命令キュー309に格納したのと同様に
して命令キュー310に格納する（第５図(5)）。
以上のようにしてコプロセッサ304はＣＰＵ303と同期し
て命令のフェッチ、実行を行っていく。
て命令のフェッチ、実行を行っていく。
ところで、以上の説明で用いたＣＰＵ303（インテル社
のＣＰＵ8086）は１つの命令セットしか持っていない。
ＣＰＵの開発を行う場合、新規の機能を取り入れてゆく
ことは重要である。しかし、従来使用されていたソフト
ウエアを継承していくことも重要である。ＣＰＵ303の
持つ命令セットはすぐれたものであるが、従来使用され
ていたソフトウエアを使用するには、ソフトウエアの大
幅な改造が必要となってくる。そこでこの反する２つの
条件を満足させるように次のようなＣＰＵを考えてみ
る。
のＣＰＵ8086）は１つの命令セットしか持っていない。
ＣＰＵの開発を行う場合、新規の機能を取り入れてゆく
ことは重要である。しかし、従来使用されていたソフト
ウエアを継承していくことも重要である。ＣＰＵ303の
持つ命令セットはすぐれたものであるが、従来使用され
ていたソフトウエアを使用するには、ソフトウエアの大
幅な改造が必要となってくる。そこでこの反する２つの
条件を満足させるように次のようなＣＰＵを考えてみ
る。
１．命令コードの異なる２つの命令セットを持つ（以
下、一方の命令セットを実行しているときのＣＰＵの状
態をモード０、もう一方の命令セットを実行していると
きのＣＰＵの状態を−ド１と呼ぶ）。
下、一方の命令セットを実行しているときのＣＰＵの状
態をモード０、もう一方の命令セットを実行していると
きのＣＰＵの状態を−ド１と呼ぶ）。
２．第６図に示したように、モード０とモード１の間の
遷移は、モード０の命令Ｆとモード１の命令Ｆ１により
ダイナミックに行うことができる。
遷移は、モード０の命令Ｆとモード１の命令Ｆ１により
ダイナミックに行うことができる。
３．外部にＣＰＵがモード０の状態か、モード１の状態
かを示す端子を持ち、表３に示したようなステータス
（以下、プロセッサステータスと呼ぶ）PSTを出力す
る。
かを示す端子を持ち、表３に示したようなステータス
（以下、プロセッサステータスと呼ぶ）PSTを出力す
る。
仮に、モード０の命令セットはＣＰＵの命令セットと同
じであるとし、モード１の命令セットでは従来のソフト
ウエアが動かせるものであり、コプロセッサをサポート
していないものとする。このようなＣＰＵを第４図に示
したようなシステムで用いようとすると次のような問題
が生じる。
じであるとし、モード１の命令セットでは従来のソフト
ウエアが動かせるものであり、コプロセッサをサポート
していないものとする。このようなＣＰＵを第４図に示
したようなシステムで用いようとすると次のような問題
が生じる。
コプロセッサ304はＣＰＵ303がモード０で命令を実行し
ているときに正常動作をする。今、ＣＰＵが命令Ｆを実
行してモード０からモード１に遷移したとする。以後、
ＣＰＵ303はモード１で命令を実行し、命令キュー309の
状態、バスサイクルの種類に応じてキュースターテス、
バスステータスをコプロセッサ304に送る。しかし、コ
プロセッサ304はＣＰＵ303がモード０からモード１に遷
移したことを検出する手段を持たないために、モード１
に遷移したＣＰＵ303が出力するバスステータス、キュ
ーステータスにしたがってデータバス302上の命令コー
ドをフェッチし、デコードを行っていく。モード０の命
令セットにおけるコプロセッサ304の命令コードと同じ
コードがモード１の命令セットに存在していたとする
と、コプロセッサ304はＣＰＵ303がモード１であるにも
かかわらず動作をしてしまう。これは本来あってはなら
ない動作であり、このシステムの大きな問題点である。
ているときに正常動作をする。今、ＣＰＵが命令Ｆを実
行してモード０からモード１に遷移したとする。以後、
ＣＰＵ303はモード１で命令を実行し、命令キュー309の
状態、バスサイクルの種類に応じてキュースターテス、
バスステータスをコプロセッサ304に送る。しかし、コ
プロセッサ304はＣＰＵ303がモード０からモード１に遷
移したことを検出する手段を持たないために、モード１
に遷移したＣＰＵ303が出力するバスステータス、キュ
ーステータスにしたがってデータバス302上の命令コー
ドをフェッチし、デコードを行っていく。モード０の命
令セットにおけるコプロセッサ304の命令コードと同じ
コードがモード１の命令セットに存在していたとする
と、コプロセッサ304はＣＰＵ303がモード１であるにも
かかわらず動作をしてしまう。これは本来あってはなら
ない動作であり、このシステムの大きな問題点である。
本発明の情報処理システムは、ＣＰＵの現在の実行状態
を示す情報をプロセッサに出力する手段と、プロセッサ
内に設けられ、前記情報が、ＣＰＵが複数の実行状態の
うち所定の状態にあることを示しているときには命令コ
ードをデコードして出力し、ＣＰＵが前記所定の状態以
外の状態にあることを示しているときは命令コードをデ
コードしないか、デコードしても出力しないデコーダを
備えたことを特徴とする。
を示す情報をプロセッサに出力する手段と、プロセッサ
内に設けられ、前記情報が、ＣＰＵが複数の実行状態の
うち所定の状態にあることを示しているときには命令コ
ードをデコードして出力し、ＣＰＵが前記所定の状態以
外の状態にあることを示しているときは命令コードをデ
コードしないか、デコードしても出力しないデコーダを
備えたことを特徴とする。
したがって、ＣＰＵがダイナミックにコプロセッサをサ
ポートしている命令セットを実行するモードとコプロセ
ッサをサポートしていない命令セットを実行するモード
との間を遷移する場合、ＣＰＵがコプロセッサをサポー
トしていない命令セット実行中のコプロセッサの誤動作
を回避することができる。
ポートしている命令セットを実行するモードとコプロセ
ッサをサポートしていない命令セットを実行するモード
との間を遷移する場合、ＣＰＵがコプロセッサをサポー
トしていない命令セット実行中のコプロセッサの誤動作
を回避することができる。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の情報処理システムの一実施例の要部を
示す構成図である。
示す構成図である。
ＣＰＵ103は２つのモード１，０を持ち、命令実行部107
と、アドレスバス101、データバス102とのバスインタフ
ェース部103と、命令キュー109と、命令キュー109に格
納されている命令を命令実行部107へ送るための内部デ
ータバス111を含み、コプロセッサ104は、命令実行部10
8と、アドレスバス101、データバス102とのバスインタ
フェース部106と、命令キュー110と、命令キュー110に
格納されている命令コードを命令実行部108へ送るため
の内部データバス112を含んでいる。さらに、ＣＰＵ103
は信号路113,114を介して表１に示したような命令キュ
ー109の状態を示す情報(QST1,QST0)を送り、信号路115,
116,117を介して表２に示したようなバスステータス(BS
T2,BST1,BST0)をコプロセッサ104に送り、信号路118を
介して表３に示したようなプロセッサステータス(PST)
をコプロセッサ104に送る。コプロセッサ104の命令実行
部108内には内部データバス112を通して命令キュー110
から送られてくる命令コードをデコードするデコーダ11
9が設けられており、このデコーダ119はＣＰＵ103が信
号路118を通して出力するプロセッサステータスによっ
てデコード動作が制御される。すなわち、デコーダ119
は信号路118を通して送られてくる信号がモード０を示
すとき、デコード結果を出力し、モード１を示すときデ
コード結果を出力しない。
と、アドレスバス101、データバス102とのバスインタフ
ェース部103と、命令キュー109と、命令キュー109に格
納されている命令を命令実行部107へ送るための内部デ
ータバス111を含み、コプロセッサ104は、命令実行部10
8と、アドレスバス101、データバス102とのバスインタ
フェース部106と、命令キュー110と、命令キュー110に
格納されている命令コードを命令実行部108へ送るため
の内部データバス112を含んでいる。さらに、ＣＰＵ103
は信号路113,114を介して表１に示したような命令キュ
ー109の状態を示す情報(QST1,QST0)を送り、信号路115,
116,117を介して表２に示したようなバスステータス(BS
T2,BST1,BST0)をコプロセッサ104に送り、信号路118を
介して表３に示したようなプロセッサステータス(PST)
をコプロセッサ104に送る。コプロセッサ104の命令実行
部108内には内部データバス112を通して命令キュー110
から送られてくる命令コードをデコードするデコーダ11
9が設けられており、このデコーダ119はＣＰＵ103が信
号路118を通して出力するプロセッサステータスによっ
てデコード動作が制御される。すなわち、デコーダ119
は信号路118を通して送られてくる信号がモード０を示
すとき、デコード結果を出力し、モード１を示すときデ
コード結果を出力しない。
第２図はデコーダ119のブロック図である。
このデコーダ119は、デコーダ601と、インバータ602
と、信号路118からの信号が“１”、すなわちＣＰＵ103
がモード１の状態のときにデコーダ601のデコード結果
を出力しないようにするアンドゲート603と、デコード
結果を不図示の各ユニットに送るための信号路604で構
成されている。
と、信号路118からの信号が“１”、すなわちＣＰＵ103
がモード１の状態のときにデコーダ601のデコード結果
を出力しないようにするアンドゲート603と、デコード
結果を不図示の各ユニットに送るための信号路604で構
成されている。
第３図は、第１図に示したＣＰＵ103とコプロセッサ104
の命令キュー109,110の内容と、ＣＰＵ103とコプロセッ
サ104の状態およびＣＰＵ103が信号路113,114を通して
コプロセッサ104に出力するキューステータスと、同じ
く信号路115,116,117を通して出力するバスステータ
ス、信号路118を通して出力するプロセッサステータス
を時間を追って示す図である。
の命令キュー109,110の内容と、ＣＰＵ103とコプロセッ
サ104の状態およびＣＰＵ103が信号路113,114を通して
コプロセッサ104に出力するキューステータスと、同じ
く信号路115,116,117を通して出力するバスステータ
ス、信号路118を通して出力するプロセッサステータス
を時間を追って示す図である。
簡単のために、命令キュー109,110は４バイトであり、
各命令の実行に伴うメモリアクセスはないものとする。
また、各命令は１バイト長のＣＰＵ103の命令であり、
１のついている命令はモード１の命令とする。特に、命
令Ａ１はモード０のコプロセッサ104の命令コードと同
じとする。
各命令の実行に伴うメモリアクセスはないものとする。
また、各命令は１バイト長のＣＰＵ103の命令であり、
１のついている命令はモード１の命令とする。特に、命
令Ａ１はモード０のコプロセッサ104の命令コードと同
じとする。
今、ＣＰＵ103はモード０の状態であり、信号路118を通
してコプロセッサ104にモード０の状態を示す信号を送
っている。ＣＰＵ103の命令キュー109とコプロセッサ10
4の命令キュー110にはモード０の命令Ｆ，Ｇ，Ｈ，Ｉが
格納されている。ＣＰＵ103は命令実行のために命令キ
ュー109から命令Ｆを取り出し、内部データバス111を通
して命令実行部107へ送る。同時にＣＰＵ103は信号路11
3,114を通してコプロセッサ104に命令コードの１バイト
目を取り出したことを示すキューステータスを出力す
る。ＣＰＵ103からのキューステータスを受けてコプロ
セッサ104は命令キュー110から命令Ｆを取り出し、内部
データバス112を通して命令実行部108へ送る（第３図
(1)）。プロセッサステータスはモード０を示している
ことにより、デコーダ119は命令Ｆをデコードする。し
かし、命令ＦはＣＰＵ103の命令であるから、コプロセ
ッサ104は何も動作しない。ＣＰＵ103は命令Ｆをデコー
ドし実行する（第３図(2)）。命令ＦはＣＰＵ103をモー
ド０からモード１へと遷移させる命令である。したがっ
て、ＣＰＵ103はモード１へと遷移する。これに伴って
ＣＰＵ103はプロセッサスターテスをモード１を示すよ
うに変化させるとともに命令キュー109を空にする。続
いてＣＰＵ103はアドレスバス101にモード１の命令が格
納されているアドレスを出力する。このアドレスに対応
した命令コードがデータバス102に出力されると、ＣＰ
Ｕ103は命令キュー109に格納していく。一方、コプロセ
ッサ104はＣＰＵ103が信号路113,114を通して出力して
くるキューステータスによって命令キュー110を空にす
る。そしてＣＰＵ103が信号路115,116,117を通して出力
するフェッチを示すバスステータスによりＣＰＵ103が
データバス102上に出力されている命令コードを命令キ
ュー109に格納するのと同期して命令コードを命令キュ
ー110に格納する（第３図(3)）。フェッチが完了する
と、ＣＰＵ103は再び命令キュー109から命令コードを取
り出し実行する。コプロセッサ104はＣＰＵ103と同期し
て命令キュー110から命令Ａ１を取り出し、内部データ
バス112を通して命令実行部108へ送る。しかし、ＣＰＵ
103が信号路118を通してコプロセッサ104に出力するコ
プロセッサステータスはモード１を示しているために、
デコーダ119は命令Ａ１のデコード結果をモード０のコ
プロセッサ104の命令コードと同じではあるが出力しな
い。したがって、コプロセッサ104は何も動作をしない
（第３図(4)）。ＣＰＵ103はつづいて命令Ｆ１を命令キ
ュー109から取り出す。この命令はＣＰＵ103をモード１
からモード０へ遷移させる命令であり、この命令の実行
によってＣＰＵ103は再びモード０状態に戻る。ＣＰＵ1
03が出力しているプロセッサステータスは再びモード０
を示すようになり、コプロセッサ104は再びＣＰＵ103と
同期して命令を実行するようになる。
してコプロセッサ104にモード０の状態を示す信号を送
っている。ＣＰＵ103の命令キュー109とコプロセッサ10
4の命令キュー110にはモード０の命令Ｆ，Ｇ，Ｈ，Ｉが
格納されている。ＣＰＵ103は命令実行のために命令キ
ュー109から命令Ｆを取り出し、内部データバス111を通
して命令実行部107へ送る。同時にＣＰＵ103は信号路11
3,114を通してコプロセッサ104に命令コードの１バイト
目を取り出したことを示すキューステータスを出力す
る。ＣＰＵ103からのキューステータスを受けてコプロ
セッサ104は命令キュー110から命令Ｆを取り出し、内部
データバス112を通して命令実行部108へ送る（第３図
(1)）。プロセッサステータスはモード０を示している
ことにより、デコーダ119は命令Ｆをデコードする。し
かし、命令ＦはＣＰＵ103の命令であるから、コプロセ
ッサ104は何も動作しない。ＣＰＵ103は命令Ｆをデコー
ドし実行する（第３図(2)）。命令ＦはＣＰＵ103をモー
ド０からモード１へと遷移させる命令である。したがっ
て、ＣＰＵ103はモード１へと遷移する。これに伴って
ＣＰＵ103はプロセッサスターテスをモード１を示すよ
うに変化させるとともに命令キュー109を空にする。続
いてＣＰＵ103はアドレスバス101にモード１の命令が格
納されているアドレスを出力する。このアドレスに対応
した命令コードがデータバス102に出力されると、ＣＰ
Ｕ103は命令キュー109に格納していく。一方、コプロセ
ッサ104はＣＰＵ103が信号路113,114を通して出力して
くるキューステータスによって命令キュー110を空にす
る。そしてＣＰＵ103が信号路115,116,117を通して出力
するフェッチを示すバスステータスによりＣＰＵ103が
データバス102上に出力されている命令コードを命令キ
ュー109に格納するのと同期して命令コードを命令キュ
ー110に格納する（第３図(3)）。フェッチが完了する
と、ＣＰＵ103は再び命令キュー109から命令コードを取
り出し実行する。コプロセッサ104はＣＰＵ103と同期し
て命令キュー110から命令Ａ１を取り出し、内部データ
バス112を通して命令実行部108へ送る。しかし、ＣＰＵ
103が信号路118を通してコプロセッサ104に出力するコ
プロセッサステータスはモード１を示しているために、
デコーダ119は命令Ａ１のデコード結果をモード０のコ
プロセッサ104の命令コードと同じではあるが出力しな
い。したがって、コプロセッサ104は何も動作をしない
（第３図(4)）。ＣＰＵ103はつづいて命令Ｆ１を命令キ
ュー109から取り出す。この命令はＣＰＵ103をモード１
からモード０へ遷移させる命令であり、この命令の実行
によってＣＰＵ103は再びモード０状態に戻る。ＣＰＵ1
03が出力しているプロセッサステータスは再びモード０
を示すようになり、コプロセッサ104は再びＣＰＵ103と
同期して命令を実行するようになる。
なお、デコーダ119はプロセッサステータスがモード１
のとき命令をデコードしないようにしてもよい。
のとき命令をデコードしないようにしてもよい。
以上説明したように本発明は、複数の命令セットを持つ
ＣＰＵに接続されたコプロセッサのデコーダの動作をＣ
ＰＵが出力するプロセッサステータスによって制御する
ことによって、ＣＰＵが持つ複数の命令セットの一部の
命令セットでしかサポートされていないコプロセッサを
持つシステムにおいてＣＰＵがダイナミックにコプロセ
ッサをサポートしている命令セットを実行するモードと
コプロセッサをサポートしていない命令セットを実行す
るモードとの間を遷移する場合、ＣＰＵがコプロセッサ
をサポートしていない命令セット実行中のコプロセッサ
の誤動作を回避することができ、この結果、複数の命令
セットを持つＣＰＵを用いたシステムにおいてＣＰＵの
持つ複数の命令セットのうちの一部の命令セットでしか
サポートされていないコプロセッサを用いることが可能
となる効果がある。
ＣＰＵに接続されたコプロセッサのデコーダの動作をＣ
ＰＵが出力するプロセッサステータスによって制御する
ことによって、ＣＰＵが持つ複数の命令セットの一部の
命令セットでしかサポートされていないコプロセッサを
持つシステムにおいてＣＰＵがダイナミックにコプロセ
ッサをサポートしている命令セットを実行するモードと
コプロセッサをサポートしていない命令セットを実行す
るモードとの間を遷移する場合、ＣＰＵがコプロセッサ
をサポートしていない命令セット実行中のコプロセッサ
の誤動作を回避することができ、この結果、複数の命令
セットを持つＣＰＵを用いたシステムにおいてＣＰＵの
持つ複数の命令セットのうちの一部の命令セットでしか
サポートされていないコプロセッサを用いることが可能
となる効果がある。
第１図は本発明の情報処理システムの一実施例の要部を
示す構成図、第２図は第１図中のデコーダ119のブロッ
ク図、第３図は第１図に示したＣＰＵ103とコプロセッ
サ104のキュー109,110の内容と、ＣＰＵ103とコプロセ
ッサ104の状態およびＣＰＵ103がコプロセッサ104に出
力するキューステータス、バスステータス、プロセッサ
ステータスを時間を追って示す図、第４図は従来例を示
す図、第５図は第４図に示したＣＰＵ303とコプロセッ
サ304の命令キュー309,310の内容と、ＣＰＵ303、コプ
ロセッサ304の状態およびＣＰＵ303がコプロセッサ304
に出力するキューステータス、バスステータスを時間を
追って示す図、第６図は２つのモードを持つＣＰＵの状
態遷移の様子を示す図である。 101…アドレスバス、 102…データバス、 103…ＣＰＵ、 104…コプロセッサ、 105…ＣＰＵ103のバスインターフェース部、 106…コプロセッサ104のバスインターフェース部、 107…ＣＰＵ103の命令実行部、 108…コプロセッサ104の命令実行部、 109…ＣＰＵ103の命令キュー、 110…コプロセッサ104の命令キュー、 111…命令キュー109に格納されている命令コードを命令
実行部107へ送るための内部データバス、 112…命令キュー110に格納されている命令コードを命令
実行部107へ送るための内部データバス、 113,114…ＣＰＵ103がコプロセッサ104にキューステー
タスを送るための信号路、 115,116,117…ＣＰＵ103がコプロセッサ104にバスステ
ータスを送るための信号路、 118…ＣＰＵ103がコプロセッサ104にプロセッサステー
タスを送るための信号路、 119…ＣＰＵ103が出力するプロセッサステータスによっ
て制御されるデコーダ、 601…デコーダ、 602…インバータ、 603…信号路118からの信号が“１”のときデコード結果
を出力しないようにするアンドゲート、 604…デコード結果を各ユニットに送るための信号路。
示す構成図、第２図は第１図中のデコーダ119のブロッ
ク図、第３図は第１図に示したＣＰＵ103とコプロセッ
サ104のキュー109,110の内容と、ＣＰＵ103とコプロセ
ッサ104の状態およびＣＰＵ103がコプロセッサ104に出
力するキューステータス、バスステータス、プロセッサ
ステータスを時間を追って示す図、第４図は従来例を示
す図、第５図は第４図に示したＣＰＵ303とコプロセッ
サ304の命令キュー309,310の内容と、ＣＰＵ303、コプ
ロセッサ304の状態およびＣＰＵ303がコプロセッサ304
に出力するキューステータス、バスステータスを時間を
追って示す図、第６図は２つのモードを持つＣＰＵの状
態遷移の様子を示す図である。 101…アドレスバス、 102…データバス、 103…ＣＰＵ、 104…コプロセッサ、 105…ＣＰＵ103のバスインターフェース部、 106…コプロセッサ104のバスインターフェース部、 107…ＣＰＵ103の命令実行部、 108…コプロセッサ104の命令実行部、 109…ＣＰＵ103の命令キュー、 110…コプロセッサ104の命令キュー、 111…命令キュー109に格納されている命令コードを命令
実行部107へ送るための内部データバス、 112…命令キュー110に格納されている命令コードを命令
実行部107へ送るための内部データバス、 113,114…ＣＰＵ103がコプロセッサ104にキューステー
タスを送るための信号路、 115,116,117…ＣＰＵ103がコプロセッサ104にバスステ
ータスを送るための信号路、 118…ＣＰＵ103がコプロセッサ104にプロセッサステー
タスを送るための信号路、 119…ＣＰＵ103が出力するプロセッサステータスによっ
て制御されるデコーダ、 601…デコーダ、 602…インバータ、 603…信号路118からの信号が“１”のときデコード結果
を出力しないようにするアンドゲート、 604…デコード結果を各ユニットに送るための信号路。
Claims (1)
- 【請求項１】複数の命令セットと前記複数の命令セット
にそれぞれ対応する複数の命令実行状態を有するＣＰＵ
と、前記ＣＰＵと同期して命令のフェッチ、実行を行う
プロセッサを有する情報処理システムにおいて、 前記ＣＰＵの現在の実行状態を示す情報を前記プロセッ
サに出力する手段と、 前記プロセッサ内に設けられ、前記情報が、前記ＣＰＵ
が前記複数の実行状態のうち所定の状態にあることを示
しているときには命令コードをデコードして出力し、前
記ＣＰＵが前記所定の状態以外の状態にあることを示し
ているときは命令コードをデコードしないか、デコード
しても出力しないデコーダを備えたことを特徴とする情
報処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60209472A JPH065528B2 (ja) | 1985-09-20 | 1985-09-20 | 情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60209472A JPH065528B2 (ja) | 1985-09-20 | 1985-09-20 | 情報処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6269354A JPS6269354A (ja) | 1987-03-30 |
| JPH065528B2 true JPH065528B2 (ja) | 1994-01-19 |
Family
ID=16573417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60209472A Expired - Lifetime JPH065528B2 (ja) | 1985-09-20 | 1985-09-20 | 情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065528B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63259727A (ja) * | 1987-04-17 | 1988-10-26 | Hitachi Ltd | コプロセツサのインタ−フエイス方式 |
-
1985
- 1985-09-20 JP JP60209472A patent/JPH065528B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6269354A (ja) | 1987-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9003422B2 (en) | Microprocessor architecture having extendible logic | |
| US4839797A (en) | Microprocessor compatible with any software represented by different types of instruction formats | |
| US5235686A (en) | Computer system having mixed macrocode and microcode | |
| JP3176093B2 (ja) | マイクロプロセッサの割込み制御装置 | |
| US4949241A (en) | Microcomputer system including a master processor and a slave processor synchronized by three control lines | |
| JPH0786870B2 (ja) | コプロセツサのデータ転送制御方法およびその回路 | |
| JPS58219644A (ja) | 命令実行方式 | |
| JP2001525568A (ja) | 命令デコーダ | |
| JPH0232659B2 (ja) | ||
| EP0270081B1 (en) | Microprogram controller receiving interrupt request during instruction execution | |
| JPH07120338B2 (ja) | 共同プロセッサによる命令の実行をデータプロセッサが調整する方法および該データプロセッサ | |
| JPS645330B2 (ja) | ||
| EP0279953B1 (en) | Computer system having mixed macrocode and microcode instruction execution | |
| US7831979B2 (en) | Processor with instruction-based interrupt handling | |
| JPH065528B2 (ja) | 情報処理システム | |
| JP2680828B2 (ja) | ディジタル装置 | |
| JP2511151B2 (ja) | デ―タ処理装置 | |
| JPS6217773B2 (ja) | ||
| US20010023481A1 (en) | Processor that executes control signals included in operand section of control instruction | |
| JPH0687221B2 (ja) | 情報処理装置 | |
| JP5012562B2 (ja) | マイクロコンピュータ | |
| JP2504191B2 (ja) | マイクロプロセッサ | |
| JP2689894B2 (ja) | マイクロプログラム制御型情報処理装置 | |
| JPH05189014A (ja) | プログラマブルコントローラ | |
| JPH06161738A (ja) | マイクロプロセッサ |