JPS603015A - クロツク断検出方式 - Google Patents
クロツク断検出方式Info
- Publication number
- JPS603015A JPS603015A JP58110228A JP11022883A JPS603015A JP S603015 A JPS603015 A JP S603015A JP 58110228 A JP58110228 A JP 58110228A JP 11022883 A JP11022883 A JP 11022883A JP S603015 A JPS603015 A JP S603015A
- Authority
- JP
- Japan
- Prior art keywords
- external clock
- clock
- signal
- break
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Debugging And Monitoring (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｆ技術分野）
本発明は、マイクロプロセツサを用いた回路において、
外部回路と外部クロックによって作られるステータス情
報を監視し、クロック断を検出するクロック断検出方式
に関するものである。
外部回路と外部クロックによって作られるステータス情
報を監視し、クロック断を検出するクロック断検出方式
に関するものである。
（従来技術）
第１図は従来例を示すもので、マイクロプロセツサを用
いて外部クロックに同期し／こイに８を作成する回路の
一構成例を示すブロック図で、図中、μｍＣＰＵはスト
アード・プログラム形式を採り、各種演算を司どるマイ
クロブロセノν−１Ｉ／ＩＩ、各錘テ゛−夕の入出力を
扱う入出力装置であって、アドレスバスＡ−１３ＵＳ、
データバスＤ ＢＵＳ を介り、テマイクロ７０ロセノ
サμｍＣＰＵに接続されている装置である。又、Ｆ／ｌ
ｉ １ 、 Ｆ／Ｆ ２はＤ形エツジトリガータイプの
フリップフロッグで、Ｆ／Ｆｌは同期信−号角成用であ
シ、Ｆ／Ｆ２はマイクロプロセツサ〃−ＣＰＵにクロッ
クの状態を知らせるステータス用である。
いて外部クロックに同期し／こイに８を作成する回路の
一構成例を示すブロック図で、図中、μｍＣＰＵはスト
アード・プログラム形式を採り、各種演算を司どるマイ
クロブロセノν−１Ｉ／ＩＩ、各錘テ゛−夕の入出力を
扱う入出力装置であって、アドレスバスＡ−１３ＵＳ、
データバスＤ ＢＵＳ を介り、テマイクロ７０ロセノ
サμｍＣＰＵに接続されている装置である。又、Ｆ／ｌ
ｉ １ 、 Ｆ／Ｆ ２はＤ形エツジトリガータイプの
フリップフロッグで、Ｆ／Ｆｌは同期信−号角成用であ
シ、Ｆ／Ｆ２はマイクロプロセツサ〃−ＣＰＵにクロッ
クの状態を知らせるステータス用である。
第２図は第１図で示した回路のタイムチャートで、図中
、ＡはａＯ＋ ａｌ ＋ ａ２ ＋ ａ３ のパルス列
より成る外部クロックを示すもので、以下Ｂは入出力装
置１．／ Ｏの出力信号を、ＤはノリノブフロップＦ／
ＦＩより作成された同期信号を、Ｓはノリノブフロップ
Ｆ／Ｆ２より作成されたステータス（状態）信号を、Ｒ
はリセット信号を各々示している。
、ＡはａＯ＋ ａｌ ＋ ａ２ ＋ ａ３ のパルス列
より成る外部クロックを示すもので、以下Ｂは入出力装
置１．／ Ｏの出力信号を、ＤはノリノブフロップＦ／
ＦＩより作成された同期信号を、Ｓはノリノブフロップ
Ｆ／Ｆ２より作成されたステータス（状態）信号を、Ｒ
はリセット信号を各々示している。
以下、第１図、第２図を用いて、外部クロックに同期し
た信号を作成する動作について説明する。
た信号を作成する動作について説明する。
第１図に示す構成において、マイクロプロセッサμｍＣ
ＰＵの指令によって入出力装置Ｉ１０よりノリノブフロ
ップＦ／Ｆｌ、Ｆ／Ｆ２に第２図にて示す出力信号Ｂが
゛Ｈ″レベルの信号として送出されると、外部クロック
Ａのその後の信号ａ１の到来によりノリノブフロップＦ
／Ｆ ］では同同期号りを、フリップフロッグＦ／Ｆ２
では外部クロックＡの状態を示すステータス信号Ｓを各
々作成することになる。その後、マイクロプロセッサμ
−ＣＰＵは入出力装置Ｉ１０を介してノリノブフロップ
Ｆ／Ｆ２で作成され、出力されたステータス信号Ｓを読
み込み ＩＩ Ｈｌ＋レベルであればノリノブフロップ
Ｆ／Ｆ、］より同期信号りが送出されていることを判断
する。この判断の後、マイクロプロセッサμ−ＣＰＵは
これ寸で送出していた出力信号Ｂを°′Ｌ″レベルにす
るとともに、リセット信号Ｒを送出し、初期状態に戻る
制御を行−フでいた。
ＰＵの指令によって入出力装置Ｉ１０よりノリノブフロ
ップＦ／Ｆｌ、Ｆ／Ｆ２に第２図にて示す出力信号Ｂが
゛Ｈ″レベルの信号として送出されると、外部クロック
Ａのその後の信号ａ１の到来によりノリノブフロップＦ
／Ｆ ］では同同期号りを、フリップフロッグＦ／Ｆ２
では外部クロックＡの状態を示すステータス信号Ｓを各
々作成することになる。その後、マイクロプロセッサμ
−ＣＰＵは入出力装置Ｉ１０を介してノリノブフロップ
Ｆ／Ｆ２で作成され、出力されたステータス信号Ｓを読
み込み ＩＩ Ｈｌ＋レベルであればノリノブフロップ
Ｆ／Ｆ、］より同期信号りが送出されていることを判断
する。この判断の後、マイクロプロセッサμ−ＣＰＵは
これ寸で送出していた出力信号Ｂを°′Ｌ″レベルにす
るとともに、リセット信号Ｒを送出し、初期状態に戻る
制御を行−フでいた。
第３図は、以−に述べた動作の手順を示すフローチャー
トである。
トである。
しかしながら、これ寸で述べて来／ζ如き制御＋１４成
では、伺らかの障害により夕１部クロックＡが到来ぜす
、消滅した場合には、同期信号Ｉ）お上（）・ステータ
ス信号Ｓは” Ｈ”レベルに変化出来ず、したかって、
第３図で示しメこフローチャー１・における°′ステデ
ースＩＪ−１’ ”の処理フロー、換言すると図中の■
および■の処理を繰り返すこＬ Ｋなる。。
では、伺らかの障害により夕１部クロックＡが到来ぜす
、消滅した場合には、同期信号Ｉ）お上（）・ステータ
ス信号Ｓは” Ｈ”レベルに変化出来ず、したかって、
第３図で示しメこフローチャー１・における°′ステデ
ースＩＪ−１’ ”の処理フロー、換言すると図中の■
および■の処理を繰り返すこＬ Ｋなる。。
すなワチ、マイクロプロセッサμｍＣＰＵ１−］：あた
かも停止した様な状態に陥いることになる竹の問題点が
あったのである。
かも停止した様な状態に陥いることになる竹の問題点が
あったのである。
（発明の目的）
本発明はこのような点を考慮してなされたものであって
、障害等の原因により外部りＩＪノック消滅した場合で
もマイクロプロセッサをあたかも停止している如き状態
に陥いることを防ぎ、他の処理ルーチンを処理させるむ
とを目的とする。
、障害等の原因により外部りＩＪノック消滅した場合で
もマイクロプロセッサをあたかも停止している如き状態
に陥いることを防ぎ、他の処理ルーチンを処理させるむ
とを目的とする。
（発明の構成）
すなわち、ステータス信号の読み取シ回数を計数し、そ
の値があらかしめ設定した一定の回数に達した時にりＤ
ツク断り判断して次の処理に移る」；うに構成したもの
で、これにょシ上述の目的を達成するのである。以下、
図面を用いて本発明の詳細な説明する。
の値があらかしめ設定した一定の回数に達した時にりＤ
ツク断り判断して次の処理に移る」；うに構成したもの
で、これにょシ上述の目的を達成するのである。以下、
図面を用いて本発明の詳細な説明する。
（発明の実施例）
第４図は本発明によるクロック断検出方式を説明するブ
ロック図であり、図中、ＡＬＵは論理演算回路であり、
ＲＥＧはレジスタであ凱マイクロブＯセンザμｍＣＰＵ
Ｋ内蔵さフ゛Ｌる。その（ＬＩｌｏ。
ロック図であり、図中、ＡＬＵは論理演算回路であり、
ＲＥＧはレジスタであ凱マイクロブＯセンザμｍＣＰＵ
Ｋ内蔵さフ゛Ｌる。その（ＬＩｌｏ。
Ａ−ＢＵＳ、 Ｄ−ＢＵＳ、 Ｆ／ＦｌとＦ／Ｆ２は各
々１願に入出力＆［、アドレスバス、データバス、ノリ
ノブフロップで、第１図の場合とその構成は同じである
。
々１願に入出力＆［、アドレスバス、データバス、ノリ
ノブフロップで、第１図の場合とその構成は同じである
。
第５図は本発明による外部クロック断検出方式の動作手
順を示すフローチャートで、同図の■で示した処理は、
あらかじめ設定した数、すなわち、マイク１コプロセツ
サμｍＣＰＵがステータスを読む回数ｆ ｖ シスタＲ
ＥＧにセットする処理を示している。
順を示すフローチャートで、同図の■で示した処理は、
あらかじめ設定した数、すなわち、マイク１コプロセツ
サμｍＣＰＵがステータスを読む回数ｆ ｖ シスタＲ
ＥＧにセットする処理を示している。
ここで、」二記ステータスを読む回数としては、マイク
ロプロセッサμｍＣＰＵのクロック周波数と外部クロッ
クの周波数で決定される値であり、第２図で示したタイ
ムチャートにおいて、入ｔ）」力装置Ｉ１０の出力信号
Ｂが外部りｏツクＡの直後に送出される最悪の場合【こ
の場合、ステータスが°゛ビ′なるまでの時間はタ１部
りロックＩザイクル分に相当する）を考慮して決定され
るもので、到来する夕１部りロンクＡの１ザイクルの時
間内で第５図の■〜■で示した一連の処理を伺回繰り返
し処理出来るかをあらかじめｑ−出し その回数以上の
値を選択し、前記レジスタＲＥＧに七ノドすることにな
る。以下、第４図、第５図おまひ第２図を月１いて動作
について説明する。
ロプロセッサμｍＣＰＵのクロック周波数と外部クロッ
クの周波数で決定される値であり、第２図で示したタイ
ムチャートにおいて、入ｔ）」力装置Ｉ１０の出力信号
Ｂが外部りｏツクＡの直後に送出される最悪の場合【こ
の場合、ステータスが°゛ビ′なるまでの時間はタ１部
りロックＩザイクル分に相当する）を考慮して決定され
るもので、到来する夕１部りロンクＡの１ザイクルの時
間内で第５図の■〜■で示した一連の処理を伺回繰り返
し処理出来るかをあらかじめｑ−出し その回数以上の
値を選択し、前記レジスタＲＥＧに七ノドすることにな
る。以下、第４図、第５図おまひ第２図を月１いて動作
について説明する。
すなわち、」−記セノドした状態において、マイクロプ
ロセッサμｍＣＰＵが入出力装置Ｉ１０を介してノリノ
ブフロップＦ／Ｆｌ 、Ｆ／Ｆ２に第２図にて示す出力
信号Ｂを°”Ｉ］″レベルの信号として送出すると、マ
イクロゾロセッサｌｒ −ＣＰＵの論理演算回路ＡＬＩ
Ｊは第５図の■〜■て示す処理を一連の動作として繰り
返すことになる。この後、フリラフ０フロツプＦ／Ｆｌ
、Ｆ／Ｆ２に外部クロックＡのクロックａ、が到来す
ると、フリップフロツノＦ／Ｆｌからは同期信号りが送
出され、それとともにフリップフロツノ’Ｆ／Ｆ２から
はステータス信号Ｓが” Ｌ ”レベより変化して’
Ｈ”レベルとなり、入出力装置１１０に送出される。こ
の変化したステータス信号Ｓは、マイクロ７０ロセノザ
μｍＣＰＵにて読み取られ、論理演算回路ＡＬＵにてｍ
ｉ算の上、入出力装置Ｉ１０からの出力信号Ｂを”′１
．′”レベルとし、それとともに入出力装置Ｉ１０に対
してリセット信号を送出するように指令を出す。このリ
セット信号Ｒの送出によりステータス信号Ｓが”’ Ｌ
” Ｉ／ベルとなる。入出力装＠１１０からの出力信
号Ｂが” Ｌ ”レベルとなっていることにより外部ク
ロｙりＡの次のクロックａ２の到来によって同期信号り
は゛Ｌ′ルベルしたがって、外部クロックＡに同期した
１クロック分の巾の信号（パルス）を得ら．７１／ここ
とになるのである。
ロセッサμｍＣＰＵが入出力装置Ｉ１０を介してノリノ
ブフロップＦ／Ｆｌ 、Ｆ／Ｆ２に第２図にて示す出力
信号Ｂを°”Ｉ］″レベルの信号として送出すると、マ
イクロゾロセッサｌｒ −ＣＰＵの論理演算回路ＡＬＩ
Ｊは第５図の■〜■て示す処理を一連の動作として繰り
返すことになる。この後、フリラフ０フロツプＦ／Ｆｌ
、Ｆ／Ｆ２に外部クロックＡのクロックａ、が到来す
ると、フリップフロツノＦ／Ｆｌからは同期信号りが送
出され、それとともにフリップフロツノ’Ｆ／Ｆ２から
はステータス信号Ｓが” Ｌ ”レベより変化して’
Ｈ”レベルとなり、入出力装置１１０に送出される。こ
の変化したステータス信号Ｓは、マイクロ７０ロセノザ
μｍＣＰＵにて読み取られ、論理演算回路ＡＬＵにてｍ
ｉ算の上、入出力装置Ｉ１０からの出力信号Ｂを”′１
．′”レベルとし、それとともに入出力装置Ｉ１０に対
してリセット信号を送出するように指令を出す。このリ
セット信号Ｒの送出によりステータス信号Ｓが”’ Ｌ
” Ｉ／ベルとなる。入出力装＠１１０からの出力信
号Ｂが” Ｌ ”レベルとなっていることにより外部ク
ロｙりＡの次のクロックａ２の到来によって同期信号り
は゛Ｌ′ルベルしたがって、外部クロックＡに同期した
１クロック分の巾の信号（パルス）を得ら．７１／ここ
とになるのである。
ここで、上記一連の如月動作において、（”］らかの障
害発生に」：り外部クロックＡが消滅し、到来がなｌＡ
場合にはマイクロプロセッサｚｚ−ＣＰＵＯ論Ｔｌ＋！
演算回路ＡＬＵは前記第５図で７Ｊ＼す（１）〜■の処
１’ｌ！を繰り返すことになる。そして、繰り返し／，
二１「１１羨々力玉既述の如くしてレジスタＲＥＧにあ
らかじめ＝七ノドした値を越えた時に、外部クロック断
と判断するのである。すなわち、レジスタＲＥＧの設′
，Ｊｌ値力（゛零′になると、論理演算回路八１，ＩＪ
ては夕ｊ． ＋ＸｌｌりＤ 、７り断と判断してその後
の処理を第５図に／Ｊｅ−ｊ−如く■，■の処理に移行
し、クロック断時の処理を行い、その後、次のヌテノゾ
へ処理庖・進めることになるのである。
害発生に」：り外部クロックＡが消滅し、到来がなｌＡ
場合にはマイクロプロセッサｚｚ−ＣＰＵＯ論Ｔｌ＋！
演算回路ＡＬＵは前記第５図で７Ｊ＼す（１）〜■の処
１’ｌ！を繰り返すことになる。そして、繰り返し／，
二１「１１羨々力玉既述の如くしてレジスタＲＥＧにあ
らかじめ＝七ノドした値を越えた時に、外部クロック断
と判断するのである。すなわち、レジスタＲＥＧの設′
，Ｊｌ値力（゛零′になると、論理演算回路八１，ＩＪ
ては夕ｊ． ＋ＸｌｌりＤ 、７り断と判断してその後
の処理を第５図に／Ｊｅ−ｊ−如く■，■の処理に移行
し、クロック断時の処理を行い、その後、次のヌテノゾ
へ処理庖・進めることになるのである。
このように、障害等による外部クロ、りの消滅によるク
ロック断の際でも、システム全体の動作に伺ら影響を与
えることなく継続して処理を実施するので、マイクロゾ
ロセッサの有効運用がＩ／ｌ，ｆ′シるのである。
ロック断の際でも、システム全体の動作に伺ら影響を与
えることなく継続して処理を実施するので、マイクロゾ
ロセッサの有効運用がＩ／ｌ，ｆ′シるのである。
第６図は本発明によるクロック断検出方式の他の例の動
作手順を示すフローチャートであり、第７図はその時の
タイムチャー１・を示すものである。
作手順を示すフローチャートであり、第７図はその時の
タイムチャー１・を示すものである。
この例で目、、これ寸で第４図，第５図を用いて説明し
た実施例てのレジスタ（ Ｒ１εＧ）の他にもう１つの
レジスタ機能を追加構成したものである。
た実施例てのレジスタ（ Ｒ１εＧ）の他にもう１つの
レジスタ機能を追加構成したものである。
この構成によって、作成する同Ｊｔ１．ｌ信号を、外部
クロックの０倍の任意の・ぞルス幅として選択出来るよ
うにしだ例を乃〈すのである。詳述すると、所望する・
ξルスｄ」、例えば第７図に例として示す外部クロック
Ａの２倍のノルス１１Ｊの同期信号りを作成する場合、
との′”２″を第６図の００の処理に示す如 □くレジ
スタＡにセットする。この後は、論理演算回路ＡＬＵは
こノ′１寸で説明した実施例と同様に■〜のの処理を行
い、その際、クロック断の判断を行い、４↓）に示す処
理にて、上記七ノトシたレソスタへにて何クロック分の
同期信号が送出されたか否かを判断し、所望するパルス
巾、この場合ば２クロツク巾の同期信号を得るのである
。
クロックの０倍の任意の・ぞルス幅として選択出来るよ
うにしだ例を乃〈すのである。詳述すると、所望する・
ξルスｄ」、例えば第７図に例として示す外部クロック
Ａの２倍のノルス１１Ｊの同期信号りを作成する場合、
との′”２″を第６図の００の処理に示す如 □くレジ
スタＡにセットする。この後は、論理演算回路ＡＬＵは
こノ′１寸で説明した実施例と同様に■〜のの処理を行
い、その際、クロック断の判断を行い、４↓）に示す処
理にて、上記七ノトシたレソスタへにて何クロック分の
同期信号が送出されたか否かを判断し、所望するパルス
巾、この場合ば２クロツク巾の同期信号を得るのである
。
このように、第６図に示す動作手順によシ、第４図に示
し／こマイクロプロセノ”ｊ’ ７１− ＣＰＵにレジ
スタＲＥＧの他にレジスタＡ（図示せず）を追加し、構
成することによって、任意の「１〕の同期信号が得られ
るとともに、クロック断の判断、処ＪＩｌｊが得られ、
先の実施例と同様の効果がｊυ１特出来るのである。
し／こマイクロプロセノ”ｊ’ ７１− ＣＰＵにレジ
スタＲＥＧの他にレジスタＡ（図示せず）を追加し、構
成することによって、任意の「１〕の同期信号が得られ
るとともに、クロック断の判断、処ＪＩｌｊが得られ、
先の実施例と同様の効果がｊυ１特出来るのである。
（発明の効果）
以」二、詳細に述へたように本発明によ：ｊＩＬｉ、外
部クロック消滅によるクロック断の障害がア−）でも、
マイクロゾロセッサを停止（実際にｋＪ、、ステータス
読み取りフローの処理を実学」シている）をせるこ占な
く他の処理ルーチンを処理出来る舌の効果が期待される
のである。
部クロック消滅によるクロック断の障害がア−）でも、
マイクロゾロセッサを停止（実際にｋＪ、、ステータス
読み取りフローの処理を実学」シている）をせるこ占な
く他の処理ルーチンを処理出来る舌の効果が期待される
のである。
第１図は従来の外部クロックに同期し／こ信号の作成回
路の一構成例を示すブロック図、第２１ツ１ｄ第」図で
示した回路のタイムチ＋−−１・、第３図に１第１図で
示した回路のフローチャー１・、第４図は本発明の一実
施例を示すブロック図、第５図Ｕ、第４図でのフローチ
ャー１・、第６図は不発明の他の実施例のフローチャー
ト、第７図はその時のタイムチャー１・である。 μｍｃｐｕＨマイクロプロセノザ、Ｉセンは入出力装置
、Ａ −Ｂｕｓはアドレスバス、Ｄ −ＢＵＳはデータ
バス、Ｆ／Ｆ］ 、Ｆ／Ｆ２はフリップフロップ、ＡＬ
Ｕは論理前１ロ路、ＲＥＧはレジスタである。 特許出願人 沖電気工業株式会社 第１図 第２図 Ｒ（ＲＥＳＥＴ ）
路の一構成例を示すブロック図、第２１ツ１ｄ第」図で
示した回路のタイムチ＋−−１・、第３図に１第１図で
示した回路のフローチャー１・、第４図は本発明の一実
施例を示すブロック図、第５図Ｕ、第４図でのフローチ
ャー１・、第６図は不発明の他の実施例のフローチャー
ト、第７図はその時のタイムチャー１・である。 μｍｃｐｕＨマイクロプロセノザ、Ｉセンは入出力装置
、Ａ −Ｂｕｓはアドレスバス、Ｄ −ＢＵＳはデータ
バス、Ｆ／Ｆ］ 、Ｆ／Ｆ２はフリップフロップ、ＡＬ
Ｕは論理前１ロ路、ＲＥＧはレジスタである。 特許出願人 沖電気工業株式会社 第１図 第２図 Ｒ（ＲＥＳＥＴ ）
Claims (1)
- ストア〜１゛プログラム形式を採り、各種演算を司どる
マイクロノ°「Ｊセンザを用いて外部クロックと同期し
たイへ号を作成する回路において、外部クロックと同期
した信号を作成する第１の手段（Ｆ／＋ｒ＋）と、外部
り［」ツクの状態を示すステータス信号を作成する第２
の手段（Ｆ／Ｆ２）と、第２の手段により作成されたス
テータス信号をマイクロプロセツサに読み込む第３の手
段（Ｉｌｏ ）と、あらかじめ選択した一定値を記憶す
る第４の手段（ＲＥＧ ）と、第４の手段に記憶された
値を順に減する第５の手段（ＡＬＵ ）とを配し、−外
部クロックと同期した信号を作成しようとする時点より
前記第２の手段によるステータス信号が作成される寸で
の間、第二０および第５の手段を繰り返し、その回数が
第４の手段に設定された値が零になった時点で外部クロ
ック断と判定する如く構成したことを特徴とするクロッ
ク断検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58110228A JPS603015A (ja) | 1983-06-21 | 1983-06-21 | クロツク断検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58110228A JPS603015A (ja) | 1983-06-21 | 1983-06-21 | クロツク断検出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS603015A true JPS603015A (ja) | 1985-01-09 |
| JPH0232645B2 JPH0232645B2 (ja) | 1990-07-23 |
Family
ID=14530336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58110228A Granted JPS603015A (ja) | 1983-06-21 | 1983-06-21 | クロツク断検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS603015A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0288441A (ja) * | 1988-09-22 | 1990-03-28 | Toshiba Ceramics Co Ltd | 石英管製造装置 |
| JPH02296740A (ja) * | 1989-04-27 | 1990-12-07 | Heraeus Quarzglas Gmbh | ガラス材料から管を製作する方法 |
-
1983
- 1983-06-21 JP JP58110228A patent/JPS603015A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0288441A (ja) * | 1988-09-22 | 1990-03-28 | Toshiba Ceramics Co Ltd | 石英管製造装置 |
| JPH02296740A (ja) * | 1989-04-27 | 1990-12-07 | Heraeus Quarzglas Gmbh | ガラス材料から管を製作する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0232645B2 (ja) | 1990-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61110071A (ja) | 論理回路のシミュレーション方法及びシミュレータ | |
| JPS603015A (ja) | クロツク断検出方式 | |
| EP0130432B1 (en) | Apparatus for suspending a system clock when an initial error occurs | |
| JPH03250226A (ja) | ウォッチドッグタイマー | |
| JPS61501661A (ja) | 並列同期動作 | |
| JPS63300353A (ja) | 事象駆動型システムの模擬方法 | |
| JPS6258375A (ja) | ネットワ−クデ−タ自動変換方式 | |
| JPS60233744A (ja) | 履歴記録方式 | |
| JPS5911424A (ja) | 割込み入力信号処理回路 | |
| JP2631541B2 (ja) | プログラマブルコントローラ | |
| JPH02280263A (ja) | マイクロプロセッサ | |
| JPH046023B2 (ja) | ||
| JPS60183647A (ja) | ウオツチドツグタイマ | |
| JPH0210418A (ja) | 同期化論理回路 | |
| JPH02192315A (ja) | パルス発生装置 | |
| JPH06243191A (ja) | タイミング検証回路 | |
| JPH02205940A (ja) | ウオッチドッグタイマ装置 | |
| JPH03204038A (ja) | 多数決比較回路 | |
| JPH02299008A (ja) | タイマ回路 | |
| JPS60107152A (ja) | メモリ制御装置 | |
| JPH0784669A (ja) | マイクロプロセッサ装置から供給される制御信号の発生時点を決定するための回路装置 | |
| JPS63304181A (ja) | テストモ−ド選択回路 | |
| JPH04167179A (ja) | 論理シミュレーション方法 | |
| JPH03253928A (ja) | イニシャライズ方式 | |
| JPH0544684B2 (ja) |