JPS6029980B2 - テスト・モ−ド設定機能をもつワンチツプ・マイクロ・コンピユ−タ - Google Patents
テスト・モ−ド設定機能をもつワンチツプ・マイクロ・コンピユ−タInfo
- Publication number
- JPS6029980B2 JPS6029980B2 JP53071190A JP7119078A JPS6029980B2 JP S6029980 B2 JPS6029980 B2 JP S6029980B2 JP 53071190 A JP53071190 A JP 53071190A JP 7119078 A JP7119078 A JP 7119078A JP S6029980 B2 JPS6029980 B2 JP S6029980B2
- Authority
- JP
- Japan
- Prior art keywords
- test mode
- chip microcomputer
- test
- input
- setting function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Microcomputers (AREA)
- Executing Machine-Instructions (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
本発明は、テスト・モード設定機能をもつワンチップ・
マイクロ・コンピュータ、特にワンチップ・マイクロ・
コンピュータがリセット状態に置かれている間に、予め
定められた信号端子にテスト信号を印加することによっ
て当該ワンチップ・マイクロ・コンピュータをテスト・
モードにセットし得るようにしたワンチップ・マイクロ
・コンピュータに関するものである。
マイクロ・コンピュータ、特にワンチップ・マイクロ・
コンピュータがリセット状態に置かれている間に、予め
定められた信号端子にテスト信号を印加することによっ
て当該ワンチップ・マイクロ・コンピュータをテスト・
モードにセットし得るようにしたワンチップ・マイクロ
・コンピュータに関するものである。
いわゆるワンチップ・マイクロ・コンピュータにおいて
は一般に、命令が書込まれた記憶ユニット（マスクＲＯ
Ｍ）、アドレス情報がセットされるプ。
は一般に、命令が書込まれた記憶ユニット（マスクＲＯ
Ｍ）、アドレス情報がセットされるプ。
グラム・カウ−ンタ、命令解読ユニット、演算処理ユニ
ット、アキユムレータ、Ｘレジスタ、Ｙレジスタ、議出
し書込みメモリユニット（ＲＡＭ）、入出力ボートなど
をワンチップ上に構成されている。
ット、アキユムレータ、Ｘレジスタ、Ｙレジスタ、議出
し書込みメモリユニット（ＲＡＭ）、入出力ボートなど
をワンチップ上に構成されている。
このようなワンチップ・マイクロ・コンピュータは、特
にその製造初期において、例えばユーザの要請によって
記憶された上記マスクＲＯＭの内容を外部装置に直接ダ
ンプして調べうるようにすることが望まれる。また試験
などのために、外部装置から予め定められた命令を供給
し、当該命令にしたがった処理を実行せしめることが望
まれる。更に必要に応じて他に多くの試験を行ない得る
ようにすることが望まれる。本発明は上記の如きテスト
・モードの設定を自由に行ない得るようにし、更に必要
に応じて当該ワンチップ・マイクロ・コンピュータがユ
ーザに引渡された後には上記テスト・モードによって上
記マスクＲＯＭの内容を安易に出力し得ないようにした
テスト・モード設定機能をもつワンチップ・マイクロ・
コンピュータを提供することを目的としている。そして
そのため本発明のテスト・モード設定機能をもつワンチ
ップ・マイクロ・コンピュータは命令が書込まれた記憶
ユニット、該記憶ユニットをアクセスするアドレス情報
がセットされるプログラム・カウンタ、上記記憶ユニッ
トから謙出された命令を解読する命令解読ユニット、演
算処理ユニット、および外部装置との間でデータ送受を
行なう入出力ボートを少なくとも有するワンチップ・マ
イクロ・コンピュータにおいて、該ワンチップ・マイク
ロ・コンピュータをリセツト状態に置くリセツト信号端
子、該リセツト信号端子によって上記ワンチップ・マイ
クロ・コンピュータがリセツト状態に置かれている間に
予め定められた少なくとも１つの信号端子に外部からテ
スト信号が印加されたことによってセット状態に置かれ
るテスト・モード・フリップ・フロップ、および該テス
ト・モード・フリツプ・フロツプがセットされた状態の
もとで上託りセット信号端子のリセット信号の有無と上
記テスト信号の有無との組合わせによってテスト種類を
判定するテスト・モード制御部をもうけ、該テスト・モ
ード制御部によって実行されるべきテストを行なうよう
にしたことを特徴としている。以下図面を参照しつつ説
明する。第１図は、本発明のワンチップ・マイクロ・コ
ンピュータの一実施例構成、第２図は本発明において行
なわれるテスト・モード設定機能を概念的に表わした一
実施例構成、第３図Ａ，Ｂ，Ｃは本発明による一実施例
のテスト・モード設定やクリャを説明する説明図、第４
図はプログラム・カウンタの機能をテストする態様を説
明する説明図を示す。
にその製造初期において、例えばユーザの要請によって
記憶された上記マスクＲＯＭの内容を外部装置に直接ダ
ンプして調べうるようにすることが望まれる。また試験
などのために、外部装置から予め定められた命令を供給
し、当該命令にしたがった処理を実行せしめることが望
まれる。更に必要に応じて他に多くの試験を行ない得る
ようにすることが望まれる。本発明は上記の如きテスト
・モードの設定を自由に行ない得るようにし、更に必要
に応じて当該ワンチップ・マイクロ・コンピュータがユ
ーザに引渡された後には上記テスト・モードによって上
記マスクＲＯＭの内容を安易に出力し得ないようにした
テスト・モード設定機能をもつワンチップ・マイクロ・
コンピュータを提供することを目的としている。そして
そのため本発明のテスト・モード設定機能をもつワンチ
ップ・マイクロ・コンピュータは命令が書込まれた記憶
ユニット、該記憶ユニットをアクセスするアドレス情報
がセットされるプログラム・カウンタ、上記記憶ユニッ
トから謙出された命令を解読する命令解読ユニット、演
算処理ユニット、および外部装置との間でデータ送受を
行なう入出力ボートを少なくとも有するワンチップ・マ
イクロ・コンピュータにおいて、該ワンチップ・マイク
ロ・コンピュータをリセツト状態に置くリセツト信号端
子、該リセツト信号端子によって上記ワンチップ・マイ
クロ・コンピュータがリセツト状態に置かれている間に
予め定められた少なくとも１つの信号端子に外部からテ
スト信号が印加されたことによってセット状態に置かれ
るテスト・モード・フリップ・フロップ、および該テス
ト・モード・フリツプ・フロツプがセットされた状態の
もとで上託りセット信号端子のリセット信号の有無と上
記テスト信号の有無との組合わせによってテスト種類を
判定するテスト・モード制御部をもうけ、該テスト・モ
ード制御部によって実行されるべきテストを行なうよう
にしたことを特徴としている。以下図面を参照しつつ説
明する。第１図は、本発明のワンチップ・マイクロ・コ
ンピュータの一実施例構成、第２図は本発明において行
なわれるテスト・モード設定機能を概念的に表わした一
実施例構成、第３図Ａ，Ｂ，Ｃは本発明による一実施例
のテスト・モード設定やクリャを説明する説明図、第４
図はプログラム・カウンタの機能をテストする態様を説
明する説明図を示す。
第１図において、１はワンチップ・マイクロ・コンピュ
ータ、２は発振器、２は制御ユニット、３はマスクＲＯ
Ｍ、４はプログラム・カウンタ、５はスタック・ユニッ
トであって例えば割込み処理時などで命令などをスタッ
クするもの、６はスタツク・ポインタであってスタツク
・ユニットの位置を指示するもの、７は命令解読ユニッ
トであって記憶ユニット３から読出された命令を解読す
るもの、８はＲＡＭ、９は演算処理ユニット、１０はア
キユムレータ、１１はＹレジスタ、１２はＸレジスタ、
１３一１，１３一２はクロツク、１４はシリヤル・バッ
ファであってデ−夕のビット幅を変換するためのもの、
１５は入出力ボート、ふないしＫ３は夫々データ入力端
子、ＲｏないしＲｎは夫々データ入出力端子を表わして
いる。
ータ、２は発振器、２は制御ユニット、３はマスクＲＯ
Ｍ、４はプログラム・カウンタ、５はスタック・ユニッ
トであって例えば割込み処理時などで命令などをスタッ
クするもの、６はスタツク・ポインタであってスタツク
・ユニットの位置を指示するもの、７は命令解読ユニッ
トであって記憶ユニット３から読出された命令を解読す
るもの、８はＲＡＭ、９は演算処理ユニット、１０はア
キユムレータ、１１はＹレジスタ、１２はＸレジスタ、
１３一１，１３一２はクロツク、１４はシリヤル・バッ
ファであってデ−夕のビット幅を変換するためのもの、
１５は入出力ボート、ふないしＫ３は夫々データ入力端
子、ＲｏないしＲｎは夫々データ入出力端子を表わして
いる。
マスクＲＯＭ３にはユーザの希望を入れた命令群が格納
されており、プログラム・カゥン夕４の内容にもとずし
、てマスクＲＯＭ３がアクセスされる。
されており、プログラム・カゥン夕４の内容にもとずし
、てマスクＲＯＭ３がアクセスされる。
談議出された命令は命令解読ユニット７に供給されて解
読される。該命令にしたがって、例えばＲＡＭ８の内容
が演算処理ユニット９によって演算され、ＲＡＭ８に格
納される。外部装置との間でのデータ送受は入出力ボー
ト１５を介して行なわれる。そして例えば割込み処理な
どの場合、命令などがスタツク・ユニット５にスタツク
される。第１図図示のワンチップ・マイクロ・コンピュ
ータ１は上述の如く構成され、処理を実行するようにさ
れる。このようなワンチップ・マイクロ・コンピュータ
の場合、製造時に特にマスクＲＯＭ３上に所望の命令群
が正しく格納されているか否かをチェックすることが望
まれる。また外部装置から所定の命令を供給し、命令解
読ユニット７によって解読させ、当該命令に対応した処
理を実行せしめてみることが望まれる。このようなテス
トは、いわば製造時に行なえば足りるものであり、他人
が勝手にマスクＲＯＭ３の内容を外部装置に出力するこ
とを出来るだけ防ぐことが望まれる。
読される。該命令にしたがって、例えばＲＡＭ８の内容
が演算処理ユニット９によって演算され、ＲＡＭ８に格
納される。外部装置との間でのデータ送受は入出力ボー
ト１５を介して行なわれる。そして例えば割込み処理な
どの場合、命令などがスタツク・ユニット５にスタツク
される。第１図図示のワンチップ・マイクロ・コンピュ
ータ１は上述の如く構成され、処理を実行するようにさ
れる。このようなワンチップ・マイクロ・コンピュータ
の場合、製造時に特にマスクＲＯＭ３上に所望の命令群
が正しく格納されているか否かをチェックすることが望
まれる。また外部装置から所定の命令を供給し、命令解
読ユニット７によって解読させ、当該命令に対応した処
理を実行せしめてみることが望まれる。このようなテス
トは、いわば製造時に行なえば足りるものであり、他人
が勝手にマスクＲＯＭ３の内容を外部装置に出力するこ
とを出来るだけ防ぐことが望まれる。
本発明は上記テストを簡単に行ない得るようにすると共
に一般にュ−ザが勝手にテストできないようにすること
を目的としており、第２図は一実施例構成を示す。図中
の符号３，７，１５は第１図に対応し、１６はテスト・
モード制御部、１７はテスト・モード・フリツプ・フロ
ツプ、１８はマルチプレクサ、１９−１，１９一２は夫
々／ア回路、２０ないし４３は夫々ゲートを表わしてい
る。
に一般にュ−ザが勝手にテストできないようにすること
を目的としており、第２図は一実施例構成を示す。図中
の符号３，７，１５は第１図に対応し、１６はテスト・
モード制御部、１７はテスト・モード・フリツプ・フロ
ツプ、１８はマルチプレクサ、１９−１，１９一２は夫
々／ア回路、２０ないし４３は夫々ゲートを表わしてい
る。
またＲＥＳＥＴはリセット信号であって論理「０」のと
きワンチップ・マイクロ・コンピュータ１がリセット状
態に置かれるもの、ＴＥＳＴはテスト信号であって信号
ＲＥＳＥＴが論理「０」の状態にあるもとで論理「０」
とされたときワンチップ・マイクロ・コンピュータ１が
テスト・モードに置かれるものを表わしている。信号Ｒ
ＥＳＥＴはワンチップ・マイクロ・コンピュータ１にリ
セット信号端子として用意された端子に供給するように
され、一方信号ＴＥＳＴは例えば入出力ボート１５上に
存在する１つまたは複数個の任意の端子に信号を与える
ことによってワンチップ・マイクロ・コンピュータ内で
つくられる。
きワンチップ・マイクロ・コンピュータ１がリセット状
態に置かれるもの、ＴＥＳＴはテスト信号であって信号
ＲＥＳＥＴが論理「０」の状態にあるもとで論理「０」
とされたときワンチップ・マイクロ・コンピュータ１が
テスト・モードに置かれるものを表わしている。信号Ｒ
ＥＳＥＴはワンチップ・マイクロ・コンピュータ１にリ
セット信号端子として用意された端子に供給するように
され、一方信号ＴＥＳＴは例えば入出力ボート１５上に
存在する１つまたは複数個の任意の端子に信号を与える
ことによってワンチップ・マイクロ・コンピュータ内で
つくられる。
ワンチップ・マイクロ・コンピュータ１が稼動状態にあ
る場合、上記ＩＪセット信号ＲＥＳＥＴは論理「１」に
セットされる。
る場合、上記ＩＪセット信号ＲＥＳＥＴは論理「１」に
セットされる。
この点を逆に利用して、第２図図示の場合、ワンチップ
・マイクロ・コンピュータ１が非稼動状態則ち信号ＲＥ
ＳＥＴが論理「０」にある間に、上記信号ＴＥＳＴを論
理「０」につくることによってテスト・モードを与える
ようにしている。第３図Ａは第１のテスト・モード（マ
スクＲＯＭの内容ダンプ）をつくる状態を説明している
。即ち、信号ＲＥＳＥＴが論理「０」にある間に信号Ｔ
ＥＳＴが論理「０」とされるとき、第２図図示の／ア回
路１９一１が論理ｒｌ」を出力し、テスト・モード・フ
リツプ・フロッブ１７がセットされる。そして該フリッ
プ・フロップ１７がセットされたままの状態で信号ＴＥ
ＳＴが論理「１」にされることなく信号ＲＥＳＥＴが論
理「１」とされるとき、第２図図示のテスト・モード制
御部１６はマスクＲＯＭダンプのモードに置かれる。第
３図Ｂは第２のテスト・モード（外部ィンストラクショ
ン印加）をつくる状態を説明している。即ち、上記第３
図Ａの如く一旦マスクＲＯＭダンプのモードにした後に
信号ＴＥＳＴが論理「１」にされるとき、第２図図示の
テスト・モード制御部１６は外部ィンストラクション印
加のモード‘こ置かれる。また上記第３図ＡやＢ図示の
テスト・モード料巴態をクリャする場合、第３図Ｃ図示
の如く信号ＲＥＳＥＴを一旦論理「０」におき、この間
に信号ＴＥＳＴが論理「１」の状態をつくり、次いで信
号ＴＥＳＴが論理「１」の状態のままで信号ＲＥＳＥＴ
を論理「１」にするようにする。このようにすることに
よって、第２図図示のノァ回路１９−２が論理「１」を
発し、フリツプ・フロツプ１７をリセットする。上記第
３図Ａ図示のマスクＲＯＭダンプのモード時に、テスト
・モード制御部１６は図示信号Ａを発する。
・マイクロ・コンピュータ１が非稼動状態則ち信号ＲＥ
ＳＥＴが論理「０」にある間に、上記信号ＴＥＳＴを論
理「０」につくることによってテスト・モードを与える
ようにしている。第３図Ａは第１のテスト・モード（マ
スクＲＯＭの内容ダンプ）をつくる状態を説明している
。即ち、信号ＲＥＳＥＴが論理「０」にある間に信号Ｔ
ＥＳＴが論理「０」とされるとき、第２図図示の／ア回
路１９一１が論理ｒｌ」を出力し、テスト・モード・フ
リツプ・フロッブ１７がセットされる。そして該フリッ
プ・フロップ１７がセットされたままの状態で信号ＴＥ
ＳＴが論理「１」にされることなく信号ＲＥＳＥＴが論
理「１」とされるとき、第２図図示のテスト・モード制
御部１６はマスクＲＯＭダンプのモードに置かれる。第
３図Ｂは第２のテスト・モード（外部ィンストラクショ
ン印加）をつくる状態を説明している。即ち、上記第３
図Ａの如く一旦マスクＲＯＭダンプのモードにした後に
信号ＴＥＳＴが論理「１」にされるとき、第２図図示の
テスト・モード制御部１６は外部ィンストラクション印
加のモード‘こ置かれる。また上記第３図ＡやＢ図示の
テスト・モード料巴態をクリャする場合、第３図Ｃ図示
の如く信号ＲＥＳＥＴを一旦論理「０」におき、この間
に信号ＴＥＳＴが論理「１」の状態をつくり、次いで信
号ＴＥＳＴが論理「１」の状態のままで信号ＲＥＳＥＴ
を論理「１」にするようにする。このようにすることに
よって、第２図図示のノァ回路１９−２が論理「１」を
発し、フリツプ・フロツプ１７をリセットする。上記第
３図Ａ図示のマスクＲＯＭダンプのモード時に、テスト
・モード制御部１６は図示信号Ａを発する。
この状態においてワンチップ・マイクロ・コンピュータ
が動作するとき、第１図図示のプログラム・カウン夕４
の内容の歩進によってマスクＲＯＭ３から例えば８ビッ
ト１語とする記憶内容が次々と読出され、マルチプレク
サ１８に供給される。このときマルチプレクサ１８は、
マスクＲＯＭ３からの８ビット・データを、命令解読ユ
ニット７に供給することなく、４ビット×２のデータと
してタイム・シリヤルにゲート４０なし、し４３に導び
くように制御されている。更にゲート３６なし、し３９
がオフされゲート４０なし、し４３がオンされるよう制
御されている。このために、マスクＲＯＭ３からの８ビ
ット・データは４ビットずつ２回に分けて入出力ボート
１５の入出力端子ＲｏないしＲ３から外部装置に出力さ
れる。また上記第３図Ｂ図示の外部ィンストラクション
印加のモード時に、テスト・モード制御部１６は図示信
号Ｂを発する。この状態において、ワンチップ・マイク
ロ・コンピュータが動作するとき入出力ボート１５の入
力端子ＫｏないしＫ３と入出力端子Ｒ。ないしＲ３に外
部装置から８ビットの外部ィンストラクションが供給さ
れると、該外部ィンストラクションは入出力ボート１５
によって受取られる。そしてゲート２０ないし２７がオ
ンされゲート２８ないし３５がオフされていることから
、外部インストラクションはマルチプレクサ１８に導び
かれる。このときマルチプレクサ１８はゲート２０なし
、し２７を介して供給されてきた８ビットのデータを命
令解読ユニット７に導び〈ようになされており、上記外
部ィンストラクションは命令解読ユニット７において解
読される。即ち第１図を参照して説明した如く上記外部
ィンストラクシモンがあたかも通常稼動状態のもとでマ
スクＲＯＭ３から読出されてきたかの如く命令解読ユニ
ット７に供給され、ワンチップ・マイクロ・コンピュー
タ１は該外部ィンストラクションにしたがった処理を実
行する。第２図に示した構成は、マスクＲＯＭダンプと
外部ィンストラクション印加との２つのテスト・モード
を実行する構成のみを示した。
が動作するとき、第１図図示のプログラム・カウン夕４
の内容の歩進によってマスクＲＯＭ３から例えば８ビッ
ト１語とする記憶内容が次々と読出され、マルチプレク
サ１８に供給される。このときマルチプレクサ１８は、
マスクＲＯＭ３からの８ビット・データを、命令解読ユ
ニット７に供給することなく、４ビット×２のデータと
してタイム・シリヤルにゲート４０なし、し４３に導び
くように制御されている。更にゲート３６なし、し３９
がオフされゲート４０なし、し４３がオンされるよう制
御されている。このために、マスクＲＯＭ３からの８ビ
ット・データは４ビットずつ２回に分けて入出力ボート
１５の入出力端子ＲｏないしＲ３から外部装置に出力さ
れる。また上記第３図Ｂ図示の外部ィンストラクション
印加のモード時に、テスト・モード制御部１６は図示信
号Ｂを発する。この状態において、ワンチップ・マイク
ロ・コンピュータが動作するとき入出力ボート１５の入
力端子ＫｏないしＫ３と入出力端子Ｒ。ないしＲ３に外
部装置から８ビットの外部ィンストラクションが供給さ
れると、該外部ィンストラクションは入出力ボート１５
によって受取られる。そしてゲート２０ないし２７がオ
ンされゲート２８ないし３５がオフされていることから
、外部インストラクションはマルチプレクサ１８に導び
かれる。このときマルチプレクサ１８はゲート２０なし
、し２７を介して供給されてきた８ビットのデータを命
令解読ユニット７に導び〈ようになされており、上記外
部ィンストラクションは命令解読ユニット７において解
読される。即ち第１図を参照して説明した如く上記外部
ィンストラクシモンがあたかも通常稼動状態のもとでマ
スクＲＯＭ３から読出されてきたかの如く命令解読ユニ
ット７に供給され、ワンチップ・マイクロ・コンピュー
タ１は該外部ィンストラクションにしたがった処理を実
行する。第２図に示した構成は、マスクＲＯＭダンプと
外部ィンストラクション印加との２つのテスト・モード
を実行する構成のみを示した。
しかし、本発明は必らずしも上記２つのテスト・モード
を実行することにのみ限られるものではなく、他に例え
ば第１図に示す内部レジス夕やＲＡＭの内容を外部装置
に出力したり、演算処理ユニットによる演算結果を外部
装置に出力するためのテスト・モード設定を行なうよう
にできることは言うまでもない。更に第１図図示のプロ
グラム・カゥンタ４にセットされたアドレス情報が正し
くセットされたか否かをチェックすることも容易にでき
る。即ち、或る値をプログラム・カゥン夕４にセットし
た状態で、プログラム・カゥンタ４の内容を歩進せしめ
てゆき、該プログラム・カウンタ４からの桁上げ出力Ｃ
（第１図）を入出力ボート１５を介して外部装置に取出
すようにする。このようにすることによって、上記或る
値をセットしたとき、幾歩進目に上記桁上げ出力が生ず
るかを予測することができ、正しく桁上げ出力が現われ
た状態をもって上記プログラム・カウン夕４に正しい値
がセットされたものとみなすようにする。以上説明した
如く、本発明によればワンチップ・マイクロ・コンピュ
ータ１において当該ワンチップ・マイクロ・コンピュー
タの動作について外部からチェックすることが可能とな
る。
を実行することにのみ限られるものではなく、他に例え
ば第１図に示す内部レジス夕やＲＡＭの内容を外部装置
に出力したり、演算処理ユニットによる演算結果を外部
装置に出力するためのテスト・モード設定を行なうよう
にできることは言うまでもない。更に第１図図示のプロ
グラム・カゥンタ４にセットされたアドレス情報が正し
くセットされたか否かをチェックすることも容易にでき
る。即ち、或る値をプログラム・カゥン夕４にセットし
た状態で、プログラム・カゥンタ４の内容を歩進せしめ
てゆき、該プログラム・カウンタ４からの桁上げ出力Ｃ
（第１図）を入出力ボート１５を介して外部装置に取出
すようにする。このようにすることによって、上記或る
値をセットしたとき、幾歩進目に上記桁上げ出力が生ず
るかを予測することができ、正しく桁上げ出力が現われ
た状態をもって上記プログラム・カウン夕４に正しい値
がセットされたものとみなすようにする。以上説明した
如く、本発明によればワンチップ・マイクロ・コンピュ
ータ１において当該ワンチップ・マイクロ・コンピュー
タの動作について外部からチェックすることが可能とな
る。
なお、ユーザの手もとに引渡された状態のもとで勝手に
上記テスト・モードが設定されることを厳密に禁止する
場合とは、第２図図示の信号ＴＥＳＴを上記テストの後
に固定的に論理「１」にする方策をとればよい。
上記テスト・モードが設定されることを厳密に禁止する
場合とは、第２図図示の信号ＴＥＳＴを上記テストの後
に固定的に論理「１」にする方策をとればよい。
第１図は本発明のワンチップ・マイクロ・コンピュータ
の一実施例構成、第２図は本発明において行なわれるテ
スト‘モード設定機能を概念的に表わした一実施例構成
、第３図Ａ，Ｂ，Ｃは本発明による−実施例のテスト・
モード設定やクリャを説明する説明図、第４図はプログ
ラム・カウンタの機能をテストする態様を説明する説明
図を示す。 図中、１はワンチップ・マイクロ・コンピュータ、２は
発振器、２′は制御ユニット、３はマスクＲＯＭ、４は
プログラム・カウンタ、７は命令解読ユニット、８はＲ
ＡＭ、９は演算処理ユニット、１０はアキュムレー夕、
１５は入出力ボート、１６はテストモード制御部、１７
はテスト・モード・フリツプ・フロップを表わす。 図 心 才２図 才３図 才４図
の一実施例構成、第２図は本発明において行なわれるテ
スト‘モード設定機能を概念的に表わした一実施例構成
、第３図Ａ，Ｂ，Ｃは本発明による−実施例のテスト・
モード設定やクリャを説明する説明図、第４図はプログ
ラム・カウンタの機能をテストする態様を説明する説明
図を示す。 図中、１はワンチップ・マイクロ・コンピュータ、２は
発振器、２′は制御ユニット、３はマスクＲＯＭ、４は
プログラム・カウンタ、７は命令解読ユニット、８はＲ
ＡＭ、９は演算処理ユニット、１０はアキュムレー夕、
１５は入出力ボート、１６はテストモード制御部、１７
はテスト・モード・フリツプ・フロップを表わす。 図 心 才２図 才３図 才４図
Claims (1)
- 【特許請求の範囲】 １ 命令が書込まれた記憶ユニツト、該記憶ユニツトを
アクセスするアドレス情報がセツトされるプログラム・
カウンタ、上記記憶ユニツトから読出された命令を解読
する命令解読ユニツト、演算処理ユニツト、および外部
装置との間でデータ送受を行なう入出力ポートを少なく
とも有するワンチツプ・マイクロ・コンピユータにおい
て、該ワンチツプ・マイクロ・コンピユータをリセツト
状態に置くリセツト信号端子、該リセツト信号端子によ
つて上記ワンチツプ・マイクロ・コンピユータがリセツ
ト状態に置かれている間に予め定められた少なくとも１
つの信号端子に外部からテスト信号が印加されたことに
よつてセツト状態に置かれるテスト・モード・フリツプ
・フロツプ、および該テスト・モード・フリツプ・フロ
ツプがセツトされた状態のもとで上記リセツト信号端子
のリセツト信号の有無と上記テスト信号の有無との組合
せによつてテスト種類を判定するテスト・モード制御部
をもうけ、該テスト・モード制御部によつて実行される
べきテストを行なうようにしたことを特徴とするテスト
・モード設定機能をもつワンチツプ・マイクロ・コンピ
ユータ。 ２ 上記テスト・モード制御部は、１つのテスト・モー
ドにおいて、上記プログラム・カウンタの内容にもとづ
いて上記記憶ユニツトの記憶内容を上記入出力ポートを
介して外部装置にダンプするようにしたことを特徴とす
る特許請求の範囲第１項記載のテスト・モード設定機能
をもつワンチツプ・マイクロ・コンピユータ。 ３ 上記記憶ユニツトから読出されたｍビツトの記憶内
容は上記入出力ポートから上記ｍビツトより小さいｎビ
ツトのデータとして外部装置に出力されることを特徴と
する特許請求の範囲第１項または第２項記載のテスト・
モード設定機能をもつワンチツプ・マイクロ・コンピユ
ータ。 ４ 上記プログラム・カウンタは、上記入出力ポートか
ら該プログラム・カウンタの内容をセツトされ、かつ該
プログラム・カウンタの内容を歩進せしめて該プログラ
ム・カウンタからの桁上げ出力を上記入出力ポートから
外部装置に出力するよう構成したことを特徴とする特許
請求の範囲第１項ないし第３項のいずれか記載のテスト
・モード設定機能をもつワンチツプ・マイクロ・コンピ
ユータ。 ５ 上記テスト・モード制御部は、１つのテスト・モー
ドにおいて、上記入出力ポートを介してｍビツトのデー
タを上記命令解読ユニツトに直接供給するようにしたこ
とを特徴とする特許請求の範囲第１項ないし第４項のい
ずれか記載のテスト・モード設定機能をもつワンチツプ
・マイクロ・コンピユータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53071190A JPS6029980B2 (ja) | 1978-06-13 | 1978-06-13 | テスト・モ−ド設定機能をもつワンチツプ・マイクロ・コンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53071190A JPS6029980B2 (ja) | 1978-06-13 | 1978-06-13 | テスト・モ−ド設定機能をもつワンチツプ・マイクロ・コンピユ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54161860A JPS54161860A (en) | 1979-12-21 |
| JPS6029980B2 true JPS6029980B2 (ja) | 1985-07-13 |
Family
ID=13453486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53071190A Expired JPS6029980B2 (ja) | 1978-06-13 | 1978-06-13 | テスト・モ−ド設定機能をもつワンチツプ・マイクロ・コンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6029980B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56155452A (en) * | 1980-05-02 | 1981-12-01 | Matsushita Electronics Corp | Testing method for large scale integrated circuit device |
| JPS57123455A (en) * | 1981-01-23 | 1982-07-31 | Nec Corp | Instruction executing device |
| JPS5864584A (ja) * | 1981-10-14 | 1983-04-16 | アマノ株式会社 | タイムレコ−ダ |
| JPS58105354A (ja) * | 1981-12-16 | 1983-06-23 | Hitachi Ltd | 計算機制御方式 |
| JPS58163048A (ja) * | 1982-03-23 | 1983-09-27 | Oki Electric Ind Co Ltd | 内部信号チエツク機能付集積回路 |
| JPS60134350A (ja) * | 1983-12-22 | 1985-07-17 | Nec Corp | シングルチツプマイクロコンピユ−タ |
| JPS6155747A (ja) * | 1984-08-28 | 1986-03-20 | Toshiba Corp | デ−タ転送制御回路を備えたデイジタル集積回路 |
| JPS62179038A (ja) * | 1986-02-03 | 1987-08-06 | Matsushita Electric Ind Co Ltd | マイクロコンピユ−タのｒｏｍ読み出し回路 |
-
1978
- 1978-06-13 JP JP53071190A patent/JPS6029980B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54161860A (en) | 1979-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0189638B1 (en) | Bus width adapter | |
| JPS6029980B2 (ja) | テスト・モ−ド設定機能をもつワンチツプ・マイクロ・コンピユ−タ | |
| JPH0342732A (ja) | 半導体集積回路 | |
| JPH01108653A (ja) | メモリ内容保護回路 | |
| JP2000194551A (ja) | フラッシュメモリ書換え回路 | |
| US5828859A (en) | Method and apparatus for setting the status mode of a central processing unit | |
| JPS6019538B2 (ja) | プログラム書込み方式 | |
| JPS6055911B2 (ja) | 主記憶装置 | |
| JPS5928300A (ja) | 半導体装置 | |
| JPS6410854B2 (ja) | ||
| JPS5821300B2 (ja) | デンシケイサンキ ノ メモリアドレスシテイホウシキ | |
| JP3057749B2 (ja) | 入出力ポート | |
| JPH06103106A (ja) | プログラムデバッグ装置 | |
| JPS6136652B2 (ja) | ||
| JPH02287625A (ja) | シングルチップマイクロコンピュータ | |
| JPH0545978B2 (ja) | ||
| JPH02163840A (ja) | シングルチップマイクロコンピュータ | |
| JPS6091461A (ja) | マイクロプロセツサのデ−タアドレス空間拡張装置 | |
| JPS63307543A (ja) | デバッグ装置 | |
| JPS62241041A (ja) | 情報処理装置 | |
| JPS61139858A (ja) | デユアルポ−トメモリアクセス制御方式 | |
| JPH04182844A (ja) | 増設メモリバンクアドレス自動設定方式 | |
| JPS62160555A (ja) | 記憶回路の記憶保護装置 | |
| JPS6116084B2 (ja) | ||
| JPH03129528A (ja) | 割込制御装置 |