JPS58105354A - 計算機制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、計算機制御方式に閃し、特に大規模集積回路
化された！イタ田・コンピュータの動作シーケンス変更
の制御方式に関するものである〇動作中のマイクロ・コ
ンピュータのプログラム・シーケンスを、任意の時点で
、かつ任意のアドレスから変更したー場合がある。　従
来は、動作中のマイクＱｈコンビエータのプログラム・
カウンタに対して、外部より任意のアドレスを設定し、
これによってブラダラムの動作シーケンスを変更する方
法が用いられて−る（例えば、学会チーＷ１８０ＯＮ”
ｒｅ、　　米国ムＭ１社（ムｍ５ｒＱａｎ　Ｍｉｃｒ。

５ｙｓｔ＠ｍｓ　Ｉａｏ　）の信号処理用マイタｐ・プ
ロセッサ（８ＰＦ）参照）。

しかし、命令の実行と次の命令の読み出しを、同じ命令
サイクルで並列に行う、いわゆるパイプライン制御の！
イタ田・コンピュータでは、前の命令が残シ１それがジ
ャンプ命令略である場合には、他にジャンプしてしまう
おそれがあり、きわめて不都合である。

そこで、命令レジスタの内容がジャンプ命令にならない
ようにするため、命令レジスタをリセッシしておく仁と
等が考えられるが、これでは命令レジスタの各ビットに
リセットＨ路を付加する必要があり、回路の増加を伴う
０コンピユータをＬ８Ｉ化するためには、回路規模をで
きるだけ小規模にする必要があり、経済的な方法が要求
される。

本発明の目的は、このような従来の要求を満たすため、
コンピュータのプログラム・カウンタに外部より任意の
アドレスを設定する際、回路を増加することなく、命令
レジスタにジャンプ命令等が残らないようにすることが
できる計算機制御方式を提供することにある。

上記目的を達成するため、本発明の計算機制御方式では
、データ・バスに接続された演算回路、データ・メモリ
、プログラム・メモリ、レジスタ等を有するディジタル
計算機において、該ディジタル計算機に接続された制御
装置から、該ディジタル計算機の入出力回路、データ・
バスを介してプログラム・メモリのアドレス用プ冒グツ
ム・カウンタの値を変更する場合、データ・バスをプロ
グラム・カウンタのみでなく□命令レジスタにも接続し
、データ・バスに転送されたアドレス・デー★をプログ
ラム・カウンタと同時に命令レジスタへもセットするこ
とを特徴として−る。

以下、本発明の実施例を、図面により説明する。

第１図は、本発明の制御方式を用いた計算機のプレツタ
図である。

＃Ｉ１図に示すように、ディジタル計算機１はデータ転
送を行う外部制御装置２に接続されており、内部には演
算回路１１、データ記憶装置１２、プログラム記憶装置
１３、プログラム・カウンタ１４、タイミング制御回路
１６、入出力バツ７ア１０、り！ツタ発生回路１８およ
びこれらを結合するデータ・パス番を有している・ 本発明にお−ては、ディジタル針、算機ｌが動作中に、
外部制御装置２かも外部バス３、入出力バツ７アｌＯを
介してプログラム・カウンタ１４のアドレスを任意に設
定するとき、新アドレスを内部データ・パス養を経由し
てプログラム・カウンタ１４に転送すると同時に、内部
データ・バス養よ）命令レジスタ１６に同じ値をセット
する口なお、命令レジスタ１６と内部データ・バス４と
のデータ転送は、１８Ｉの試験のときに必要であるため
、そのときに用いる回路２０を利用してアドレス転送を
行い、リセット回路等の八−ドウエアの増加を防止する
。

外部制御装置′２と計算＄１との間には、データ・バス
３の他に、コマンド（７アンクシ菅ン）５、インターフ
ェイス・イネーブル信号（データ転送タイミングＩＮ）
６、チップ・セレクト信号（Ｏ８）７、リード・ライト
信号（１１Ｌ／Ｗ）８、およびり宵ツク信号（ＯＬＫ）
９が設けられる。

外部制御装置２からディジタル計算機１に対してれ、デ
ータのみならず、プログラム・カウンタ１４に設定する
アドレスあるいは命令しジメタ１６＆：設定する命令コ
ード等が送られてくる。　このとき、外部制御装置２は
、ディジタル計算Ｉ１１の動作を制御するコマンド（フ
ァンクション）、制御タイミング（ＩＩ、０８．Ｒ／Ｗ
）を計算機ｌに出力する。　また、ディジタル計算機１
は、演算実行とプログラム記憶装ｗ１３からの命令の読
み出しを同じ゛命令サイクル中に並行して行うパイプラ
イン制御方式を用いているものとする。

このような計算機ｌが動作中に、プログラムの動作シー
ナンスを変更するため、外部制御装置２から任意のアド
レスをプログラム・カウンタ１４にセットするとき、命
令レジスタ１６には先行的に読み出された命令が残って
いる。　もし、この命令がジャンプ命令である場合には
、外部制御装置２によってプログラム・カウンタ１４に
セットされたアドレスは、ジャンプ命令によって別のア
ドレスに変化してしまう。このため、命令レジスタ１６
には、ジャンプ命令以外の命令コードがセットされなけ
ればならない。命令レジスタ１６をり七ツシする方法も
あるが、本発明のように、データ・パス養を介してプロ
グラム・カウンタ１４にアドレスをセットすると同時に
命令レジスタ１６に数値をセットする方が回路規梗を小
ざくすることができる。

前述のように、命令レジスタ１６とデータ・バス養の間
のデータ転送回路２０け、ディジタル計算機１のテスト
のために必要な回路であって、すでに設けられている。

第２図、第３図は、第１図における計算機の動作タイム
・チャートであって、第２図は外部制御装置からの起動
がなく、計算機が自らのプログラムで動作している場合
、第３図は外部制御装置からプログラム・カウンタベア
ドレスを転送する場合をそれぞれ示している。

ここでは、第２図、第３図（ａ）　（ｂ）　（０）　（
（１）で示すように、４相オーバラップの基本クロック
φ。〜φ、を用いているが、とのクロックの形式につい
ては特に本発明とは関係がない。

第２図においては、プログラム・カウンタ１４と命令レ
ジスタ１６の内容の変化、およびそれらのセット・タイ
ミング信号（プログラム・カウンタ１４へのデータ転送
１１１９、命令レジスタ１６へのデータ転送線２０で示
している）が示されており、前者は各命令サイクル（Ｔ
ｃｙｃ　）の基本りｐツクφ。の立ち上りに同期してセ
ットされ、後者は基本りｐツクφ、の立ち下りに同期し
てセットされる。このとき命令レジスタ１６の内容は、
プログラム記憶装置１３から読み出された亀のであるＯ 第３図においては、外部制御装置２からプログラム・カ
ウンタ１４にアドレスを転送するときのタイミングが示
されており、ディジタル計算機１はコ！ンド（７アンク
シ冒ン）６、チップ・セレクト信号（０８）？、リード
・ライト信号（Ｒ／Ｗ）８が入力すると、停止（Ｈａｌ
ｔ）モードに入り、基本ｐａｙりφ。〜φ、を停止する
。この間に、データ・パス３より第１図に示すＩ１０バ
ッファ１０゜データ・パス番を介してプログラム・カウ
ンタ１４にアドレスが転送される。　このアドレスは、
同時ニテータ転送線２ｏを介して命令レジスタ１６にも
転送され、第３図版）のタイミング信号（ＩＩ）６によ
りそれぞれのレジスタ１４．１６にセットされる（第３
図（Ｘ）　（ｈ）参照）。この場合１１停止モードのた
め、基本り田ツクφ。〜φ、が各レジスタ１４．１６に
入力されず、りｉｔソング号（ＩＥ）６に同期してアド
レス（ムＤＲ）がセットされる。

また、仮に、第３図ケ）に示すように、停止モードにな
った時点で、命令レジスタ１６にジャンプ命令ｑ）がセ
ットされていたとしても、タイミング信号（ＩＮ）６が
入力した時点で、命令レジスタ１６はアドレス（ムＤＲ
）に更新される。

糖４図は、本発明の実施例を示すアドレス・転送−１路
の詳細プルツク図であり、第６図および第６ＷＪは第４
図における命令レジスタ内の論理構成図である。

第４図に示すように、基本クロックφ。〜φ、が発生し
ているときには、クロックφ。の“１″とり゛−ｐツク
ツクの“０”のタイミングでプログラム・カウンタ１４
をセットするとともに、クマックφ。、φ。

がともに“０”のタイミングで命令レジスタ１６をセッ
トする。　一方、基本クロックφ。〜φ、が停止してい
るときには、プログラム・カウンタ・セット信号（Ｆｌ
）、タイミング信号（Ｉｌｉｔ）　６、およびチップ・
セレクト信号（０８）７がそれぞれ“１　になり、かつ
リード・ライト信号（Ｒ／Ｗ）６が０　になったタイミ
ングで、プログラム・カウンタ１４と、命令レジスタ１
６をセットするとともに、命令レジスタ・セット信号（
Ｆ２）、タイミング信号６、およびチップ・セレクト信
号７がそれぞれ“１　になり、かつリード・ライト信号
８が０になったタイミングて゛も命令レジスタ１６をセ
ットする。　このような構成にして、かつプログラム・
カウンタ１４に設定するアドレスをジャンプ命令以外の
コードのアドレスとすれば、パイプライン制御方式のデ
ィジタル計算機１のプログラム・シーケンスを外部制御
装置２から簡率に変更することができる。

次に、本発明の効果を第６図と第６図を用いて説明する
。　第６図は、リセット回路付の命令レジスタ１６′で
あり、第６図は本発明による命令レジスタ１６である。

なお、命令レジスタ１′６，１６′の各ピツシの情報記
憶は、Ｍ　０８　（Ｍｅｔａ！Ｑｘｉｄ＊ｇｅｍｉａｏ
鳳ｄｕｏｔｏｒ　）の寄生容量に記憶されているものと
する。

第６図において、Ｍ０８スイッチＴｌ　　はプログラム
記憶装置（ＲＯＭ）１３かものデータの取り込み用スイ
ッチであり、Ａｔｊその制御信号である。

また、ＭＯ８スイッチＴ、　　ｔｉデータ転送＃２０か
らのデータの取り込み用スイッチであ）、１はその制御
信号である◎またＭＯ８スイッチテ、轄グランド電圧（
ＧＮＤ）に接続されて情報記憶内容をリセットするスイ
ッチであり、０１ａその制御信号である。

これに対して、第６図においては、！５図にお叶るりセ
ット用スイッチＴ０　　が不要になり、制御信号Ｏもそ
れに伴って取シ除かれる。したがって、プログラム記憶
装置１３からのデータ取り込み用スイッチＴ１　　と、
データ転送１１２０からのデータ取り込み用スイッチＴ
、と、各制御信号ム、Ｂのラインを般けるだけでよい。

命令レジスタ１６け、一般に８ビット以上の構成のもの
が多く、シたがってリセット用スイッチの除＊は、特に
大規模集積回路化されたディジタル計算４６１のチップ
サイズの縮小を可能とし、結ｈ４経済性の向上を図るこ
とができる。

以上説明したように、本発明によれば、プ冒グラム・カ
ウンタに外部より任意アドレスを設定してプログラム・
シーケンスを変更する際に、回路を増加することなく、
かつ命令レジスタにジャンプ命令等の不都合なデータが
残もな−ようにできるので、特に大規模集積回路化され
た計算機に対して効果が大である。

【図面の簡単な説明】

第１図は本発明の制御方式を用いる計算機のブロック図
、第２図、第３図はそれぞれ第１図の計算機の動作タイ
ム・チャート、第４図は本発明の実施例を示すアドレス
転送回路の詳細ブロック図、第６図、第６図は第４図に
おりる命令レジスタの論理回路の比較図である。 １：ディジタル計算機、２：外部制御装置、３：外部デ
ータ・バス、４！内部データ・バス、１９．２０！デー
タ転送線、１４＝プログラム・カウンタ、１６：命令レ
ジスタ、１５：命令デコーダおヨヒフン）四−ル回路、
１フ：インクリメンタ。 特許出願人　株式金社　日立製作所（ほか１名）ＪＡｘ
ｗｔ−ｓｓｍ↓ｍ＊！ｗｔ＝ 第１図 ：Ｐ、２　　図 第　３　図 第４図 第５図 ０ ＢＡ 第６１ズ ０ Ａ ジニアリング株式会社 小平市上水本町１４７９番地

Claims (1)

【特許請求の範囲】
1. 演算回路、データ・メモリ、プログラム・メモリ、とと
   もに、プログラム・カウンタおよび命令レジスタも内部
   データ・パスに接続されて−るディジタル計算機におψ
   て、該ディジタル計算機に接続された外部制御装置から
   上記内部データ・パスを介し、上記プ■ダラム・メモリ
   のアドレスを上記プログラム・カウンタに転送して該プ
   ログラム・カウンタの値を変更する場合、上記内部デー
   タ・パス上のアドレスを上記命令レジスタにも転送し、
   該プログラム・カウンタに竜ットしたタイ識ングで該命
   令レジスタの値も変更することを特徴とする計算機制御
   方式。