JPS60128751A - 直列伝送方式 - Google Patents
直列伝送方式Info
- Publication number
- JPS60128751A JPS60128751A JP58236382A JP23638283A JPS60128751A JP S60128751 A JPS60128751 A JP S60128751A JP 58236382 A JP58236382 A JP 58236382A JP 23638283 A JP23638283 A JP 23638283A JP S60128751 A JPS60128751 A JP S60128751A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- terminal
- start bit
- character
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、例えば端末機器から出力される状態表示デー
タ等のデータを直列に伝送する直列伝送方式に関する。
タ等のデータを直列に伝送する直列伝送方式に関する。
一般に、長い距離にわたってデータを伝送する場合、信
号線が少なくて済む直列伝送が行われる。
号線が少なくて済む直列伝送が行われる。
この直列伝送を確実に行う１つの方式に、調歩同期方式
がある。この方式は、送信側では送信データをキャラク
タ単位ごとに分割し、各キャラクタ単位のデータの始め
にスタートビット（例えば、論理値１０“の１ビツトを
用いる）を付加し、終わシにストップビット（例えば、
論理値″″１′の１ビツトまたは論理値１１１′の２ビ
ツトを用いる）を付加して直列に送信する。データを送
信していなイ状態では、送信側の出力端子をスト、プビ
ットと同じ論理値（上記の例では１２″）となるように
しておく。スト、プビットと同じ論理値の状態を継続す
ることをマーキング状態という。これ忙対し、スタート
ビットと同じ論理値の状態を継続することをスペース状
態という。一方、受信側では、ストップビットまたはマ
ーキング状態からスタートビットに変化した状態を検出
することにより、各キャラクタ単位のデータの始めを知
って同期をとり始め、データをとり込み、ストップビッ
トを検出して終わりを知り、同期をとる動作を休止する
。このような動作を繰り返して一連のデータの送受信が
行なわれる。
がある。この方式は、送信側では送信データをキャラク
タ単位ごとに分割し、各キャラクタ単位のデータの始め
にスタートビット（例えば、論理値１０“の１ビツトを
用いる）を付加し、終わシにストップビット（例えば、
論理値″″１′の１ビツトまたは論理値１１１′の２ビ
ツトを用いる）を付加して直列に送信する。データを送
信していなイ状態では、送信側の出力端子をスト、プビ
ットと同じ論理値（上記の例では１２″）となるように
しておく。スト、プビットと同じ論理値の状態を継続す
ることをマーキング状態という。これ忙対し、スタート
ビットと同じ論理値の状態を継続することをスペース状
態という。一方、受信側では、ストップビットまたはマ
ーキング状態からスタートビットに変化した状態を検出
することにより、各キャラクタ単位のデータの始めを知
って同期をとり始め、データをとり込み、ストップビッ
トを検出して終わりを知り、同期をとる動作を休止する
。このような動作を繰り返して一連のデータの送受信が
行なわれる。
この調歩同期方式によって、例えば端末機器から出力さ
れた状態表示データをＣＰＵに伝送する場合に用いられ
る従来の送信側伝送装置を第１図に示す。この図に示す
ように、通常このようなデータ伝送には送受信用ＬＳＩ
ＩＩが用いられる。
れた状態表示データをＣＰＵに伝送する場合に用いられ
る従来の送信側伝送装置を第１図に示す。この図に示す
ように、通常このようなデータ伝送には送受信用ＬＳＩ
ＩＩが用いられる。
このＬＳ Ｉ １１は端末機器（図示せず）から出方さ
れた６と、トの状態表示データを端子Ｄ１〜Ｄ６、イン
バータ１２を介して受けとる端子ＴＲＩ〜ＴＲ６を有し
ている。更に、このＬＳＩＩＩは、直列データを送出す
るための端子ＴＲＯ，送信フラグを出力するための端子
ＴＨＲＥ、デー〃ストローブを入力するための端子ＴＨ
ＲＬ、送信クロックを入力するための端子ＴＲＣおよび
ｌギヤ２２２分のブータラ端子ＴＲＯから出力するごと
に１つのパルスを出力する（キャラクタ送出終了信号と
いう）だめの端子ＴＨＥを有している。１３は発振回路
（ＯＳ Ｃ）である。この発振回路１３から出力される
信号はフリップフロップ（以下Ｆ／Ｆ 、！：記す）１
４で分周され送信クロ、りとなり（通常ボーレートに対
して１６倍でちる。例えば２００ポーのときは、３２０
０Ｈｚ’である。）、端子ＴＲＣおよびＮＡＮＤゲート
１５の一方の入力端子に至るようになっている。ＮＡＮ
Ｄゲート１５の他方の入力端子は、端子ＴＨＲＥに接続
されている。ＮＡＮＤゲート１５の出力端子は、端子Ｔ
ＨＲＬに接続されている。端子ＴＲＯはＮＡＮＤゲート
１６のの入力端子の一方に接続されている。ＮＡＮＤゲ
ート１６の他方の入力端子は電源電圧Ｖｃｃとなってｂ
る。ＮＡＮＤゲート１６の出力端子はＮＰＮ形のトラン
ジスタ１７ノヘースに接続されている。トランジスタ１
７のコレクタは電源電圧Ｖｃｃとなっており、がっ、出
力端子ＯＵＴに接続されている。トランジスタ１７のエ
ミッタは接地されている。
れた６と、トの状態表示データを端子Ｄ１〜Ｄ６、イン
バータ１２を介して受けとる端子ＴＲＩ〜ＴＲ６を有し
ている。更に、このＬＳＩＩＩは、直列データを送出す
るための端子ＴＲＯ，送信フラグを出力するための端子
ＴＨＲＥ、デー〃ストローブを入力するための端子ＴＨ
ＲＬ、送信クロックを入力するための端子ＴＲＣおよび
ｌギヤ２２２分のブータラ端子ＴＲＯから出力するごと
に１つのパルスを出力する（キャラクタ送出終了信号と
いう）だめの端子ＴＨＥを有している。１３は発振回路
（ＯＳ Ｃ）である。この発振回路１３から出力される
信号はフリップフロップ（以下Ｆ／Ｆ 、！：記す）１
４で分周され送信クロ、りとなり（通常ボーレートに対
して１６倍でちる。例えば２００ポーのときは、３２０
０Ｈｚ’である。）、端子ＴＲＣおよびＮＡＮＤゲート
１５の一方の入力端子に至るようになっている。ＮＡＮ
Ｄゲート１５の他方の入力端子は、端子ＴＨＲＥに接続
されている。ＮＡＮＤゲート１５の出力端子は、端子Ｔ
ＨＲＬに接続されている。端子ＴＲＯはＮＡＮＤゲート
１６のの入力端子の一方に接続されている。ＮＡＮＤゲ
ート１６の他方の入力端子は電源電圧Ｖｃｃとなってｂ
る。ＮＡＮＤゲート１６の出力端子はＮＰＮ形のトラン
ジスタ１７ノヘースに接続されている。トランジスタ１
７のコレクタは電源電圧Ｖｃｃとなっており、がっ、出
力端子ＯＵＴに接続されている。トランジスタ１７のエ
ミッタは接地されている。
以−ヒのように構成された従来の直列伝送方式に係る送
信側伝送装置の動作を、第２図に示すタイミングチャー
トを参照して説明する。まず、端子ＴＩ’ｔｌ〜Ｔ Ｒ
６に至った状態表示データは、ＬＳｌｌ、１のボーレー
トのタイミングでＬＳｌｌ１が有しているバッファレジ
スタにロードされる。次に、端子ＴＨＲＥがロウレベル
となったとき、端子ＴＨＲＬハハイレヘルとなる。この
とき上記バッファレジスタにロードされたデータは、同
じくＬＳＩＩＩが有しているトランスミ、ジョンレジス
タにロードされる。トランスミ、ジョンレジスタにロー
ドされたデータは、始めと終わりに夫々スタートビット
″″０′とストップビット′１′が付加され、端子ＴＲ
Ｏから直列に出力される。この端子ＴＲＯから出力され
たデータは、ＮＡＮＤゲート１Ｇ、トランジスタ１７を
経て増幅されて端子０ＵＴＫあられれる。
信側伝送装置の動作を、第２図に示すタイミングチャー
トを参照して説明する。まず、端子ＴＩ’ｔｌ〜Ｔ Ｒ
６に至った状態表示データは、ＬＳｌｌ、１のボーレー
トのタイミングでＬＳｌｌ１が有しているバッファレジ
スタにロードされる。次に、端子ＴＨＲＥがロウレベル
となったとき、端子ＴＨＲＬハハイレヘルとなる。この
とき上記バッファレジスタにロードされたデータは、同
じくＬＳＩＩＩが有しているトランスミ、ジョンレジス
タにロードされる。トランスミ、ジョンレジスタにロー
ドされたデータは、始めと終わりに夫々スタートビット
″″０′とストップビット′１′が付加され、端子ＴＲ
Ｏから直列に出力される。この端子ＴＲＯから出力され
たデータは、ＮＡＮＤゲート１Ｇ、トランジスタ１７を
経て増幅されて端子０ＵＴＫあられれる。
こうして１キャラクタ単位のデータ送信が終了すると、
そのスト、プビット送出終了直前にキャラクタ送出終了
信号が端子ＴＨＥから出力される。
そのスト、プビット送出終了直前にキャラクタ送出終了
信号が端子ＴＨＥから出力される。
このくり返しで順次データ伝送が行われる。
上記の例の調歩同期方式によるデータ伝送において、例
えば、送信データ（この場合状態表示データ）を出力す
る端末機器の電源断、接続コネクタのはずれ、ノイズ等
によって送信データが弄常となったとき、いわゆる同期
ずれが生じる。すなわち、受信側伝送装置では正確に同
期をとることができなくなる。このような状態になると
、送信側と受信側とでは状態表示が全く異なってくる。
えば、送信データ（この場合状態表示データ）を出力す
る端末機器の電源断、接続コネクタのはずれ、ノイズ等
によって送信データが弄常となったとき、いわゆる同期
ずれが生じる。すなわち、受信側伝送装置では正確に同
期をとることができなくなる。このような状態になると
、送信側と受信側とでは状態表示が全く異なってくる。
この同期ずれを回復するためには、受’ｆ３ ’ｆ！：
ｌｊ伝送装置では、送られてくるいずれのビットがスタ
ートビットかを判断しなければならない。このため、従
来は回復までに少なくとも１キャラクタ分以上の時間を
要していた。
ｌｊ伝送装置では、送られてくるいずれのビットがスタ
ートビットかを判断しなければならない。このため、従
来は回復までに少なくとも１キャラクタ分以上の時間を
要していた。
本発明の目的は、このような欠点を解決するためになさ
れたもので、その目的は、非同期方式の直列伝送であっ
ても同期ずれが生じることなく、データ伝送を確実に行
なうことがで衛ろ直列伝送方式を提供することである。
れたもので、その目的は、非同期方式の直列伝送であっ
ても同期ずれが生じることなく、データ伝送を確実に行
なうことがで衛ろ直列伝送方式を提供することである。
データ伝送において、受信側では伝送されるデ一り全て
を必要としない場合、冗長度を有して一時的にデータに
無効データが含まれても良い場合等がある。本発明は、
このような場合て特に有効であり、送信すべきキャラク
タ単位のデータの先頭にスタートビットを付加し、て直
列に出力し、１キャラクタ単位のデータを送出するごと
に送出終了信号を出力する送信側伝送装置に、ｈ記送出
終了信号に基づいて直列に順次出力されるキャラクタ単
位のデータのうち少なくともｎ個に１個を選択Ｌ７、こ
の選択されたデータを構成するすべてのビットを上記ス
タートビットとは異なる論理値に変換するデータ選択・
変換手段を設けて上記目的を達成した。
を必要としない場合、冗長度を有して一時的にデータに
無効データが含まれても良い場合等がある。本発明は、
このような場合て特に有効であり、送信すべきキャラク
タ単位のデータの先頭にスタートビットを付加し、て直
列に出力し、１キャラクタ単位のデータを送出するごと
に送出終了信号を出力する送信側伝送装置に、ｈ記送出
終了信号に基づいて直列に順次出力されるキャラクタ単
位のデータのうち少なくともｎ個に１個を選択Ｌ７、こ
の選択されたデータを構成するすべてのビットを上記ス
タートビットとは異なる論理値に変換するデータ選択・
変換手段を設けて上記目的を達成した。
以下、図面を参照して本発明の一実施例を説明する。
第３図は本発明の送信側伝送装置の一実施例を示す図で
ある。この図に示すように、本実施例の送信側伝送装置
は、第１図に示した従来の直列伝送方式において、ＬＳ
ｌｌｌの端子ＴＲＥとトランジス、り１７との間にＦ／
Ｆ２０と、ＮＡＮＤゲート２１を設けたものである。す
なわち、端子ＴＲＥはＦ／Ｆ２０の入力側に接続され、
Ｆ／Ｆ２０の出力側はＮＡＮＤゲート２１の一方の入力
端子に接続されている。ＮＡＮＤゲート２１の他方の入
力端子は電源電圧Ｖｅｃとなっている。ＮＡＮＤゲート
２１ノ出力端子はトランジスタ１７のベースに接続され
ている。上記Ｆ／Ｆ ２０とＮＡＮＤゲート２１とでデ
ータ選択・変換手段を構成する。
ある。この図に示すように、本実施例の送信側伝送装置
は、第１図に示した従来の直列伝送方式において、ＬＳ
ｌｌｌの端子ＴＲＥとトランジス、り１７との間にＦ／
Ｆ２０と、ＮＡＮＤゲート２１を設けたものである。す
なわち、端子ＴＲＥはＦ／Ｆ２０の入力側に接続され、
Ｆ／Ｆ２０の出力側はＮＡＮＤゲート２１の一方の入力
端子に接続されている。ＮＡＮＤゲート２１の他方の入
力端子は電源電圧Ｖｅｃとなっている。ＮＡＮＤゲート
２１ノ出力端子はトランジスタ１７のベースに接続され
ている。上記Ｆ／Ｆ ２０とＮＡＮＤゲート２１とでデ
ータ選択・変換手段を構成する。
このように構成された本実施例の送信側伝送装置の動作
を第４図のタイミングチャートを参照して説明する。こ
の図に示すように、端子ＴＲＯから出力されるデータの
状態は第２図に示した状態と同じである。しかし、端子
ＴＲＥから出力された信号はＦ／Ｆ２０で分周され第４
図に示すような信号ＴＲＥ−Ａとなる。この信号ＴＲＥ
−ＡがＮＡＮＤゲート２１の入力の一方に与えられると
、端子ＯＵＴには第４図に示すように、端子ＴＲＯから
順次出力されるキャラクタ単位のデータが１つおきにあ
られれるようになる。このようなデータを受信側伝送装
置が受けとるとすれば、１キャラクタ単位のデータを受
信した後、次の１キャラクタ単位のデータはすべて′１
′すなわち、マーキング状態であるから、このマーキン
グ状態からの状態変化を検出することによシ充分に次の
スタートビットを判別することができる。
を第４図のタイミングチャートを参照して説明する。こ
の図に示すように、端子ＴＲＯから出力されるデータの
状態は第２図に示した状態と同じである。しかし、端子
ＴＲＥから出力された信号はＦ／Ｆ２０で分周され第４
図に示すような信号ＴＲＥ−Ａとなる。この信号ＴＲＥ
−ＡがＮＡＮＤゲート２１の入力の一方に与えられると
、端子ＯＵＴには第４図に示すように、端子ＴＲＯから
順次出力されるキャラクタ単位のデータが１つおきにあ
られれるようになる。このようなデータを受信側伝送装
置が受けとるとすれば、１キャラクタ単位のデータを受
信した後、次の１キャラクタ単位のデータはすべて′１
′すなわち、マーキング状態であるから、このマーキン
グ状態からの状態変化を検出することによシ充分に次の
スタートビットを判別することができる。
また、６ビ、トの状態表示データの伝送途中に回線が断
となり、受信側伝送装置が状態表示データをスタートビ
ットと誤まって判断し、同期ずれが生じても、次のキャ
ラクタ単位のデー〃はすべて′１′のマーキング状態で
あるから次に現われるスタートビ、トを確実に判別し、
同期ずれを防ぐことができる。このように、本実施例に
よれば、直列に順次出力されるキャラクタ単位のデータ
の２個に１個を選択し、この選択されたデータを構成す
るすべてのビットをスタートビットとは異なる論理値に
変換しているので送信側伝送装置から出力された６ビツ
トの状態表示データの伝送途中に、回線の支障等により
送信側と受信側で同期ずれが生じても次の６ビツトの状
態表示データは正しく受信側にと９込まれることになる
。
となり、受信側伝送装置が状態表示データをスタートビ
ットと誤まって判断し、同期ずれが生じても、次のキャ
ラクタ単位のデー〃はすべて′１′のマーキング状態で
あるから次に現われるスタートビ、トを確実に判別し、
同期ずれを防ぐことができる。このように、本実施例に
よれば、直列に順次出力されるキャラクタ単位のデータ
の２個に１個を選択し、この選択されたデータを構成す
るすべてのビットをスタートビットとは異なる論理値に
変換しているので送信側伝送装置から出力された６ビツ
トの状態表示データの伝送途中に、回線の支障等により
送信側と受信側で同期ずれが生じても次の６ビツトの状
態表示データは正しく受信側にと９込まれることになる
。
なお、本実施例では、キャラクタ単位のデータを１つお
きに送出するようにしたが、Ｆ／Ｆ２０の特性により、
一般にキャラクタ単位のデータをｎ個連続して送出した
後、次の１個のデータをマーキング状態とすることがで
きる。
きに送出するようにしたが、Ｆ／Ｆ２０の特性により、
一般にキャラクタ単位のデータをｎ個連続して送出した
後、次の１個のデータをマーキング状態とすることがで
きる。
以上説明したように、本発明によれば、直列伝送におい
て、同期ずれが生じることなく、的確にデータの送受を
行なうことができる。特に、本発明は、実施例に示した
端末機器の状態表示データの伝送のように、送信側で用
意する送信データすべてを受信側でとり込む必要がない
場合、あるいは、一時的にデータにエラーが含まれても
良い場合等にきわめて有効である。
て、同期ずれが生じることなく、的確にデータの送受を
行なうことができる。特に、本発明は、実施例に示した
端末機器の状態表示データの伝送のように、送信側で用
意する送信データすべてを受信側でとり込む必要がない
場合、あるいは、一時的にデータにエラーが含まれても
良い場合等にきわめて有効である。
第１図は従来の直列伝送方式の送信側伝送装置の一例を
示す構成図、第２図は第１図に示した送信側伝送装置の
動作を説明するためのタイミングチャート、第３図は本
発明の一実施例の直列伝送方式のための送信側伝送装置
を示す構成図、第４図は第３図に示した送信側伝送装置
の動作を説明するためのタイミングチャートである。 １１・・・送受信用ＬＳＩ １３・・・発振回路 １４
゜２０・・・フリップフロ、プ（Ｆ／Ｆ） １５，１６
゜２１・・・ＮＡＮＤゲート １７・・・トランジスタ
代理人 弁理士 則 近 憲 佑 （はか１名） 第１図 第２図 ””−］類酎耐：４ｊ舜悟互＄＝Ｊ３耶屈狛■４第４図
示す構成図、第２図は第１図に示した送信側伝送装置の
動作を説明するためのタイミングチャート、第３図は本
発明の一実施例の直列伝送方式のための送信側伝送装置
を示す構成図、第４図は第３図に示した送信側伝送装置
の動作を説明するためのタイミングチャートである。 １１・・・送受信用ＬＳＩ １３・・・発振回路 １４
゜２０・・・フリップフロ、プ（Ｆ／Ｆ） １５，１６
゜２１・・・ＮＡＮＤゲート １７・・・トランジスタ
代理人 弁理士 則 近 憲 佑 （はか１名） 第１図 第２図 ””−］類酎耐：４ｊ舜悟互＄＝Ｊ３耶屈狛■４第４図
Claims (2)
- （１）順次与えられるキャラクタ単位のデータの各先頭
に同一の論理値のスタートビ、トを付加し、このスター
トビットを付加された各キャラクタ単位のデータを直列
に順次出力し、がっ、１キャラクタ単位のデータを送出
するごとに送出終了信号を出力して送信側伝送装置から
受信側伝送装置にデータ伝送を行なう直列伝送方式にお
いて、送信側伝送装置に前記送出終了信号に基づいて、
直列に順次出力される前記キャラクタ単位のデータの中
から少なくともｎ個に１個を選択して該選択されたデー
タを構成するすべてのビットを前記スタートビットの論
理値とは異なる論理値に変換するデータ選択・変換手段
を設けたことを特徴とする直列伝送方式。 - （２）データ選択・変換手段は、送出終了信号を分周す
るフリップフロップと、該フリ、プフロ。 プから出力される分周された前記送出終了信号に応じて
直列データを構成するビットの論理値を変換する論理ゲ
ートとから成る論理回路であることを特徴とする特許請
求の範囲第（１）項記載の直列伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58236382A JPS60128751A (ja) | 1983-12-16 | 1983-12-16 | 直列伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58236382A JPS60128751A (ja) | 1983-12-16 | 1983-12-16 | 直列伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60128751A true JPS60128751A (ja) | 1985-07-09 |
Family
ID=16999954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58236382A Pending JPS60128751A (ja) | 1983-12-16 | 1983-12-16 | 直列伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60128751A (ja) |
-
1983
- 1983-12-16 JP JP58236382A patent/JPS60128751A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0748194B2 (ja) | 同期化バッファ回路 | |
| JPH0459819B2 (ja) | ||
| KR940002144B1 (ko) | 데이터 전송방식 | |
| JP3433426B2 (ja) | マンチェスタ符号化データをデコーディングするための方法および装置 | |
| JPH02272907A (ja) | 比較回路 | |
| JPH06105285B2 (ja) | 半導体集積回路装置 | |
| JPS5923647A (ja) | 直列デ−タ信号の変換方法および変換回路 | |
| US5309449A (en) | Electronic circuit for generating error detection codes for digital signals | |
| JPS60128751A (ja) | 直列伝送方式 | |
| JP2948245B2 (ja) | 通信ネットワーク局のための送受信同期化装置 | |
| JPH0244921A (ja) | 誤り検出回路 | |
| JP2979814B2 (ja) | シリアルデータ転送装置 | |
| JP3001414B2 (ja) | 符号誤り訂正装置 | |
| JP2735760B2 (ja) | パターン検出回路 | |
| JP2590935B2 (ja) | デジタル伝送データ再生回路 | |
| JPH11205396A (ja) | シリアル通信装置 | |
| JPH01135239A (ja) | 同期信号検出装置 | |
| KR940006297Y1 (ko) | 리시버 및 트랜스미터 회로 | |
| TW202118243A (zh) | 資料處理裝置與方法 | |
| JP2000188591A (ja) | 受信データ誤り検出回路 | |
| JP2002247141A (ja) | シリアル通信装置 | |
| JPS6158361A (ja) | デ−タ転送方式 | |
| JPH02296438A (ja) | シリアルデータ受信装置 | |
| JPS6253100B2 (ja) | ||
| JPS5989053A (ja) | 同期・誤り検出装置 |