JPS60119111A - エミツタフオロワ回路 - Google Patents
エミツタフオロワ回路Info
- Publication number
- JPS60119111A JPS60119111A JP22802783A JP22802783A JPS60119111A JP S60119111 A JPS60119111 A JP S60119111A JP 22802783 A JP22802783 A JP 22802783A JP 22802783 A JP22802783 A JP 22802783A JP S60119111 A JPS60119111 A JP S60119111A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- base
- current
- whose
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、エミッタフォロワ回路に関し、特に従来回路
に比し、負荷変動特性の少ないオペアンプ回路を提供す
るためのエミソタフォ・ロワ回路に関するものである。
に比し、負荷変動特性の少ないオペアンプ回路を提供す
るためのエミソタフォ・ロワ回路に関するものである。
第１図に、従来のエミッタフォロワ回路の構成を示す。
図において、Ｑｌはそのベースが入力端子１１となって
いるＮＰＮ ｌ・ランジスタ、１０は定電流Ｉを供給す
るための定電流源、１２は出力端子、Ｖｃｃは電源であ
る。
いるＮＰＮ ｌ・ランジスタ、１０は定電流Ｉを供給す
るための定電流源、１２は出力端子、Ｖｃｃは電源であ
る。
この回路において、出力電流ｒｏｕｔが１１からＩ２に
変化した時、出力電圧Ｖｏｕｔがどの程度変化するかを
以下にめる。
変化した時、出力電圧Ｖｏｕｔがどの程度変化するかを
以下にめる。
出力電流１ｏｕｔが１１の時、トランジスタＱ１のエミ
ッタ電流はＩ＋Ｔ Ｉであり、出力電流１ｏｕｔが１２
の時、」−記トランジスタＱ１のエミッタ電流はＩ ＋
１２である。ここで、トランジスタＱ１のエミッタ電流
とベース、エミッタ間電圧の関係はショックレイの式に
従うから、この時の出力電圧Ｖｏｕｔの電圧変動ΔＶｏ
ｕｔは次の様になる。
ッタ電流はＩ＋Ｔ Ｉであり、出力電流１ｏｕｔが１２
の時、」−記トランジスタＱ１のエミッタ電流はＩ ＋
１２である。ここで、トランジスタＱ１のエミッタ電流
とベース、エミッタ間電圧の関係はショックレイの式に
従うから、この時の出力電圧Ｖｏｕｔの電圧変動ΔＶｏ
ｕｔは次の様になる。
ここで、ｋ：ボルツマン定数、Ｔ：絶対温度。
ｑ：電荷である。
この発明は、そのベース、エミッタがそれぞれ入力端子
、出力端子とされ、コレクタに定電流が供給されるトラ
ンジスタを有するエミッタフォロワ回路において、上記
トランジスタのエミッタに上記定電流に比例した電流に
よって動作するトランジスタを接続し、このトランジス
タによって上記出力端子に流れる電流の変動分を抑制す
るようにすることにより、出力電圧変動を従来のものよ
り非常に小さくできるエミッタフォロワ回路を提供する
ことを目的としている。
、出力端子とされ、コレクタに定電流が供給されるトラ
ンジスタを有するエミッタフォロワ回路において、上記
トランジスタのエミッタに上記定電流に比例した電流に
よって動作するトランジスタを接続し、このトランジス
タによって上記出力端子に流れる電流の変動分を抑制す
るようにすることにより、出力電圧変動を従来のものよ
り非常に小さくできるエミッタフォロワ回路を提供する
ことを目的としている。
以下、本発明の実施例を図について説明する。
第２図は本発明の一実施例によるエミッタフォロワ回路
を示す。図において、ＩＯは定電流■を供給するための
定電流源、Ｑｌはそのコレクタが上記定電流源■０に接
続された第１のトランジスタ、Ｑ２はそのコレクタが上
記トランジスタＱ１のエミッタに接続され、エミッタが
接地された第２のトランジスタ、Ｑ３はそのエミッタ、
ベースがそれぞれ上記トランジスタＱ１のコレクタ、ベ
ースに、コレクタが上記トランジスタＱ２のベースに接
続された第３のトランジスタ（駆動回路）、１１は上記
トランジスタＱｌ、Ｑ３のベースに接続された入力端子
、１２は上記トランジスタＱｌのエミッタに接続された
出力端子である。
を示す。図において、ＩＯは定電流■を供給するための
定電流源、Ｑｌはそのコレクタが上記定電流源■０に接
続された第１のトランジスタ、Ｑ２はそのコレクタが上
記トランジスタＱ１のエミッタに接続され、エミッタが
接地された第２のトランジスタ、Ｑ３はそのエミッタ、
ベースがそれぞれ上記トランジスタＱ１のコレクタ、ベ
ースに、コレクタが上記トランジスタＱ２のベースに接
続された第３のトランジスタ（駆動回路）、１１は上記
トランジスタＱｌ、Ｑ３のベースに接続された入力端子
、１２は上記トランジスタＱｌのエミッタに接続された
出力端子である。
次に作用効果について説明する。
今、この回路で、出力電流ｒｏｕｔがＩ１からＩ２に変
化したとすると、トランジスタＱ１のエミッタ電流はＩ
−（１−ＴＩ ）／ｈＦＥ２から１−（１−１２） ／
ｈＦＥ２に変化する。ここでｈ ＦＩ！２はトランジス
タＱ２のエミッタ接地電流増幅率である。
化したとすると、トランジスタＱ１のエミッタ電流はＩ
−（１−ＴＩ ）／ｈＦＥ２から１−（１−１２） ／
ｈＦＥ２に変化する。ここでｈ ＦＩ！２はトランジス
タＱ２のエミッタ接地電流増幅率である。
従ってこの時の出力電圧変動ΔＶｏｕｔは次の様になる
。
。
但し、■・ｈＦＥ２−１＃Ｔ・ｈＦＥ２としている。
このように本実施例回路は第１図の回路に比べ、変動が
およそ１ ／ｈＦＥ２に抑えられることとなる。
およそ１ ／ｈＦＥ２に抑えられることとなる。
第３図は本発明の他の実施例を示し、これはさらに負荷
変動を小さくするようにしたものであり、第２図の回路
のトランジスタＱ３のエミッタとトランジスタＱｌのコ
レクタとの間に第４のトランジスタＱ４を接続したもの
である。即ち、該トランジスタＱ４はそのエミッタが−
り記トランジスタＱ３のエミッタに、ベースが上記トラ
ンジスタＱ１のコレクタに、またコレクタが電源Ｖｃｃ
に接続されている。
変動を小さくするようにしたものであり、第２図の回路
のトランジスタＱ３のエミッタとトランジスタＱｌのコ
レクタとの間に第４のトランジスタＱ４を接続したもの
である。即ち、該トランジスタＱ４はそのエミッタが−
り記トランジスタＱ３のエミッタに、ベースが上記トラ
ンジスタＱ１のコレクタに、またコレクタが電源Ｖｃｃ
に接続されている。
この実施例回路においては、出力電流１ｏｕｔがＩ１か
ら１２に変化すると、トランジスタＱ１のエミッタ電流
はＩ−（１−ＴＩ） ／ （ｈＦＥ２・ｈＦＥ４）から
１− （１−１２） ／ （ｈＰ！Ｅ２・ｈｌ’Ｅ４
）に変化する。
ら１２に変化すると、トランジスタＱ１のエミッタ電流
はＩ−（１−ＴＩ） ／ （ｈＦＥ２・ｈＦＥ４）から
１− （１−１２） ／ （ｈＰ！Ｅ２・ｈｌ’Ｅ４
）に変化する。
ここでｈＦＥ４はトランジスタＱ４のエミッタ接地電流
増幅率である。
増幅率である。
従ってこの時の出力電圧変動ΔＶｏｕｔは次の様になる
。
。
但し、 ■・ｈＦＥ２・ｈＦＩ！４−１ ＃ Ｉ・ｈｌ
？Ｅ２・ｈＦＢ４としている。
？Ｅ２・ｈＦＢ４としている。
このように、本実施例回路は第１図の回路に比べ、出力
電圧変動がおよそ１／ｈＦＥ２・ｈＦＥ４に抑えられ、
また第２図の回路に比べても、変動はさらに約１／ｈＦ
Ｉｉ４に抑えられている。
電圧変動がおよそ１／ｈＦＥ２・ｈＦＥ４に抑えられ、
また第２図の回路に比べても、変動はさらに約１／ｈＦ
Ｉｉ４に抑えられている。
（発明の効果〕
以上のように、本発明によれば、そのベース。
エミッタがそれぞれ入力端子、出力端子とされ、コレク
タに定電流が供給されるトランジスタを有するエミッタ
フォロワ回路において、上記トランジスタのエミッタに
上記定電流に比例した電流によって動作するトランジス
タを接続し、このトランジスタによって上記出力端子に
流れる電流の変動分を抑制するようにしたので、従来の
エミッタフォロワ回路に比較して大幅に負荷変動特性を
向上させることができる効果がある。
タに定電流が供給されるトランジスタを有するエミッタ
フォロワ回路において、上記トランジスタのエミッタに
上記定電流に比例した電流によって動作するトランジス
タを接続し、このトランジスタによって上記出力端子に
流れる電流の変動分を抑制するようにしたので、従来の
エミッタフォロワ回路に比較して大幅に負荷変動特性を
向上させることができる効果がある。
第１図は従来のエミッタフォロワ回路の回路図、第２図
は本発明の一実施例によるエミッタフォロワ回路の回路
図、第３図は本発明の他の実施例によるエミッタフォロ
ワ回路の回路図である。 図において、Ｑｌは第１のトランジスタ、Ｑ２は第２の
トランジスタ、Ｑ３は第３のトランジスタ、Ｑ４は第４
のトランジスタ、１１は入力端子、１２は出力端子であ
る。 なお図中、同一符号は同−又は相当部分を示す。 代理人 大岩増雄 第１図 第３図
は本発明の一実施例によるエミッタフォロワ回路の回路
図、第３図は本発明の他の実施例によるエミッタフォロ
ワ回路の回路図である。 図において、Ｑｌは第１のトランジスタ、Ｑ２は第２の
トランジスタ、Ｑ３は第３のトランジスタ、Ｑ４は第４
のトランジスタ、１１は入力端子、１２は出力端子であ
る。 なお図中、同一符号は同−又は相当部分を示す。 代理人 大岩増雄 第１図 第３図
Claims (1)
- 【特許請求の範囲】 ＴＩ） ベース、エミッタがそれぞれ入力端子、出力端
子とされコレクタに定電流が供給される第１のトランジ
スタと、コレクタが」二記第１のトランジスタのエミッ
タに接続されエミッタが接地された第２のトランジスタ
と、上記第１のトランジスタＱこ供給される定電流に比
例した電流を上記第２のトランジスタのベースに供給し
該第２のトランジスタを駆動する駆動回路とを備えたこ
とを特徴とするエミッタフォロワ回路 （２）上記駆動回路は、エミッタ、ベースがそれぞれ」
二記第１のトランジスタのコレクタ、ベースにコレクタ
が上記第２のトランジスタのベースに接続されたトラン
ジスタであることを特徴とする特許請求の範囲第１項記
載のエミッタフォロワ回路。 （３）上記駆動回路は、ベースが上記第１のトランジス
タのベースにコレクタが上記第２のトランジスタのベー
スに接続された第３のトランジスタと、ベースが上記第
１のトランジスタのコレクタにエミッタが上記第３の１
−ランジスタのエミッタにコＩ／クタが電源に接続され
た第４のトランジスタとからなるものであることを特徴
とする特許請求の範囲第１項記載のエミッタフォロワ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22802783A JPS60119111A (ja) | 1983-11-30 | 1983-11-30 | エミツタフオロワ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22802783A JPS60119111A (ja) | 1983-11-30 | 1983-11-30 | エミツタフオロワ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60119111A true JPS60119111A (ja) | 1985-06-26 |
| JPH0155772B2 JPH0155772B2 (ja) | 1989-11-27 |
Family
ID=16870046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22802783A Granted JPS60119111A (ja) | 1983-11-30 | 1983-11-30 | エミツタフオロワ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60119111A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS601020U (ja) * | 1983-05-31 | 1985-01-07 | ソニー株式会社 | 一定インピ−ダンス出力回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4077390A (en) * | 1976-08-02 | 1978-03-07 | Marc F. Fiedler | Reusable heat pack containing supercooled solution and means for activating same |
-
1983
- 1983-11-30 JP JP22802783A patent/JPS60119111A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS601020U (ja) * | 1983-05-31 | 1985-01-07 | ソニー株式会社 | 一定インピ−ダンス出力回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0155772B2 (ja) | 1989-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6354006A (ja) | 電流ミラ−回路 | |
| JPS59184924A (ja) | 電流源装置 | |
| JPS6369306A (ja) | 電流ミラ−回路 | |
| JPS6218807A (ja) | カレントミラ−回路 | |
| JPS60119111A (ja) | エミツタフオロワ回路 | |
| JPH065493B2 (ja) | 定電流供給回路 | |
| JPH0471364B2 (ja) | ||
| JPS59191628A (ja) | 定電圧電源装置 | |
| JP3103104B2 (ja) | バッファ回路 | |
| JPH03179904A (ja) | 緩衝増幅装置 | |
| JPS61284109A (ja) | インピ−ダンス変換回路 | |
| JPS6239908A (ja) | バイアス回路 | |
| JPH0480807A (ja) | 定電流回路 | |
| JPS62220010A (ja) | スイツチング電流発生回路 | |
| JPS6221310A (ja) | 電流定倍回路 | |
| JPS6097705A (ja) | 差動増幅器 | |
| JPS6022821A (ja) | 帰還型積分回路 | |
| JPH0420209B2 (ja) | ||
| JPS58146111A (ja) | 定電流回路 | |
| JPS60102004A (ja) | エミツタフオロワ回路 | |
| JPS61290811A (ja) | リツプルフイルタ付き定電圧源回路 | |
| JPS61101068A (ja) | 半導体集積回路 | |
| JPH01198820A (ja) | 遅延補償回路 | |
| JPH09260971A (ja) | 差動増幅器 | |
| JPH0413302A (ja) | トランジスタ耐圧補償回路 |