JPS60103390A - 画像メモリ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ＣＦｉ’ｌ業」二の利用分野〕 本発明はイメージ情報の回転等のディジタル画像処理に
用いられる画像メモリに関する。

〔従来技術〕

文章の編集等に必要とされる柿々の画像処理には、２値
の電気信号としてのディジタル画像信号が広く用いられ
ている。

第１図はディジタル画像処理を行うための従来のディジ
クル画像処理装置の４１１４成を表わしたものである。

この装置の画像データ処理部１１には、画像人力部１２
からディンタル画像信号が人力されるようになっている
。画像データ処理部１１で１よ、画像メモリ１３にディ
ジタル画像信号を蓄え、メモリマトリックス回路１４を
使用して、マイクｒ−＋ブロセゾザ１５の制御のもとに
画像処理を行う。

画像データ処理部１１に人力された画像および処理後の
編集画像は、画像モニタＣＹ々ｉ”　ｌ　６によっ−（
１ｉＹＩｉ認することができる。編集画像はプリンタＮ
７によってプリントアウトされる。

ところでこのような装置では、文字等のイメージ情報（
以下単に文字等という）を９０度回転させるには、メモ
リマトリックス回路１４に多数のシフトレジスタあるい
はフリップ７０・ンプ回路を必要とした。例えば各文字
等がＮＸＮピッ１−のマトリックスによって構成され−
Ｃいるとする。この場合に行方向あるいは列方向のＮビ
ットを任５にに読み出すためには、Ｎビットのパラレル
出力を可能とするシフトレジスタをＮ個用窓するか、Ｎ
２個のフリッププロップを必要とした３、そＬノＣ゛文
字等を９０度回転させるためにマｊデ〜りと列データの
交換を行う場合には、（１）画像メモリ１１３からメモ
リマトリックス回路１４に幻し−Ｃ行弔位のデータの転
送をＮ回繰り返し行い、次に（１１）メモリマトリック
ス回路１／ｌから画像メモリ１：）に対して、交換後の
列単位のデータの転送を同じくＮ回繰り返し行う必要が
あった。ずなわら合ｉ１１２Ｎ回のデータの転送が必要
とされ、画像処理に長時間を費やしてしまうという問題
があった。

また文字等を１８０度回軸回転る画像処理が行われる場
合がある。このような場合には、メモリマトリックス回
路１４−にラッチ回路を設け、Ｎビット’ｒＩ１１成の
１ワードを一旦デークラッチし、ワードのビット順を逆
に結線した出力ハッファを用いて文字等を１８０度回軸
回転ることが提案されている。しかしながらこのような
ディジタル画像処理装置では、同様に画像処理が複雑で
あり、処理に長時間を必要とする。またいずれの画像処
理でもマトリックス回路に大量のシフトレジスタやフリ
ップ７０ツブを使用するので、装置のコストをＩ−分低
絨することができない。

一方、キャラクタジェネレータを備えたディジタル画像
処理装置では、イメージ情報を記憶した１セ０；〜４（
リート・オ／す・メモリ）として、■正）′Ｌパターン
用ＲＯＭ、■倒立パターン用ＲＯＭ。

■時１；１方向９０度回転パターン用ＲＯＭおよび０反
”＋ｆａｔ方向１］０度回転パターン用ＲＯＭの４種類
の１ぐ０Ｍを用意しているものがある。この装置では、
イメージ情報の各種回転が可能となるが、ＲＯＭの種類
が４倍に増加し非常に不経済となる。

また字体の種類や文字数もＲＯＭの配置空間との関係で
制限されてしまうという問題があった。

〔発明の目的〕

本発明はこのような事情に５．１；１み、画像データを
構成する行方向または列方向の任意のワードを、シフト
レジスタ等によって構成される！１′ｈ別のメモリマト
リックス回路を必要とせずに左右９０度あるいは１８０
度回軸回転ることの−Ｃきる画像メモリを提供すること
をその目的とずろ。

〔発明の構成〕

本発明では、Ｎ２個のダイナミック・ランダム・アクセ
ス・メモリをＮｘＮのマトリックスｊｌ”Ｊ　ａに配置
したメモリマトリックスと、画像（、ｌＪ’ｒ−’；　
７．＝２（＋！＋の電気信号としてこのメモリマトリッ
クス！Ｊｔｉ中位あるいは列単位で１ワードずつ１１：
き込Ｊ二口′る１１：き込み手段と、このメモリマトリ
ックスに記１点された画像信号の読み出しを杓中位ある
いは列１１Ｌ位で選択ずろ第１の選択手段と、第１の選
択手段で選択されたＮ１１位で画像信罵を前記メーＧ　
ＩＪ　−ｒ　ｋ　’Ｊ　ｙクスから読み出す読み出し手
段と、読み出されたワード単位の画像信号におけるビッ
トの順位をそのままの順位と最上位と最下位が逆になっ
た順位の２通りのうらから１つを選択して出力する第２
の選択手段とを画像メモリに具備させ、第１および第２
の選択手段の選択状態によって、メモリマトリックスに
書き込まれたイメージ情報を９０度、１８０度あるいは
２７０度回軸回転ることを可能にし、シフトレジスタ等
で構成された特別のメモリマトリックス回路を不要とす
る。

〔実施例〕

以下実施例につき本発明の詳細な説明する。

第２図は本実施例の画像メモリを使用したディジタル画
像処理装置の構成を表わしたものである。

画像入力部１２に接続された画像データ処理部２１には
、本実施例の画像メモリ２２と、この制？ａｌｌを行う
マイクロプロセラ勺２３が配置されていイ）。画像デー
タ処理部２１の出力側には、画像モニタＣＩ７′Ｆ１６
とプリンタ１７が接続されている。

第：３図は画像メモリの構成を表わしたものである。た
だしこの図では、説明を簡単に行うために４×４ビツト
のマトリックス構成の画像メモリを示している。画像メ
モリには、４行４列の計１６個のメモリセル２５が配置
されている。各メモリセル２５と第２図に示したマイク
ｒ］プロセッザ２３との間には、人力データバス２６と
出力データバス２７の２種類のデータバスが接続されて
いる。マイクロプロセツサとこの画像メモリの間には、
この他に３種類の借り線が接続され−Ｃいろ。

ＲＡＳ信号線２８は４木の１言号ラインから成り、列方
向パスバッファ３１と行方向パスバッフγ３２に共通に
接続されている。＋１／信５号線：３３はＷ　Ｒ信号線
３４と共に第１のセレクト回路：３５に接続されている
。

第１のセレクト回路３５は列方向パスバッフγ３１と行
方向パスバッフγ：３２のセレクトされる条件を決定す
るだめの論理回路て′あり、１Ｌ′、、み出し時に列セ
レクト信号：３（ｊあるいは行セレクトｔ、ｉ　１７３
７を出力し、また店き込み１１￥には、１１セレクｌ信
号３７を出力するようになっている１、列方向ハスバッ
ファ３１は、列方向ＲＡＳ信号３８−０〜３８−３を選
択的に出力し、読み出し時におけるメモリセル２５の列
方向の指一定を行うようになっ−Ｃいる。また行方向ハ
スバッファ３２は、行方向・１マΔＳ信号３９−Ｏ〜３
９−３を選択的に出力し、同じく読み出し時にＪＯける
メモリセル２５の行方向の指定を行う一二うになってい
る。各画像メモリ２５には、他の４種類の信号線４１〜
４４からＩぐＥΔＤ信号４５、ＣΔＳ信号４６、ＷＥ信
号４７および一γドレス情報４８が供給されるようにな
っでいる。これらについては後に詳しく説明する。

さて３１１６個のメモリセル２５．、、〜２５．．。

のうら第１列のメモリセル２’５　、、、〜２５３．４
の各出力２；１：子ｌ〕。１−よ内部出力データハス５
１のライン５１−０にまとめて結線されている。同様に
第２列のメモリセル２５．．２〜２５４．２　の各出力
端」’　Ｉ）。１、は内部出力データバスのライン５１
−１に、第：３列のメモリセル２５１．３〜２５４．３
　の各出力弱）：了り。１１は内１８１り出力データハ
スのライン５１−２に、第４列のメモリセル２５．、、
〜２５．．．の各出力端子り。１１は内部出力データバ
スのライン５１−３にそれぞれ接続されている。更に、
第１行のメモリセル２５．、、〜２５＋、４　の出力１
γ；１；子Ｉ）ｏｖは、内部出力データハス５１のライ
ン５１−〇にｌ：とめて結線されている。同様に第２行
のメモリセル２５２．１〜２５３．４の出力９＋ｉ＋　
Ｊ’　Ｉ）。、は内部出力データバスのライン５１−１
に、第３行のメモリセル２　Ｊ３１１〜２５３．４　の
出力端子り。Ｖは内部出力データバスのライン５１−２
に、第４行のメモリセル２５４．１　”−２５４，４ノ
出力１°２６：子１）　、　。

は内部出力データバスのライン５１−３にそれぞれ接続
されている。ずなわら、メモリセル２５から読み出され
る４ビツトのパラレルなデータは、内部出力データバス
５１」〕に送り出される。

内部出力データバス５１は、４Ｆ方向ハスハｙフア５２
と逆方向ハスバッファ５；；の入力端に共通して接続さ
れている。正方向パスバッファ５２は、出力データバス
２７に対する出力Ｔ−夕のヒｙ　ｌ・順位を人力データ
と同一にするパスバッフγであり、逆Ｊｊ　向ハスバッ
フγ５１３は、−のピッＩ−１１’ｉ位を逆方向にする
パスバッファである。これらのパスバッファ５２．５３
は第２のセレクト回路５４によって択一的に選択される
ようになっている。すなわち第２のセレクト回路５４は
ＩＭＥＮ信号５５とＮ　ＲＭ　／　Ｉ　Ｎ　Ｖ信号５６
、それに前記したＲ　ＥΔＤ信号４５を人力するように
なっており、逆方向セレクト信号５７あるいは正方向セ
レクト信号５８を出力する。ここでＩ　ＭＥＮ信号５５
は、マイクロプロセッサ２３の発生ずるアドレスの上位
ビットをデコードして得られるセレクト信号である。Ｎ
　ＲＭ　／　Ｉ　Ｎ　Ｖ信号５６は、本発明の画像メモ
リ特有の制御信号である。この信号５６がＨ（ハイ）レ
ベルのとき、出力ワードのビット順は、内ｊ？ｌｓ出力
データハスのライン５１−０に現われるビットがＬＳＢ
　（最下位のビット）になり、ライン５１−３に現われ
るビットがＭＳＢ　（最上位のビット）となる。またＮ
　ＲＭ　／　Ｉ　Ｎ　Ｖ信号５６が１、（ロー）レベル
のときは、内部出力データバスのライン５１−’、０に
現われるビットがＭＳＢに、う・イン５１−３に現われ
るビットがＬＳＢとなる。

逆方向セレクト信号５７は逆方向バスノ＼ソファ５３の
イネーブル入力となり、ＩＩ：、方向セレクト信号５８
は正方向ハスハ゛ツファの・イネーブル入力となる。

第１１　ｌ’！Ｉは以」二説明した画像メモリにおける
各メモリセルの内部構成を表わしたｂのである。各メモ
リセル２５はＤＲＡＭ６１．２つのトライステートバッ
ファ６２．６３．２つのオアケート６４．６５′それに
１つのアンドゲート６（ｊをｆ＋ｉｉｊえている。

Ｄ、　ＲΔＭ６１は、この実施例では６４キロビツトの
メモリである。もちろんこれ以外の容：いの１７ΔＭで
あってもよい。

２つのオアケート６４．６５は？つのトライステートバ
ッファ６２．６：３を制御するためのゲーはＲＥΔＩ）
信シ号４５と列方向ＲΔ５信弓３８が、ＲＥΔ１〕信号
４５と行方向Ｒ△５イ１、弓３！Ｊがそれぞれ供給され
るようになっている。

アンドゲート６６は、列方向ＲＡＳ　’１３　＞→：３
８あるいは行方向ＲＡＳ信号３９が発生したときＤＲＡ
Ｍ６１にＲＡＳ信号６８を供給ずろためのゲート回路で
ある。ここでＲＡＳ信号６８とは、ＤＲＡ　Ｍ　６１が
ＲＯＷアドレスを取り込むためのクロック信号である。

２つのトライステー　トハッ７ア６２．６３は、１）　
ＲΔＭ６］からの出力を行出力用内部出力データハス５
１　Ｈまたは列出力用内部出力データハス、”Ｊ　Ｉ　
Ｖに切り換えて出力するだめのバッファである。このよ
うに２つのトライステートバッファ６２．６３を用いる
ことで、Ｄ’ＲＡＭ６］の出力側を共通にすることがで
き、しかも外部のデータバスへ、も直接接続可能となる
。列方向ＲＡＳ信号３８、行方向ＲＡＳ信号３９は、画
像メモリ２２内の図示しないコントロール回路あるいは
タイミンク°回路によって発生される。

１〕［りΔＭ　６１にはＲＡＳ信号６８を人力する１ぐ
ΔＳ端子の他に、幾つかの入力端子が存在する。

ＣΔＳ　ＱＮ子にはＣＡＳ信号４６が人力される。

Ｃ７＼Ｓ信号４６は、ＤＲＡＭ６１がＣＯＬＵＭＮアド
レスを取り込むための信号である。ＷＥ端子にはＷＥ信
号４７が人力される。Ｗ　＋＝信号４７はＤＲＡＭ６１
が入力データバス２Ｇから人力データ７１を取り込むた
めの信号である。へ〇〜Δ７端子には、アドレス情報４
８が人力されるようになっている。、これらの信ｉＵ、
　４　（ｉ、／ｌ　”？、４８６、前記したコントロー
ル回路あるいはタイミング回路によって発生される。こ
れに夕・１して、人力データ７１およびＲＥΔＤ信号４
５は、画像メモリ２２をコント工コールする外部回路と
してのマイクτ」ブロセッザ２３（第２図）に、１って
発生される。

１、ｌらろん、第２図および第：３図にＩンＩ示し−こ
いないが、本実施例の画像メモリ２？は従来の画像メモ
リと同様な幾つかの一般的な回路を備え−Ｃいる。

Ｄ１７ΔＭ６１のリフレッシュ動イ′１をン」わローる
ためのリフレッシュコントｌコール回路や、同しく　ｌ
）　ｌ？ΔＭ６１のＲＯＷアドレスとＣ０１−Ｕ　Ｍ　
Ｎアト［）はＲＡＳ信号線２８に送り出される１ぞ△Ｓ
信号活を作成するアドレスデコーダがその例である。

以上画像メモリについてその構成の概略を説明した。次
にこのメモリの書き込み動作と読み出し動作を説明する
。

占込み動作 出き込み時には、すでに説明したように行セレクト信号
３７によって行方向パスバッファ３２が迭択されるよう
になっている。ずなわら第１のセレクト回路３５の入力
側にはＩ−１／信号線３３とＷ　Ｒ信号線３４が接続さ
れており、Ｈ／　Ｖ信号８１はオアゲート８２とノｒケ
ート８３の双方に、Ｗ　Ｒ（λ号８４はインバータ８５
を介してこれらのケート８？、８３１こｆ共ａ合される
ようになっている。

１−１　／信号８１はこの実施例の画像メモリ特有の制
御（＋ｉ　”ｊであり、行単位で読み出し可能のときは
１ルベルとなり列単位で読み出し可能のときは１７レベ
ルとなる。このようなｌ−１／信号８１は、汎用の人出
力ポートを用いて発生させることができる。また所定の
ヒソ１−構成でｒ）ＲＡＭを使用する場合には、例えば
アドレスの」二値をデコードし−Ｃ作ることもできる。

Ｗ　Ｒ信号８４はマイクロプロセッザのデータ人出力の
ためのコントロール信号である。データの書き込み時に
は、Ｈ／　Ｖ信号８１がＩ−１（ハイ）またはＬ（ロー
）いずれかのレベルとなり、またＷＲ信号８４がＬレベ
ルとなる。

このためノアゲート８３の出力としての行セレクト信号
３７がＬレベルさなり、行方向ハスバッファ３？が選択
される。この結果、行方向バスバッフγ３２の出力側か
ら７１抽類の行方向＋＜ΔＳ信号３９−０〜３９−３の
いずれかが出力され、対応する４つのメモリセル２５に
人力されることになる。

今、行方向ハスバッファ３２がらｆｉツノ向ＲＡＳ信号
：３９−１が出力されたとする。、二の場合、この行方
向１２△Ｓ信号３　！］−１’ｉ人力する第２行１−Ｊ
のメモリセル２　Ｊ　２　＋　＋　〜２　Ｊ　２　＋　
４　力胃占性化される、。

そして人力データパス２６からイ１（給される４ビツト
のパラレルなデータ８７−０〜８７−３のうら、第１列
のメモリセル２５＋、１〜２　Ｊ’１．１　に供給すれ
る１ビツトのデータ８７−、　ｔｌがメモリセル２５２
．１　内に記憶される。同様にして、他のそれぞれ１ビ
ツトのデータ８７−１．８７−２．８７−３は、メモリ
セル２Ｊ２＋２、メモリセル２５２．３、メモリセル２
５２．、に記憶されることになる。このとき第４図に示
したＲＥΔＤ信号４５はＨレベルに保たれている。ずな
わぢ全メモリセル２５のトライステートバッファ６２．
６３の出力側はハイインピーダンスに保たれており、デ
ータの出力はない。行方向ＲＡＳ信号３９−０〜３９−
３を順に選択しながらデータ６７−Ｏ〜６７−３を画像
メモリ２２に供給すれば、以上説明したと同様な動作で
全メモリセル２５にデータの書き込みが行われる。

読み帛し動作 １読み出し時には、ワード（４ビツト）ごとのデータを
行単位で読み出す場合と列単位で読み出す場合の２つの
場合が選択される。

１−１　／　Ｖ信号８１がＩ−ルベルであれば、行セレ
クト信号３７がＬレベルとなり行方向バスバッフγ３２
が選択される。この状態で行方向パスバッファ３２から
行方向ＲＡＳ信号３９−１が出力されたとすれば、同様
に第２行目のメモリセル２　Ｊ　２　＋　１〜２５２．
、が活性化される。これにより、所定のアドレスのデー
タがＤＲΔＭ　ｆｉ　ｌの出力）“２ａｉ子ＤＯに現わ
れる。このときＲＥ　Ａ　Ｄ　４Ｍ　”ｒ　４５が１−
レベルとなっており、かつ行方向ＲＡＳ　（ｇ号３９−
１もＬレベルとなっている。従ってトライスデートバッ
ファ６ れた各データが行出力用の出力端一，ｉ’−　Ｌ）。１
１に出力される。

この第２行目のメモリセル２　５２．１　〜２　５２．
４の出力端子り。１冒こ現われた合羽４ビツトのパラレ
ルなデータは、各ライン５１−（］〜５　１−：３に１
ビットずつ分配された形で内ｉ゛ｉｌｓ出力テークハス
５１」二に送り出される。行方向１ゼΔＳ　（＋ｊ　ｊ
う３　９−　０　−　３　９　−　３を順ｊこ選（〕（
しなカぐらブ゛−りの読ろ出しを行えば、４×４のマト
リックス４１７　Ｈのデータが、ｉｌＪき込まれたその
状態−（内部出力データハス５Ｉ上に送り出されるこキ
吉なる１、これらのデータは、面方向バスハｙ〕γ５２
と」φ方向バスバッファ５３に並列に入力されるごとに
なる。

ところで第２のセレクト回路５４は、インパーク９１と
２つのオアゲート９２、９３によって構１〕信号４５、
ＩＭＥＮ信号５５およびＮＲＭ／ＩＮＶ信号５６の論理
和をとり、逆方向ハスバッファ５３を選択するだめの逆
方向セレクト信号５７を出力するようになっている。ま
た他方のオを反転させた信号とＲ　ＥΔＤ信号４５およ
びＩＭＥ　Ｎ信号５５の論理和をとり、正方向パスバッ
ファ　５２を選択するだめの正方向セレクト信号５８を
出力するようになっている。

従ってｉ−１　／　Ｖ信号８１が１」レベルのときであ
って正方向セレクト信号５８によって正方向バスバッフ
ｙｊ２が選択された状態では、メモリセル２５に占き込
まれたデータがその状態で読み出されることになる。こ
れに対して１−１／信号８１が１１レベルのときに逆方
向セレクト回路号５７によって逆方向バスバッフγ５３
が選択されると、１８０度回転した状態でデータの読み
出しが行ゎれる。

第５図は、文字“Ｆ　”を１（ｉＸ１６ビツトのメモリ
マ）　ＩＪソックスして構成した場合を表わしたもので
ある。この場合を例にとり、文字の１８０８０度回転に
具体的に説明する３、メモリセル２５の構造等は第１図
〜第４図に示したものより複雑となるが、これらに使用
したね号を適宜Ｌ（１，川する。

文字”　Ｉ”　”を１８０８０度回転口る場合には、ｉ
−１／Ｖ信号８１をｌ（レベルｉ、ｍ、ま；／、：　Ｎ
　ＲＭ　／　Ｉ　Ｎ　Ｖ信号５６をＬレベルに設定する
。そして第５図の０行を転送先のメモリの所定のメモリ
領域における最も大きなアドレスへ転送する。次に１−
１１１＞“弓−を１つ増加させて転送先のメモＩＪ　−
ｊ”　トレスを■つｄ１表歩きせ、同様な転送を行う。

このような転送を１６回繰り返せば１８０度の回転が行
われる、。

第６図はこの回転動作における第８　ｉ’ｒ　ｌ二ｌの
１１に送を説明するだめのものである。Ｉ−１／　Ｖ信
号８］がトｌレベルで行方向ＲＡＳ信号：３　！ｌ　−
８がＬレベルになると、同図ａに示すように画像メモリ
２２から第８行の１６ビツトのデータが読み出される。

同図すは１、これにより内部出力データパスのライン５
１−Ｏ〜５１−１５に出力されたデータの内容を表わし
たものである。ＮＲＭ／ＩＮＶ信号５６がＬレベルにな
っているので、逆方向パスバッファ５３が選択されてお
り、出力データバス２７には同図Ｃに示すデータが出力
される。これを前記した転送先のメモリ９５の７番地に
ストアする。このようにして同図ｄに示すように１８０
８０度回転イメージ情報が得られる。

次に実施例の４×４ビツトのメモリマトリックスニ帰っ
て、Ｉ−１／　Ｖ信号６１がＬレベルの場合の読み出し
動作を説明する。この場合には列セレクト信号３６がＬ
レベルとなり、列方向パスバッファ：３１が選択される
。この状態で列方向パスバッファ３１から列方向ＲＡＳ
信号３８−１が出力されたとすれば、第２タリ目のメモ
リセル２５．．２〜２　Ｊ　４　＋　２　が活性化され
る。これにより、所定のアドレスのデータがＤＲＡＭ５
１の出力端子ＤＯに現われる。このときＲＥΔＤ信号４
５と列方向Ｉ々ΔＳ信号３８−１がＬレベルとなってい
る。従って他のトライステートバッファ５３が活性化さ
れ、出力端子ＤＯに現われた各データが列出力用の出力
端子り。、に出力される。

この第２列目のメモリセル２５□、２〜２５４．２の出
力ｐ１）；子り。Ｖに現われた合羽４ビットのパラレル
なデータは、各ライン５１−　［１〜５１−３に１ビツ
トずつ分配された形で内部出力データハ゛ス５１上に送
り出される。列方向１ぐΔ８信１．：、　３３−〇〜３
８−３を順に選択しなからＴ−夕の読み出しを行えば、
４×４のマトリックス（構造のデータが９０度回転され
た形で内部出力デ”−タハ゛ス５１上に送り出されるこ
ととなる。

これらのデータは、正方向パスバッフ）・５２と逆方向
パスバッファ５３のいずれかの選択動作によって、左右
いずれかの方向に１（Ｏ度回転した状態で出力データバ
ス２７に出力されることになる。

これら９０度回転の場合についても、第５１スｊに示ず
文字”　Ｆ　”について更に具体的に説明する。

これらの説明についても、第１図〜第４図に使用した符
ひを適宜へ（用する。。

（イ）まず文字“Ｆ′′を右（時計方向）に９０度回転
させる場合を説明する。この場合には、Ｈ／Ｖ信号８１
　トＮ　ＲＭ　／　Ｉ　Ｎ　Ｖ　信号５６　ヲ共１．＝
　Ｌレベルに設定する。そして第５図の０列を転送先の
メモリの所定のメモリ領域における最も小さなＪ′ドレ
スへ転送する。次に列番号を１つ増加させ、転送先のメ
モリアドレスも１つ増加させて同様な転送を行う。この
ような転送を１６回繰り返せば、右方向に９０度の回転
が行われる。

第７図はこの回転動作における第５列目の転送を１悦明
するだめのものである。Ｈ／信号８１が１−レベルで列
方向ＲΔｓ　信号３８−５がＬレベルになると、同図ａ
に示すように画像メモリ２２がら第５列目の１６ビツト
のデータが読み出される。

同図すは、これにより内部出力データパスのライン５１
−Ｏ〜５１−１５に出力されたデータの内容を表わした
ものである。ＮＲＭ／ＴＮＶ信号５６がＬレベルになっ
ているので、逆方向パスバッファ５３が選択されており
、出力データハ゛ス２７には同図Ｃに示ずデータが出力
される。これを転送先のメモリ９５の５番地にストアす
る。このようにして同図ｄに示すように右に９０度回転
したイメージ情報が７４）られる。

（ロ）次に文字“Ｆ″を左（反時３１方向）に９０度回
転させる場合を説明する。この場合には、Ｈ／　Ｖ信号
８１をＬレベルに、またＮ　ＲＭ　／ＩＮＶ信号５６を
１４レベルに設定する。そして第５図の０列を転送先の
メモリの所定のメモリ領域における最も大きなアドレス
へ転送する。次に列番号を１つ増加させ、転送先のメモ
リアドレスを１つ減少させて同様な転送を行う３．この
ような転送を１６回繰り返せば、左方向に１］（１度の
回転が行われる。

第８図はこの回転動作における’、１’、　５列Ｉ」の
転送Ｌレベルで列方向ＲΔＳ信弓３８　、、５がＬレベ
ルになると、同図ａに示すように画像メモリ２２から第
５列Ｌ１の１６ビツトのデータが読み出される。

同図すは、これにより内部出力データパスのライン５１
−０〜５１−１５に出力されたデータの内容を表わした
ものである。ＮＲＭ／ＩＮＶ信号５６がＨレベルになっ
ているので、正方向パスバッフγ５２が選択されており
、出力データバス２７には同図Ｃに示すデータが出力さ
れる。これを転送先のメモリ９５の５番地にストアする
。このようにして同図ｄに示すように左に９０度回転し
たイメージ情報が１８られる。

以」−説明した画像メモリを使用するディジタル画像処
理装置では、画像メモリに対するデータの人力１）　、
、Ｉとデータの読み出しり。ｕＴ　は異なったタイミン
クで行われる。従って本実施例のように入カデークハス
２６さ出力データハス２７を別個に設ける必要はなく、
これらを接続して人出力データバスとしても良い。

次に実施例では４×４ビツトのメモリマトリックスの場
合を土に説明したが、一般的な１６Ｘ１６ビツトのメモ
リマトリックスについて簡単にＬ及する。＋６ＸＩ６ヒ
ントのメモリマトリックスを構成し、この１６ワートが
マイクロプロセラ刃から見て連続したアドレスとなるた
めには、マイクロプロセッサの出力するアドレスの下位
４ビツト　（八Ｂｏ　−ＡＢ３　）をデコードしたもの
で、１６秤類のＲＡＳ信号を発生さ一υ”ればよい。な
お６４キロビツトのＤＲΔＭを用いて１６Ｘｌ［ｉビッ
トのメモリマトリックスを構成すれば、このメモリマト
リックスが６４ＸＩＯ”　個（６５５３６個）できるこ
とになる。各Ｄ　ＲＡＭのＲＯＷアドレスとしては、マ
イクロプロセッサが発生ずるアドレスの下位５ビットΔ
Ｂ、から下位１２ビツトΔＢ　ｌ　ｌまでを、またＣＯ
ＬＵＭＮアドレスとしては、下位１３ビツトΔＢ＋２か
ら下位２０ビツトΔＢ１□までを同様にセレクトしてア
ドレス人力用の端子Δ。〜Δ７に人力すればよい、。

〔発明の効果〕

以」二詳細に説明したように本発明によれば画像情報の
処理を行うディジクル画像処理装置において、Ｌ）　Ｒ
ＡＭやゲート回路その他の回路？１１＜品を用いてメモ
リマトリックスを構成し、画像メモリを構成した。これ
によりシフトレジスタやフリップフＬ１ツブ回路等を使
用した！１：、７別のメモリマトリックス回路が不要と
なり、画像の組集等の処理に要する時間が短縮化される
ばかりでなく、装置の信頼性を高めることができる。

またキャラクタジェネレータから発生される１種類の文
字パターンを基に４種類の文字パターンを作成すること
ができるので、文字パターンを記１意したＲＯＭ　（リ
ード・オンリ・メモリ）を大幅に数少させることかでき
る。

【図面の簡単な説明】

第１図は従来の画像メモリを使用したディジタル画像処
理装置Ｕｆｆの概略を表わしたブロック図、第２図〜第
４図は本発明の一実施例を説明するだめのもので、この
うち第２図は本実施例の画像メモリを使用するディジク
ル画像処理装置の構成を表わしたブロック図、第３図は
画像メモリのブロック図、第４図は各メモリセルのブロ
ック図、第５図は文字パＦ′″を１．６　Ｘ　１６ビツ
トのメモリマトリックスとして構成した構成図、第６図
はこのメモリマトリックスにおける文字の１８０度回転
勤イ′１を表わした説明図、第７図は同様のメモリマト
リックスにおける文字の右方向へ９０度回転する場合の
動作を表わした説明図、第８図は同様のメモリマ）ＩＪ
フックスおける文字の左方向−９０度回転する場合の動
作を表わした説明１’Ｘ＋である１、２２・・・・・・
画像メモリ、２５・・・・・メモリセル、２６・・・・
・・入力データハス、 ２７・・・・・・出力データハス、 ３１・・・・・・列方向パスバッフ了、３２・・・・・
・１ｆ　方向ハスハ゛ツフγ、３５・・・・・・第１の
セレクト回路（第１の選択手段）、５２・・・・・・正
方向パスバッフγ、５３・・・・・・逆方向パスバッフ
γ、５４・・・・・・第２のセレクト回路（第２のｉｘ
択小手段、６１・・・・・ＤＲＡＭ。 ７１・・・・・・人力データ（画像４１１号）。 出　願　人　富士セロックス株式会社 代　理　人　弁理士　山　内　４ｂ７　Ａ１１ｌ第　１
　回 第　２　図

Claims (1)

【特許請求の範囲】
1. Ｎ２個のダイナミック・ランダト・アクセス・メモリを
   ＮＸＮのマトリックス構造に配置したメモリマ）　ＩＪ
   ワックス、画像信号を２値の電気信号とじ−にのメモリ
   マトリックスに行単位あるいは列単位で１ワードずつ′
   ｉＩ：き込Ｊ、０゛る書き込み手段と、このメモリマｌ
   −ＩＪワックス配位された画像信号の読み出しを行単位
   あるいは列１１１位で選択する第１の選択手段と、第１
   の選択手段−Ｃ′遊択された単位で画像信宅を前記メモ
   リマトリックスから読み出す読み出し手段と、読み出さ
   れたワード’　ｌｌｊ位の画像信号におけるビットのｌ
   １ｌｉ′１位４そのまＪ：の順位と最」二値と最下位が
   逆になった順位の２通りのうちから１つを選択し−Ｃ出
   力する第２の選択手段とを具（＋ｉｉｊ　Ｌ、第１およ
   び第２の選択手段の選択状態によっ−Ｃ、メモリマトリ
   ックスに書き込−よれたイメージ情報を９０度単位−Ｃ
   ・回１す、させ−Ｃ出力さローることを可能とした画像
   メモリ。